KR101157151B1 - 반도체 패키지 공정용 웨이퍼 매핑방법 - Google Patents

반도체 패키지 공정용 웨이퍼 매핑방법 Download PDF

Info

Publication number
KR101157151B1
KR101157151B1 KR1020060032640A KR20060032640A KR101157151B1 KR 101157151 B1 KR101157151 B1 KR 101157151B1 KR 1020060032640 A KR1020060032640 A KR 1020060032640A KR 20060032640 A KR20060032640 A KR 20060032640A KR 101157151 B1 KR101157151 B1 KR 101157151B1
Authority
KR
South Korea
Prior art keywords
memory array
dies
wafer
sub
coordinates
Prior art date
Application number
KR1020060032640A
Other languages
English (en)
Other versions
KR20070101518A (ko
Inventor
이경수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020060032640A priority Critical patent/KR101157151B1/ko
Publication of KR20070101518A publication Critical patent/KR20070101518A/ko
Application granted granted Critical
Publication of KR101157151B1 publication Critical patent/KR101157151B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 반도체 패키지 공정용 웨이퍼 매핑방법을 제공한다. 상기 웨이퍼 매핑방법은 웨이퍼 상에 형성되는 행과 열에 따라 주메모리 배열을 구성하는 단계와, 상기 주메모리 배열에 상기 웨이퍼 상에 형성되는 다이들의 개수에 따라 부메모리 배열을 구성하는 단계와, 상기 부메모리 배열에 상기 다이들의 중심좌표를 저장하는 단계 및 상기 다이들의 중심좌표에 따라, 상기 다이들 각각에 해당되는 상기 행과 열번호를 상기 부메모리배열에 저장하는 단계를 포함한다.

Description

반도체 패키지 공정용 웨이퍼 매핑방법{WAFER MAPPING METHOD FOR SEMICONDUCTOR PAKAGE PROCESSING}
도 1은 종래의 플립칩 본더의 일 예를 보여주는 평면도이다.
도 2는 웨이퍼 상에 배치된 다이들과, 상기 다이들 각각의 XY좌표가 매핑된 것을 보여주는 도면이다.
도 3은 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법을 보여주는 흐름도이다.
도 4는 도 3에 도시된 부메모리 배열에 다이들의 중심좌표를 저장하는 단계를 보여주는 흐름도이다.
도 5는 도 3에 도시된 중심좌표를 보정하는 단계를 보여주는 흐름도이다.
도 6은 도 3에 도시된 주메모리 배열을 보여주는 도면이다.
도 7은 도 6에 도시된 주메모리 배열에 다이들에 따른 부메모리 배열을 보여주는 도면이다.
도 8은 도 7에 도시된 부메모리 배열에 다이들의 중심좌표가 저장되는 것을 보여주는 도면이다.
도 9는 도 7에 도시된 부메모리 배열에 다이들의 열과 행번호가 저장되는 것을 보여주는 도면이다.
도 10은 도 3에 도시된 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법에 따라 매핑된 웨이퍼를 보여주는 도면이다.
본 발명은 웨이퍼 매핑방법에 관한 것으로써, 보다 상세하게는 웨이퍼 상에 배치된 다수개의 다이들을 행렬번호를 사용하여 그 배치위치를 인식하여 이에 해당되는 다이를 선택할 수 있도록 한 반도체 패키지 공정용 웨이퍼 매핑방법에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼 상에 증착, 확산, 식각, 포토, 세정과 같은 다수의 공정들을 순차적 또는 선택적으로 수행됨으로써 제조된다. 이와 같이 제조된 반도체 디바이스는 다수개의 다이들로 웨이퍼 상에 격자상의 형태로 배치된다.
상기 격자상으로 웨이퍼 상에 배치된 다이들은 개별적으로 선택되어 다이본딩 또는 플립칩본딩 공정이 수행됨으로써 하나의 반도체 칩으로 패키징된다.
여기서, 웨이퍼 상에서 선택된 다이는 리드프레임에 접착되는데, 패턴이 형성된 반대면을 상기 리드프레임에 접착하는 공정을 다이공정이라하고, 상기 패턴면에 리드프레임의 리드와 접착하면 플립칩 본딩공정이라 한다. 또한, 상기 다이공정과 상기 플립칩 본딩공정을 다이 어테치 공정이라고 한다.
통상, 이러한 공정을 수행하기 위해서는 다이본더 또는 플립칩본더가 사용된다.
도 1은 종래의 플립칩 본더의 일 예를 보여주는 평면도이다.
도 1을 참조하여 플립칩 본더(100)를 예로 들어 설명하자면, 상기 플립칩본더와 같이 다이(D)를 리드프레임(R)에 접합하는 장치는 웨이퍼(W)가 안착되는 웨이퍼 스테이지(10)와, 상기 웨이퍼 스테이지(10)의 상방에 장착되어, 상기 웨이퍼(W) 상에 배치된 다이(D)를 가시적으로 인식하는 비젼카메라(40)와, 상기 비젼카메라(40)와 전기적으로 연결되어, 상기 웨이퍼 맵(wafer map)이 프로그래밍 된 제어부(50)와, 상기 비젼카메라(40)에서 인식된 다이(D)를 흡착하여 본딩위치로 이송시키는 플립본더와 같은 이송모듈(30)과, 상기 본딩위치로 이송된 다이(D)를 리드프레임(R)에 접합하는 본딩헤드(20)로 구성된다.
그리고 본딩헤드(20)의 하부에는 리드프레임(R)을 순차적으로 이송하는 컨베이어(60)가 마련된다.
한편, 상기 웨이퍼 맵은 웨이퍼(W)의 상면 전체의 XY좌표를 기준으로 상기 웨이퍼(W) 상에 배치된 다수개의 다이들(D) 각각의 중심좌표가 매핑된 것이다.
도 2는 웨이퍼 상에 배치된 다이들과, 상기 다이들 각각의 XY좌표가 매핑된 것을 보여주고 있다.
따라서, 제어부(50)에 저장된 웨이퍼 맵을 기준으로 어느 하나의 작업 대상인 다이(D)가 선택되면, 비젼카메라(40)는 선택된 다이(D)의 중심좌표에 해당되는 위치로 이동하여, 상기 다이(D)에 마킹된 얼라인마크를 영상으로 인식한다.
예컨대, 도 2를 참조하면, q번 다이가 선택된 경우에, 제어부는 q번 다이에 해당되는 Xn-1과 Ym 좌표를 기준으로 비젼카메라(40)를 상기 좌표 위치로 이동시킨다.
이어, 이송모듈(30)은 상기 비젼카메라(40)에서 인식된 다이를 흡착하여 본딩위치로 이송시킨다. 상기 이송된 다이(D)는 본딩헤드(20)에 의해 리드프레임(R)에 본딩된다.
따라서, 다이 어테치 공정은 상기 웨이퍼 맵에 매핑된 다이들(D)의 중심좌표를 기준으로, 어느 하나의 다이(D)를 선택하여 상기와 같은 공정을 반복함으로써 이루어진다.
그러나, 웨이퍼 스테이지(10)에 웨이퍼(W)의 안착 위치가 정확하지 못하거나, 웨이퍼(W)를 지지하는 웨이퍼지지 테이프가 웨이퍼 스테이지(10)에서 늘어나거나, 웨이퍼(W)상의 다이(D)가 이송모듈(30)에 의해 흡착되는 과정에서 과다한 접착력으로 인해 장력의 변화가 발생되는 경우가 있다.
이러한 경우가 발생되면, 각각의 다이들(D)의 위치가 미세하게 틀어진다. 즉, 웨이퍼 맵에 매핑된 각각의 다이들(D)의 중심 XY좌표와, 비젼카메라(40)에 의해 인식되는 웨이퍼(W) 상의 다이들(D)의 중심 XY좌표가 서로 다르게 된다.
이와 같은 경우에, 틀어진 좌표값만큼 웨이퍼 맵에 매핑된 좌표값을 보정을 해주어야 한다.
그러나, 상기와 같이 틀어짐이 반복되어 좌표값 보정을 연속적으로 실시하는 경우에, 좌표값의 오차누적으로 인해 상기 비젼카메라(40)는 다이들(D)에 마킹된 얼라인마크를 인식할 수 없게 되고, 이에 따라 인식오류가 발생되는 문제점이 있다.
이에 따라, 상기 이송모듈(30)에 의해 다이(D)를 픽업할 경우에 그 픽업위치가 정확하지 못하여 종국에는 제품이 파손되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 본 발명의 목적은 웨이퍼 상에 배치된 다이들을 행렬번호를 기준으로 선택하도록 하고, 비젼카메라에서 인식되는 중심좌표와 동일해질 수 있도록 상기 행렬번호에 해당되는 각 다이들의 중심좌표를 실시간으로 보정하여, 다이들의 픽업위치를 정확하게 하는 반도체 패키지 공정용 웨이퍼 매핑방법을 제공함에 있다.
전술한 목적을 달성하기 위해 본 발명은 반도체 패키지 공정용 웨이퍼 매핑방법을 제공한다.
상기 반도체 패키지 공정용 웨이퍼 매핑방법은 웨이퍼 상에 형성되는 행과 열에 따라 주메모리 배열을 구성하는 단계와, 상기 주메모리 배열에 상기 웨이퍼 상에 형성되는 다이들의 개수에 따라 부메모리 배열을 구성하는 단계와, 상기 부메모리 배열에 상기 다이들의 중심좌표를 저장하는 단계 및 상기 다이들의 중심좌표에 따라, 상기 다이들 각각에 해당되는 상기 행과 열번호를 상기 부메모리배열에 저장하는 단계를 포함한다.
여기서, 상기 중심좌표를 저장하는 단계는 상기 다이들 각각의 X좌표를 상기 열번호에 따른 부메모리배열에 저장하고, 상기 다이들 각각의 Y좌표를 상기 행번호에 따를 부메모리배열에 저장하는 것이 바람직하다.
그리고, 상기 행과 열번호가 상기 부메모리배열에 저장된 후에, 상기 부메모리 배열에 상기 다이들의 중심좌표를 보정하는 단계를 더 포함하되,
상기 보정하는 단계는 상기 다이들 중 어느 하나를 선택하는 단계와, 상기 선택된 다이에 형성된 얼라인 마크를 가시적으로 서치하여 기준좌표를 계측하는 단계와, 상기 계측된 기준좌표와 상기 중심좌표를 서로 비교하여 상기 중심좌표가 상기 기준좌표와 동일해지도록 보정하는 단계를 포함하는 것이 바람직하다.
또한, 상기 주메모리 배열에 상기 웨이퍼 상에 형성되는 다이들의 개수에 따라 부메모리 배열을 구성하되, 상기 부메모리배열에 상기 다이들의 품질에 대한 정보가 저장되는 별도의 메모리영역이 더 구성되는 것이 바람직하다.
이하, 첨부된 도면을 참조로 하여, 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법을 설명하도록 한다,
도 3 내지 도 5는 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법을 설명하기 위한 흐름도들이고, 도 6 내지 도 10은 상기 본 발명의 웨이퍼 매핑방법에 대한 이해를 돕는 도면들이다.
도 3은 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법을 보여주는 흐름도 이며, 도 4는 도 3에 도시된 부메모리 배열에 다이들의 중심좌표를 저장하는 단계를 보여주는 흐름도이고, 도 5는 도 3에 도시된 중심좌표를 보정하는 단계를 보여주는 흐름도이다.
또한, 도 6은 도 3에 도시된 주메모리 배열을 보여주는 도면이고, 도 7은 도 6에 도시된 주메모리 배열에 다이들에 따른 부메모리 배열을 보여주는 도면이고, 도 8은 도 7에 도시된 부메모리 배열에 다이들의 중심좌표가 저장되는 것을 보여주는 도면이고, 도 9는 도 7에 도시된 부메모리 배열에 다이들의 열과 행번호가 저장되는 것을 보여주는 도면 및, 도 10은 도 3에 도시된 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법에 따라 매핑된 웨이퍼를 보여주는 도면이다.
도 3 내지 도 5를 참조로 하여, 반도체 패키지 공정용 웨이퍼 매핑방법을 설명하기로 한다.
먼저, 도 3 및 도 6을 참조하면, 제어부(50, 도 1참조)의 메모리영역(미도시)에 웨이퍼(W) 상에 형성되는 행과 열에 따라 주메모리 배열(200)을 할당한다(S10). 따라서, 상기 메모리영역에는 도 6에 도시된 바와 같이 컬럼(column)과 로우(row)에 따른 주메모리 배열(200)이 각각 형성될 수 있다.
이어, 도 3 및 도 7에 도시된 바와 같이, 웨이퍼(W) 상에는 일정 크기의 행렬크기(n×m)을 이루는 다수개의 다이들(D)이 배치되는데, 상기 다이들(D)의 개수에 따라 부메모리 배열(210)을 상기 주메모리 배열(200)에 할당한다(S20).
또한, 상기 다이들(D) 각각의 품질평가로 인해 얻은 결과가 저장되는 별도의 메모리(211)가 더 부여될 수 있다. 여기서, 품질평가란 다이들(D) 각각에 수행된 전기적 특성검사로 인해 양품인가 또는 불량인가에 대한 평가인 것이 바람직하다. 따라서, 양품인 경우에 "good", 불량인 경우에 'bad"란 용어를 메모리(211)에 저장시킬 수도 있다(S30).
따라서, 도 7에 도시된 바와 같이, 다이들의(D) 개수에 따른 부메모리 배열(210)에는 다른 정보가 저장되지 않은 상태이다.
이어, 도 2 및 도8을 참조하면, 상기 열(column)에 따른 부메모리 배열(210)에 상기 다이들(D) 각각의 중심 X좌표를 저장하고, 상기 행(row)에 따른 메모리 배열에 상기 다이들(D) 각각의 중심 Y좌표를 저장한다(S40).
즉, 도 10을 참조하면, q 번 다이의 중심 XY좌표를 상기 부메모리 배열(210)에 저장하는 경우에, 상기 중심 XY좌표가 (Xn-1, Ym)이므로, 도 8에 도시된 바와 같이, n 번째 열에 해당되는 중심 X좌표를 Xn-1 로 저장하고, m 번째 행에 해당되는 중심 Y좌표를 Ym으로 저장하면 된다.
여기서, 상기 다이들(D) 각각의 중심 XY좌표는 상기 웨이퍼(W) 상에 다이들(D)이 배치되는 경우에 미리 측정되어 계산된 데이터인 것이 바람직하다.
따라서, 각 열(column)과 행(row)의 부메모리 배열(210)에는 상기 열과 행에 따른 다이들(D)의 중심 XY좌표가 저장된 상태이다.
이어, 도 2 및 도 9에 도시된 바와 같이, 상기 다이들(D) 각각에 따라 행번호(row number)와 열번호(column number)를 상기 행렬의 부메모리 배열(210)에 할 당한다(S50).
예를 들어, 도 10에 도시된 1번 다이(D)에 대한 열번호와 행번호의 정보를 상기 부메모리 배열(210)에 할당하는 것을 설명하도록 한다. 1번 다이(D)의 경우는 열번호가 2번이고, 행번호가 1번인 경우이다. 이러한 경우에, 도 9에 도시된 바와 같이, 1번 다이(D)의 열에 해당되는 부메모리배열(210)에 2를 저장하고, 3번 다이(D)의 행에 해당되는 부메모리배열(210)에 1을 저장하면 된다.
또한, 도 10에 도시된 q 번 다이(D)의 열번호와 행번호의 정보를 상기 부메모리 배열(210)에 할당하는 경우는, 열번호가 n-1 번이고, 행번호가 m 번인 경우이므로, 상기와 같이 열의 부메모리배열(210)에 n-1, 행의 부메모리배열(210)에 m을 저장하면 된다.
따라서, 도 9에 도시된 바와 같이 1번부터 q 번까지의 다이들(D)은 각각 열과 행번호가 부메모리배열(210)에 각각 저장된다. 그러므로, 각각의 다이들(D)의 중심죄표는 상기 열과 행번호만으로 그 위치가 파악될 수 있다.
이와 같이 다수개의 다이들(D) 각각에 대하여 열과 행번호가 부메모리 배열(210)에 저장된 이후에, 다수개의 다이들(D) 중 어느 하나가 작업대상으로 선택될 수 있다.
이때, 도 3을 참조하면, 상기 부메모리배열(210)에 저장된 다이들(D)의 중심좌표를 보정하는 단계를 거칠 수 있다(S60).
도 5를 참조하여, 상기 보정단계(S60)를 상세하게 설명하도록 한다.
먼저, 작업할 하나의 다이(D)를 선택하고(S62), 상기 선택된 다이(D)의 얼라인마크를 서치한다(S63).
예컨대, 상기 얼라인마크는 상기 다이(D)의 상면에 적어도 두군데 이상 마킹되고, 상기 두군데 마킹된 얼라인마크를 사용하여 그들 서로 간의 거리에 대한 중심을 계산하여 상기 다이의 중심 XY좌표인 기준좌표를 측정할 수 있다.
즉, 비젼카메라(40, 도 1참조)는 웨이퍼(W)의 상부위치에서 상기 작업대상인 다이(D)의 정보인 열과 행번호를 기준으로 선택된 다이(D)의 상부위치로 이동될 수 있다. 이하, 비젼카메라(40)는 도 1에 도시된 것으로 참조하여 설명하기로 한다.
예를 들어, 도 10에 도시된 q 번 다이(D)가 선택된 경우에, 제어부(50, 도 1참조)는 q 번 다이(D)에 해당되는 열과 행번호, n-1번과 m번을 호출하여 비젼카메라(40)로 전기적 신호를 전송한다.
이어, 비젼카메라(40)는 상기 n-1열과 m행에 해당되는 위치로 이동된다. 따라서, 상기 n-1열과 m행에 해당되는 부메모리배열(210)에 저장된 좌표는 각각 Xn-1, Ym 이므로, 결국 q 번 다이(D)의 중심 XY좌표 위치인 것이다.
이와 같이 선택된 디이(D)의 상부 위치로 이동된 비젼카메라(40)는 선택된 다이(D)를 인식하게 된다. 즉, 다이(D)에 마킹된 얼라인마크를 인식하게 된다.
그리고, 비젼카메라(40)는 상기와 같이 인식된 다이(D)의 기준좌표를 계측한다(S64).
예를 들어 설명하자면, q 번 다이(D)에 있어서, 비젼카메라(40)에 의해 계측 된 기준좌표가 x,y라고 한다면, 이와 같이 계측된 중심좌표는 제어부(50)로 전송된다.
그리고, 제어부(50)는 상기 계측된 기준좌표와, n-1열과 m행의 부메모리 배열(210)에 저장된 중심좌표인 Xn-1, Ym 과 서로 동일한지의 여부를 비교한다(S65).
이어, 상기 x,y와 상기 Xn-1, Ym이 동일한 값이면, 선택된 q 번 다이(D)에 대한 본딩 및 플립칩 본딩공정을 진행한다.
그러나, 상기 x,y와 상기 Xn-1, Ym이 동일한 값이 아닌 경우에는, 상기 n-1 열과 m 행의 부메모리배열(210)에 저장된 상기 Xn-1, Ym을 상기 x,y와 동일하도록 좌표를 보정하여 준다(S66). 그리고, 보정된 중심좌표는 상기 n-1 열과 m 행의 부메모리 배열(210)에 재저장될 수 있다.
이를 좀더 상세하게 설명하자면, 상기 비젼카메라(40)에 의해 계측된 q 번 다이(D)의 기준좌표를 (x,y)라하고, 상기 n-1 열과 m 행의 부메모리 배열(210)에 저장된 q 번 다이(D)의 중심좌표를 (Xn-1,Ym)라 한다면, 상기 보정되어지는 보정좌표(Xnc, Ymc)는
Figure 112006025011076-pat00001
인 것이 바람직하다.
따라서,
Figure 112006025011076-pat00002
값과,
Figure 112006025011076-pat00003
값이“0”인 경우에, 상기 계측된 기준좌표와 부메모리배열(210)에 저장된 중심좌표가 서로 동일한 경우이고,
Figure 112006025011076-pat00004
값과,
Figure 112006025011076-pat00005
값이“0”이 아닌 경우에, 그 차이 값의 절대값만큼 부메모리배열(210)에 저장된 중심좌표의 Xn-1 또는 Ym 좌표에서 더하거나 빼서 상기 계측된 x, y좌표와 동일하게 보정한다.
따라서, q 번 다이(D)를 포함한 다른 나머지의 다이들(D)의 중심좌표는 각 다이들(D)의 열과 행에 해당되는 부메모리배열(210)에 각각 보정되어 저장될 수 있다.
이와 같이 중심좌표 보정을 마친 이후에 순차적으로 다이(D)를 선택하여 상기 다이(D)에 리드프레임(R, 도 1참조)을 접착한다거나, 다이(D)의 상면에 리드프레임(R)의 리드와 접착시키는 플립칩본딩 공정을 수행할 수 있다.
이상에서 설명한 바와 같은 본 발명의 반도체 패키지 공정용 웨이퍼 매핑방법은 비젼카메라와 같은 연상인식장치를 사용하여 웨이퍼 상에 배치된 다이들을 인식하여 공정을 진행하는 다이 본더 또는 플릅칩 본더에 용이하게 채택될 수 있다.
따라서, 상기와 같이 구성되는 본 발명에 의하면, 웨이퍼 상에 배치된 다이들 중 어느 하나를 선택하는 경우에, 다이들 각각의 저장된 행렬번호를 기준으로 선택되도록 하고, 비젼카메라에서 인식되는 다이들의 중심좌표와 동일해질 수 있도록 상기 행렬번호에 해당되는 각 다이들의 중심좌표를 실시간으로 보정할 수 있는 효과가 있다.
또한, 웨이퍼 또는 다이들이 일측으로 틀어지더라도 이에 대한 중심좌표를 상기와 같이 실시간으로 보정하여 줌으로써, 종래의 다이들이 틀어지어 누적오차로 인해 발생되는 비젼카메라의 인식오류를 해소할 수 있는 효과가 있다. 따라서, 다이들의 픽업위치를 정확할 수 있다.

Claims (4)

  1. 웨이퍼 상에 형성되는 행과 열에 따라 주메모리 배열을 구성하는 단계;
    상기 주메모리 배열에 상기 웨이퍼 상에 형성되는 다이들의 개수에 따라 부메모리 배열을 구성하는 단계;
    상기 부메모리 배열에 상기 다이들의 중심좌표를 저장하는 단계;
    상기 다이들의 중심좌표에 따라, 상기 다이들 각각에 해당되는 상기 행과 열번호를 상기 부메모리배열에 저장하는 단계; 및
    상기 행과 열번호가 상기 부메모리배열에 저장된 후에, 상기 부메모리 배열에 상기 다이들의 중심좌표를 보정하는 단계를 더 포함하되,
    상기 보정하는 단계는 상기 다이들 중 어느 하나를 선택하는 단계와, 상기 선택된 다이에 형성된 얼라인 마크를 가시적으로 서치하여 기준좌표를 계측하는 단계와, 상기 계측된 기준좌표와 상기 중심좌표를 서로 비교하여 상기 중심좌표가 상기 기준좌표와 동일해지도록 보정하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 공정용 웨이퍼 매핑방법.
  2. 제 1항에 있어서,
    상기 중심좌표를 저장하는 단계는 상기 다이들 각각의 X좌표를 상기 열번호에 따른 부메모리배열에 저장하고, 상기 다이들 각각의 Y좌표를 상기 행번호에 따를 부메모리배열에 저장하는 것을 특징으로 하는 것을 특징으로 하는 반도체 패키지 공정용 웨이퍼 매핑방법.
  3. 삭제
  4. 제 1항에 있어서,
    상기 주메모리 배열에 상기 웨이퍼 상에 형성되는 다이들의 개수에 따라 부메모리 배열을 구성하되, 상기 부메모리배열에 상기 다이들의 품질에 대한 정보가 저장되는 별도의 메모리영역이 구성되는 것을 특징으로 하는 반도체 패키지 공정용 웨이퍼 매핑방법.
KR1020060032640A 2006-04-11 2006-04-11 반도체 패키지 공정용 웨이퍼 매핑방법 KR101157151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060032640A KR101157151B1 (ko) 2006-04-11 2006-04-11 반도체 패키지 공정용 웨이퍼 매핑방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032640A KR101157151B1 (ko) 2006-04-11 2006-04-11 반도체 패키지 공정용 웨이퍼 매핑방법

Publications (2)

Publication Number Publication Date
KR20070101518A KR20070101518A (ko) 2007-10-17
KR101157151B1 true KR101157151B1 (ko) 2012-06-22

Family

ID=38816744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032640A KR101157151B1 (ko) 2006-04-11 2006-04-11 반도체 패키지 공정용 웨이퍼 매핑방법

Country Status (1)

Country Link
KR (1) KR101157151B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449096B (zh) * 2018-11-08 2021-12-03 科为升视觉技术(苏州)有限公司 识别检测晶元芯片的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188540A (ja) * 1984-10-08 1986-05-06 Toshiba Corp ペレツトデ−タ記録処理方式
JPH06132366A (ja) * 1992-10-14 1994-05-13 Toshiba Seiki Kk マッピングデータ作成方法
KR100507978B1 (ko) * 2003-08-11 2005-08-17 삼성전자주식회사 반도체 제조 장치의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188540A (ja) * 1984-10-08 1986-05-06 Toshiba Corp ペレツトデ−タ記録処理方式
JPH06132366A (ja) * 1992-10-14 1994-05-13 Toshiba Seiki Kk マッピングデータ作成方法
KR100507978B1 (ko) * 2003-08-11 2005-08-17 삼성전자주식회사 반도체 제조 장치의 제어 방법

Also Published As

Publication number Publication date
KR20070101518A (ko) 2007-10-17

Similar Documents

Publication Publication Date Title
KR101683576B1 (ko) 시각 시스템을 구비한 웨이퍼 핸들러
CN107359131A (zh) 芯片接合机以及接合方法
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
JP4514322B2 (ja) 部品実装方法、及び部品実装装置
KR101287582B1 (ko) 칩 마운터 및 칩 마운터의 bga 패키지 인식 방법
US20110174865A1 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
US6337221B1 (en) Die bonding method for manufacturing fine pitch ball grid array packages
KR101157151B1 (ko) 반도체 패키지 공정용 웨이퍼 매핑방법
US20210020483A1 (en) Die pickup method
JP4122170B2 (ja) 部品実装方法及び部品実装装置
JP7178782B2 (ja) 電子部品の実装装置および実装方法
JP3684799B2 (ja) 移動体の停止位置ズレ量検出装置
CN113539916B (zh) 固晶机械臂及固晶设备
CN115642098A (zh) 芯片安装定位方法、装置、设备及可读存储介质
US6380000B1 (en) Automatic recovery for die bonder wafer table wafermap operations
KR102635492B1 (ko) 본딩 장치 및 본딩 방법
KR100716552B1 (ko) 다이 어태치 방법
JP2010192817A (ja) ピックアップ方法及びピックアップ装置
JPH1167876A (ja) ダイ認識方法および半導体製造装置
KR102620433B1 (ko) 웨이퍼 맵의 형성 방법
KR102598578B1 (ko) 본딩 장치 및 본딩 방법
JP2021166246A (ja) 部品実装方法及び部品実装システム
JP2702836B2 (ja) ダイボンディング装置
WO2008069212A1 (ja) 半導体ウェハおよびこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 8