CN111458627A - 芯片静态电流测试方法、装置、设备及介质 - Google Patents
芯片静态电流测试方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN111458627A CN111458627A CN202010329943.4A CN202010329943A CN111458627A CN 111458627 A CN111458627 A CN 111458627A CN 202010329943 A CN202010329943 A CN 202010329943A CN 111458627 A CN111458627 A CN 111458627A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- test sequence
- quiescent current
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供了一种芯片静态电流测试方法、装置、设备及介质。所述方法包括:获取测试文件,测试文件包含N个测试序列图案,N为大于1的整数;将N个测试序列图案依次输入至芯片;采集芯片在每一测试序列图案下的静态电流;接收芯片输出的N个反馈信号,每一反馈信号由芯片根据一测试序列图案产生;根据N个反馈信号、N个静态电流生成芯片的静态电流测试结果。利用测试文件中所有测试序列图案测试芯片的静态电流,得到芯片静态电流的最大值和最小值,进而根据最大值最小值之间的差值,对芯片的结构、生产工艺等进行改进,提高芯片的合格率。
Description
技术领域
本公开涉及芯片测试技术领域,具体地,设计一种芯片静态电流测试方法、装置、设备及介质。
背景技术
在芯片测试领域,静态电流测试是必要的测试项目。静态电流是指没有信号输入时的电流,也就是器件本身在不受外部因素影响下的本身消耗电流。相关技术中,将静态电流测试序列文件施加在芯片引脚进行测试,从而判断芯片是否合格,并且只得到了芯片是否合格的结果。
在芯片研发阶段,对芯片静态电流测试,需要获得更多的测试结果,以进行分析和诊断,从而提高芯片静态电流测试的完整性和测试覆盖率,加快芯片的研发速度。因此,如何有效提高芯片静态电流的测试灵活性以及测试范围,是目前研究人员关心的问题。
发明内容
本公开鉴于上述问题,提供了一种芯片静态电流测试方法、装置、设备及介质,利用测试文件中所有测试序列图案测试芯片的静态电流,得到芯片静态电流的最大值和最小值,进而根据最大值最小值之间的差值,对芯片的结构、生产工艺等进行改进,提高芯片的合格率。
本公开的一个方面提供了一种芯片静态电流测试方法,所述方法包括:获取测试文件,所述测试文件包含N个测试序列图案,N为大于1的整数;将所述N个测试序列图案依次输入至芯片;采集所述芯片在每一所述测试序列图案下的静态电流;接收所述芯片输出的N个反馈信号,每一所述反馈信号由所述芯片根据一所述测试序列图案产生;根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果。
可选地,每一所述测试序列图案由激励信号和预期信号组成,所述将所述N个测试序列图案依次输入至芯片,包括:将所述N个测试序列图案中的激励信号依次输入至芯片;所述根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果,包括:根据所述N个反馈信号、N个预期信号以及N个静态电流生成所述芯片的静态电流测试结果。
可选地,所述根据所述N个反馈信号、N个预期信号以及N个静态电流生成所述芯片的静态电流测试结果,包括:若每一所述反馈信号与其对应的预期信号相同,所述N个静态电流在第一预设范围内,且所述N个静态电流中最大值与最小值之间的差值在第二预设范围内,所述芯片合格,否则,所述芯片不合格。
可选地,当所述芯片不合格时,所述方法还包括:根据所述N个静态电流中最大值与最小值之间的差值得到所述芯片的不合格信息。
可选地,所述方法还包括:根据预设数量个所述芯片的不合格信息,调整所述芯片的结构。
可选地,所述将所述N个测试序列图案依次输入至芯片,包括:将所述N个测试序列图案依次输入至通用输入输出单元,使得所述通用输入输出单元将所述测试序列图案输入所述芯片。
可选地,所述采集所述芯片在每一所述测试序列图案下的静态电流,包括:对所述芯片在每一所述测试序列图案下的静态电流进行放大,并转换为电压信号;采集所述电压信号。
本公开另一方面还提供了一种芯片静态电流测试装置,所述装置包括:获取模块,用于获取测试文件,所述测试文件包含N个测试序列图案,N为大于1的整数;输入模块,用于将所述N个测试序列图案依次输入至芯片;采集模块,用于采集所述芯片在每一所述测试序列图案下的静态电流;接收模块,用于接收所述芯片输出的N个反馈信号,每一所述反馈信号由所述芯片根据一所述测试序列图案产生;生成模块,用于根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果。
本公开另一方面还提供了一种电子设备,其特征在于,包括:处理器;存储器,其存储有计算机可执行程序,该程序在被所述处理器执行时,使得所述处理器执行如上所述的芯片静态电流测试方法。
本公开另一方面还提供了一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如上所述的芯片静态电流测试方法。
附图说明
图1示意性示出了根据本公开实施例提供的芯片静态电流测试方法的流程图;
图2示意性示出了根据本公开实施例提供的芯片静态电流测试装置的框图;
图3示意性示出了根据本公开另一实施例提供的芯片静态电流测试装置的框图;
图4示意性示出了根据本公开的电子设备的框图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
图1示意性示出了根据本公开实施例提供的芯片静态电流测试方法的流程图。如图1所示,该测试方法包括操作S110-操作S150。
操作S110,获取测试文件,测试文件包含N个测试序列图案,N为大于1的整数。
测试文件由多个测试序列图案组成,每一测试序列图案又由激励信号和预期信号组成。激励信号和预期信号的数量均为一个及以上,激励信号的数量例如为2个,预期信号的数量例如为1个。每种型号的芯片都有其对应的测试文件,当测试某一芯片时,需要获取与该芯片相对应的测试文件。
本实施例中,例如可以在一静态储存单元中存储大量的测试文件,当需要对某一芯片进行静态电流测试时,从该静态储存单元中获取该芯片对应的测试文件即可。
操作S120,将N个测试序列图案依次输入至芯片。
具体地,将N个测试序列图案中的激励信号依次输入至芯片。进一步地,本实施例中,将N个测试序列图案中的激励信号依次输入至一通用输入输出单元,通用输入输出单元再将该N个测试序列图案中的激励信号依次输入至芯片。通过通用输入输出单元将激励信号输入至芯片,当测试不同型号的芯片时,仅需获取该芯片对应的测试文件即可,无需对电路结构进行改变。
将激励信号输入至芯片之后,芯片会产生反馈信号,并将其产生的反馈信号输入至通用输入输出单元,通过通用输入输出单元将反馈信号发送出去。
以一测试序列图案中激励信号的数量为2、预期信号的数量为1为例说明其测试过程,反馈信号的数量与预期信号的数量相同,测试序列图案由{激励信号1,激励信号2}以及{预期信号1}组成,对于一测试序列图案,其激励信号例如为{H,H},其预期信号例如为{H},将激励信号{H,H}输入至芯片之后,芯片产生一个反馈信号{反馈信号1},并将{反馈信号1}发送至通用输入输出单元,至此完成一测试序列图案的测试,并依次利用其它测试序列图案测试芯片。
操作S130,采集芯片在每一测试序列图案下的静态电流。
具体地,将一测试序列图案输入至芯片后,例如利用电流读取放大单元将芯片的静态电流放大并转换为电压信号,然后利用ADC模数转换单元采集电压信号,在根据电压信号计算得到芯片的静态电流。
操作S140,接收芯片输出的N个反馈信号,每一反馈信号由芯片根据一测试序列图案产生。
具体地,接收芯片通过通用输入输出单元发送的N个反馈信号。
操作S150,根据N个反馈信号、N个静态电流生成芯片的静态电流测试结果。
根据上述N个反馈信号、N个预期信号以及N个静态电流生成芯片的静态电流测试结果。
具体地,当每一反馈信号与其对应的预期信号相同,且N个静态电流在第一预设范围内,且N个静态电流中最大值与最小值之间的差值在第二预设范围内时,芯片合格;当任一反馈信号与其对应的预期信号不同,或者任一静态电流不在第一预设范围内,或者N个静态电流中最大值与最小值之间的差值在第二预设范围内时,芯片不合格。第一预设范围和第二预设范围与芯片有关,当芯片型号已知时,第一预设范围和第二预设范围确定。第一预设范围例如为[5uA,15uA],第二预设范围例如为[0uA,7uA]等,本领域技术人员可以根据本实施例描述得到第一预设范围和第二预设范围的其它取值。
以测试文件中包含4个测试序列图案,每一测试序列图案由2个激励信号和1个预期信号组成,第一预设范围为[5uA,15uA],第二预设范围为[0uA,7uA]为例,说明扫测试序列图案、反馈信号和静态电流,如表1所示。
表1
操作S150中,将反馈信号与预期信号进行比较,将静态电流与第一预设范围进行对比,若反馈信号与预期信号相同,静态电流在第一预设范围内,继续比较下一个测试序列图案对应的反馈信号、预期信号以及静态电流,直至所有测试序列图案对比完成。如果反馈信号与预期信号不同,或者静态电流不在第一预设范围内,将FAIL_NUM的值加1,将该测试序列图案、反馈信号及静态电流存储至数组sData[][]然后继续比较下一个测试序列图案对应的反馈信号、预期信号以及静态电流。当所有测试序列图案对比完成后,得到N个静态电流,从中得到静态电流最大值IDDQ_Max、静态电流最小值IDDQ_Min以及最大值和最小值之间的差值IDDQ_Diff。
以表1为例,利用测试序列图案0测试完成后,虽然静态电流在第一预设范围内,但是反馈信号与预期信号不同,因此状态为FAIL,FAIL_NUM=1,sData[][]={0,H,L,10.2};利用测试序列图案1测试完成后,虽然反馈信号与预期信号相同,但是静态电流不在第一预设范围内,因此状态为FAIL,FAIL_NUM=2,sData[][]={{0,H,L,10.2},{1,H,H,21.3}};利用测试序列图案2测试完成后,反馈信号与预期信号不同,静态电流也不在第一预设范围内,因此状态为FAIL,FAIL_NUM=3,sData[][]={{0,H,L,10.2},{1,H,H,21.3},{2,L,H,23.2}};利用测试序列图案3测试完成后,反馈信号与预期信号相同,静态电流也在第一预设范围内,因此状态为PASS,FAIL_NUM=3,sData[][]={{0,H,L,10.2},{1,H,H,21.3},{2,L,H,23.2}}。测试文件的通过率Pass_Ratio=1-FAIL_NUM/TOTAL_NUM=1-3/4=25%;静态电流最大值IDDQ_Max=23.2uA;静态电流最小值IDDQ_Min=10.2uA;静态电流最大值IDDQ_Max和静态电流最小值IDDQ_Min之间的差值IDDQ_Diff=13.0uA,IDDQ_Diff也不在第二预设范围[0uA,7uA]内,因此可以判断该芯片不合格。
进一步地,当任一反馈信号与其对应的预期信号不同,或者任一静态电流不在第一预设范围内,或者N个静态电流中最大值与最小值之间的差值不在第二预设范围内时,该芯片静态电流测试方法还包括:根据N个静态电流中最大值与最小值之间的差值得到所述芯片的不合格信息。通过差值IDDQ_Diff,可以得到不同工艺、不同批次芯片,导致芯片静态电流的差异,由此可以得到芯片的不合格信息,不合格信息例如为芯片的故障类型等,从而保障芯片性能的一致性。
进一步地,该芯片静态电流测试方法还包括:根据预设数量个芯片的不合格信息,调整芯片的结构。本实施例中,利用该芯片静态电流测试方法对较多数量的芯片进行测试,并得到每一不合格芯片的故障类型,根据不合格芯片的故障类型对芯片的结构进行调整,也可以对芯片的生产工艺进行改进,从而提高生产出的芯片的合格率。
图2示意性示出了根据本公开实施例提供的芯片静态电流测试装置的框图。如图2所示,该芯片静态电流测试装置200包括获取模块210、输入模块220、采集模块230、接收模块240以及生成模块250。
获取模块210例如执行操作S110,用于获取测试文件,测试文件包含N个测试序列图案,N为大于1的整数。
输入模块220例如执行操作S120,用于将N个测试序列图案依次输入至芯片。
采集模块230例如执行操作S130,用于采集芯片在每一测试序列图案下的静态电流。
接收模块240例如执行操作S140,用于接收芯片输出的N个反馈信号,每一反馈信号由芯片根据一测试序列图案产生。
生成模块250例如执行操作S150,用于根据N个反馈信号、N个静态电流生成芯片的静态电流测试结果。
图3示意性示出了根据本公开另一实施例提供的芯片静态电流测试装置的框图。如图3所示,该静态电流测试装置300包括显示单元310、嵌入式中央处理器320、静态储存单元330、通用型输入输出单元340、电流读取放大单元350以及ADC模数转换单元360。
静态储存单元330用于存储芯片静态电流测试所用到的测试文件;嵌入式中央处理器320将静态储存单元330测试文件中的测试序列图案依次输入至通用型输入输出单元340,通用型输入输出单元340再将测试序列图案依次输入至芯片,芯片产生反馈信号,通用型输入输出单元340将芯片产生的反馈信号发送至嵌入式中央处理器320;在通用型输入输出单元340将测试序列图案输入至芯片时,芯片的静态电流为一较小数值,电流读取放大单元350将该较小的静态电流转换为较大的电压,ADC模数转换单元360对电流读取放大单元350输出的电压进行模数转换,并将转换后的结果发送至嵌入式中央处理器320,嵌入式中央处理器320根据电压值计算芯片的静态电流;嵌入式中央处理器320个根据反馈信号、静态电流生成芯片的静态电流测试结果,显示单元310显示芯片的静态电流测试结果。
可以理解的是,获取模块210、输入模块220、采集模块230、接收模块240、生成模块250、显示单元310、嵌入式中央处理器320、静态储存单元330、通用型输入输出单元340、电流读取放大单元350以及ADC模数转换单元360可以合并在一个模块中实现,或者其中的任意一个模块可以被拆分成多个模块。或者,这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合,并在一个模块中实现。根据本公开的实施例,获取模块210、输入模块220、采集模块230、接收模块240、生成模块250、显示单元310、嵌入式中央处理器320、静态储存单元330、通用型输入输出单元340、电流读取放大单元350以及ADC模数转换单元360中的至少一个可以至少被部分地实现为硬件电路,例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC),或可以以对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现,或以软件、硬件以及固件三种实现方式的适当组合来实现。或者,获取模块210、输入模块220、采集模块230、接收模块240、生成模块250、显示单元310、嵌入式中央处理器320、静态储存单元330、通用型输入输出单元340、电流读取放大单元350以及ADC模数转换单元360中的至少一个可以至少被部分地实现为计算机程序模块,当该程序被计算机运行时,可以执行相应模块的功能。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图或流程图中的每个方框、以及框图或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
如图4所示,电子设备400包括处理器410、计算机可读存储介质420。该电子设备400可以执行上面参考图1描述的方法,以进行芯片静态电流测试。
具体地,处理器410例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如,专用集成电路(ASIC)),等等。处理器410还可以包括用于缓存用途的板载存储器。处理器410可以是用于执行参考图1描述的根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
计算机可读存储介质420,例如可以是能够包含、存储、传送、传播或传输指令的任意介质。例如,可读存储介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。可读存储介质的具体示例包括:磁存储装置,如磁带或硬盘(HDD);光存储装置,如光盘(CD-ROM);存储器,如随机存取存储器(RAM)或闪存;和/或有线/无线通信链路。
计算机可读存储介质420可以包括计算机程序421,该计算机程序421可以包括代码/计算机可执行指令,其在由处理器410执行时使得处理器410执行例如上面结合图1所描述的方法流程及其任何变形。
计算机程序421可被配置为具有例如包括计算机程序模块的计算机程序代码。例如,在示例实施例中,计算机程序421中的代码可以包括一个或多个程序模块,例如包括421A、模块421B、……。应当注意,模块的划分方式和个数并不是固定的,本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合,当这些程序模块组合被处理器410执行时,使得处理器410可以执行例如上面结合图1所描述的方法流程及其任何变形。
根据本公开的实施例,计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中,计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、有线、光缆、射频信号等等,或者上述的任意合适的组合。
本领域技术人员可以理解,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本公开中。特别地,在不脱离本公开精神和教导的情况下,本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已参照本公开的特定示例性实施例示出并描述本公开,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下,可以对本公开进行形式和细节上的多种改变。因此,本公开的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
Claims (10)
1.一种芯片静态电流测试方法,其特征在于,所述方法包括:
获取测试文件,所述测试文件包含N个测试序列图案,N为大于1的整数;
将所述N个测试序列图案依次输入至芯片;
采集所述芯片在每一所述测试序列图案下的静态电流;
接收所述芯片输出的N个反馈信号,每一所述反馈信号由所述芯片根据一所述测试序列图案产生;
根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果。
2.根据权利要求1所述的芯片静态电流测试方法,其特征在于,每一所述测试序列图案由激励信号和预期信号组成,所述将所述N个测试序列图案依次输入至芯片,包括:
将所述N个测试序列图案中的激励信号依次输入至所述芯片;
所述根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果,包括:
根据所述N个反馈信号、N个预期信号以及N个静态电流生成所述芯片的静态电流测试结果。
3.根据权利要求2所述的芯片静态电流测试方法,其特征在于,所述根据所述N个反馈信号、N个预期信号以及N个静态电流生成所述芯片的静态电流测试结果,包括:
若每一所述反馈信号与其对应的预期信号相同,所述N个静态电流在第一预设范围内,且所述N个静态电流中最大值与最小值之间的差值在第二预设范围内,所述芯片合格,否则,所述芯片不合格。
4.根据权利要求3所述的芯片静态电流测试方法,其特征在于,当所述芯片不合格时,所述方法还包括:
根据所述N个静态电流中最大值与最小值之间的差值得到所述芯片的不合格信息。
5.根据权利要求4所述的芯片静态电流测试方法,其特征在于,所述方法还包括:
根据预设数量个所述芯片的不合格信息,调整所述芯片的结构。
6.根据权利要求1所述的芯片静态电流测试方法,其特征在于,所述将所述N个测试序列图案依次输入至芯片,包括:
将所述N个测试序列图案依次输入至通用输入输出单元,使得所述通用输入输出单元将所述测试序列图案输入所述芯片。
7.根据权利要求1所述的芯片静态电流测试方法,其特征在于,所述采集所述芯片在每一所述测试序列图案下的静态电流,包括:
对所述芯片在每一所述测试序列图案下的静态电流进行放大,并转换为电压信号;
采集所述电压信号。
8.一种芯片静态电流测试装置,其特征在于,所述装置包括:
获取模块,用于获取测试文件,所述测试文件包含N个测试序列图案,N为大于1的整数;
输入模块,用于将所述N个测试序列图案依次输入至芯片;
采集模块,用于采集所述芯片在每一所述测试序列图案下的静态电流;
接收模块,用于接收所述芯片输出的N个反馈信号,每一所述反馈信号由所述芯片根据一所述测试序列图案产生;
生成模块,用于根据所述N个反馈信号、N个静态电流生成所述芯片的静态电流测试结果。
9.一种电子设备,其特征在于,包括:
处理器;
存储器,其存储有计算机可执行程序,该程序在被所述处理器执行时,使得所述处理器执行如权利要求1-7中任一项所述的芯片静态电流测试方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1-7中任一项所述的芯片静态电流测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010329943.4A CN111458627A (zh) | 2020-04-24 | 2020-04-24 | 芯片静态电流测试方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010329943.4A CN111458627A (zh) | 2020-04-24 | 2020-04-24 | 芯片静态电流测试方法、装置、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111458627A true CN111458627A (zh) | 2020-07-28 |
Family
ID=71683765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010329943.4A Pending CN111458627A (zh) | 2020-04-24 | 2020-04-24 | 芯片静态电流测试方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111458627A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114295955A (zh) * | 2021-12-03 | 2022-04-08 | 山东岱微电子有限公司 | 芯片的筛片方法、装置及筛片设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038325A (zh) * | 2007-02-14 | 2007-09-19 | 北京中星微电子有限公司 | 一种测试芯片的方法及装置 |
CN103884980A (zh) * | 2014-03-13 | 2014-06-25 | 工业和信息化部电子第五研究所 | 基于电源电流的硬件木马检测方法和系统 |
CN103926522A (zh) * | 2014-04-08 | 2014-07-16 | 工业和信息化部电子第五研究所 | 基于电压进行硬件木马检测和定位的方法和系统 |
CN204631119U (zh) * | 2015-05-22 | 2015-09-09 | 成都前锋电子仪器有限责任公司 | 多路智能燃气表静态电流自动检测装置 |
CN105092995A (zh) * | 2014-04-30 | 2015-11-25 | 中芯国际集成电路制造(北京)有限公司 | 芯片中静态电流失效器件的检测方法和装置 |
CN108254669A (zh) * | 2016-12-29 | 2018-07-06 | 瑞昱半导体股份有限公司 | 集成电路测试方法 |
-
2020
- 2020-04-24 CN CN202010329943.4A patent/CN111458627A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038325A (zh) * | 2007-02-14 | 2007-09-19 | 北京中星微电子有限公司 | 一种测试芯片的方法及装置 |
CN103884980A (zh) * | 2014-03-13 | 2014-06-25 | 工业和信息化部电子第五研究所 | 基于电源电流的硬件木马检测方法和系统 |
CN103926522A (zh) * | 2014-04-08 | 2014-07-16 | 工业和信息化部电子第五研究所 | 基于电压进行硬件木马检测和定位的方法和系统 |
CN105092995A (zh) * | 2014-04-30 | 2015-11-25 | 中芯国际集成电路制造(北京)有限公司 | 芯片中静态电流失效器件的检测方法和装置 |
CN204631119U (zh) * | 2015-05-22 | 2015-09-09 | 成都前锋电子仪器有限责任公司 | 多路智能燃气表静态电流自动检测装置 |
CN108254669A (zh) * | 2016-12-29 | 2018-07-06 | 瑞昱半导体股份有限公司 | 集成电路测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114295955A (zh) * | 2021-12-03 | 2022-04-08 | 山东岱微电子有限公司 | 芯片的筛片方法、装置及筛片设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110446935B (zh) | 用于内建自测试的方法和设备 | |
US20080177488A1 (en) | Method and apparatus for analyzing power consumption | |
CN111337820A (zh) | 数字芯片扫描链测试方法、装置、设备及介质 | |
CN102723950B (zh) | 一种模数转换器非线性参数测试适配器及测试方法 | |
KR101625914B1 (ko) | 고속 비트 클록없는 고속 데이터 테스팅 | |
CN107271879B (zh) | 半导体芯片老化测试装置及方法 | |
CN113254284B (zh) | 芯片测试方法、装置、设备、存储介质以及程序产品 | |
CN111458627A (zh) | 芯片静态电流测试方法、装置、设备及介质 | |
CN115664568A (zh) | 测试天线性能的方法、装置、电子设备及存储介质 | |
CN114062886B (zh) | 量子芯片测试方法、装置及系统 | |
US9519026B2 (en) | Compressed scan testing techniques | |
US9411014B2 (en) | Reordering or removal of test patterns for detecting faults in integrated circuit | |
CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
CN110888036B (zh) | 测试项目确定方法及装置、存储介质和电子设备 | |
KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
US9720032B2 (en) | Automated test platform for testing short circuits | |
CN111597096B (zh) | 一种基准测试方法、系统及终端设备 | |
US20180038911A1 (en) | Integrated circuit automatic test system and integrated circuit automatic test method storing test data in scan chains | |
CN211318672U (zh) | 一种用于多端口网络非线性模拟电路的故障诊断系统 | |
WO2014139048A1 (en) | Ate digital channel for rf frequency/power measurement | |
US20200003836A1 (en) | Compressed test patterns for a field programmable gate array | |
CN111721568A (zh) | 航天器结构故障诊断方法、装置、系统和存储介质 | |
US20170307731A1 (en) | Digital radio frequency memory synthetic instrument | |
JPH01138478A (ja) | 集積回路 | |
US7529988B1 (en) | Storage of descriptive information in user defined fields of failure bitmaps in integrated circuit technology development |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200728 |