CN111429427B - 检测对象缺陷图案的优先级排序装置、排序方法及存储介质 - Google Patents

Abstract

本发明提供一种检测对象缺陷图案的优先级排序装置、排序方法及存储介质。该优先级排序装置包括缺陷检测结果读取模块、缺陷检测结果解析模块、布图数据读取模块、布图数据解析模块、布图数据单元解析模块、数据处理解析模块、缺陷位置重要度判定模块、连接在数据处理解析模块和显示器之间的画面显示控制模块和连接在数据处理解析模块与键盘之间的键盘控制模块。本发明根据检测装置输出的检测对象缺陷图案和半导体装置的原始设计布图数据的层级构造信息进行对比，获得检测对象缺陷图案的优先级排序。

Description

检测对象缺陷图案的优先级排序装置、排序方法及存储介质

技术领域

本发明涉及半导体制造技术领域，尤其是涉及数据处理装置及其处理方法，更具体地，涉及一种检测对象缺陷图案的优先级排序方法、排序装置及存储介质。

背景技术

对半导体晶圆或掩膜上的微细图案进行缺陷检测时，业界通常采用实施全面检测和缩小检测范围两种方式。全面检测方式是针对所有候选位置进行检测，但存在检测时间巨大的问题。缩小检测范围方式是针对选择的位置进行检测，对没有选择到的位置就不检测。缩小检测范围方式虽然可以缩短检测时间，但存在事先需确定在哪个位置(即有检测意义的位置)进行检测的问题。

缩小检测范围方式(即有检测意义的位置选择方法)，检测可以从由检测装置输出的缺陷图案中，识别晶圆上的妨害性缺陷(nuisance defect)，通过将其从检测对象中排除，缩减检测数。妨害性缺陷(nuisance defect)是指被判断为能够许可的缺陷。在现有技术(例如，日本专利公报第5628656号等)中，可以在晶圆及掩膜设计时，利用设计意图数据(Designer Intent Data)选择真正有检测意义位置的方法。

请参阅图1，图1所示为现有技术使用的一种基于缩小检测范围方式实现检测对象图案缺陷提取模式的示意图。如图1所示，标号10表示通过分划板确定的需检测数据，标号20表示设计意图数据，标号22表示定义分划板内能够允许的缺陷，标号24表示将分划板的坐标转换为晶圆的坐标，标号26表示使用分划板在晶圆上形成图案，标号28表示对晶圆进行检测，标号30表示识别晶圆上的妨害性缺陷，标号32表示从晶圆上的实际缺陷中分离妨害性缺陷，标号34表示对实际缺陷的数据进行处理，标号36表示生成晶圆的二维地图，标号38表示判断妨害性缺陷(nuisance defect)是否对半导体装置的合格率产生影响，标号40表示判断允许缺陷是否被正确地分类，标号42表示对分划板内的检测对象图案缺陷进行分析，确定该晶圆是否需要重做或废弃。

此外，在上述现有技术中，除了设计意图数据，进一步还将模拟分划板的印刷程序结果、电气特性模拟的结果用于妨害性缺陷的判断依据，即从设计意图数据、模拟分划板的印刷程序结果以及电气特性的模拟结果等，判断该缺陷是否有问题。

但是，上述方法需要用设计意图数据解析所有的缺陷图案的位置来进行判定。存在有如下问题，即，由于从检测装置输出的缺陷图案的数量以及其位置的数据量庞大，因此解析时很花时间。如上所述，在现有技术中，存在有很难在短时间内有效检测出具有检测意义的位置的难题。另外，没有对除了妨害性缺陷之外的需要检测的缺陷图案进行优先级排序。因此，不能从重要的缺陷图案开始进行检测。

发明内容

本发明的目的在于提供一种具有原始设计布图数据解析功能的晶圆缺陷图案的优先级排序方法、排序装置及存储介质，检测其通过对检测装置输出的缺陷图案和从半导体装置的原始设计布图数据所提取的单元层级构造信息进行比较，获得检测对象缺陷图案的优先级排序。

为实现上述目的，本发明的技术方案如下：

一种检测对象缺陷图案的优先级排序装置，所述检测对象由至少一个基本单元或者至少一个伪单元组成；其包括：

缺陷检测结果读取模块，用于读取所述检测对象的缺陷图案；

缺陷检测结果解析模块，接收所述缺陷检测结果读取模块发送的所述缺陷图案，并读取所述缺陷图案信息，所述缺陷图案信息至少包括缺陷图案的缺陷坐标、缺陷对象层和缺陷种类；

布图数据读取模块，接收所述检测对象的原始设计布图数据；

布图数据解析模块，接收所述原始设计布图数据，并读取所述缺陷对象层的构造和布图坐标；

布图数据单元解析模块，其对于所述原始设计布图数据，且对于具有多层级构造的所述原始设计布图数据，提取所有基本单元的种类和各个基本单元的配置数；对于不具有层级构造的所述原始设计布图数据，其提取重复布图图案组合，并以重复布图图案组合构成为一个新的伪单元，将所有伪单元被配置在原始设计布图数据中的数量作为配置数提取，并记录所有基本单元和伪单元的配置数；

数据处理解析模块，基于所述检测对象的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将有缺陷影响的基本单元和伪单元判定为缺陷风险单元；

缺陷位置重要度判定模块，根据从所述数据处理解析模块输出的缺陷风险单元和从所述布图数据解析模块输出的基本单元的配置数和伪单元的配置数，从与缺陷风险单元中的、被配置在原始设计布图数据中的数量多的单元相对应的缺陷图案开始进行重要度排序，其中，所述配置数越多，所述重要度排序越高。

进一步地，在所述缺陷位置重要度判定模块中，根据所述重要度排序结果，将重要度较高的判定为检测优先级较高，从优先级较高的缺陷图案开始依次进行检测。

进一步地，所述的检测对象缺陷图案的优先级排序装置还包括存储模块，与所述数据处理解析模块相连，用于存储所有的所述缺陷图案、所述缺陷风险单元和所述重要度。

进一步地，所述的检测对象缺陷图案的优先级排序装置还包括修正警报模块，当缺陷图案影响的所述基本单元和伪单元的被配置在原始设计布局数据中的配置数达到预定的数量或超过预定的数量时，所述修正警报模块报警。

为实现上述目的，本发明又一技术方案如下：

一种检测对象缺陷图案的优先级排序方法，所述检测对象由至少一个基本单元或者至少一个伪单元组成；其特征在于，包括如下步骤：

步骤S1：接收所述检测对象设计时的原始设计布图数据；

步骤S2：接收所述原始设计布图数据，读取所述对象层信息，所述对象层信息至少包括对象层构造和对象层布图坐标；

步骤S3：对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，将所述多层级构造的基本单元被配置在所述原始设计布图数据中的数量作为配置数提取，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，提取所有伪单元被配置在所述原始设计布图数据的数量作为配置数提取，并记录所有基本单元和伪单元的配置数；

步骤S4：从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案信息，所述缺陷图案信息至少包括缺陷图案的缺陷坐标、缺陷对象层和缺陷种类；

步骤S5：根据从所述半导体检查装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将缺陷重叠的位置所存在的单元判定为缺陷风险单元；以及

步骤S6：对在所述步骤S5中特定的缺陷风险单元和在步骤S3中提取的基本单元和伪单元的被配置在原始设计布图数据中的配置数量进行对比，将与缺陷风险单元中的、被配置在原始设计布图数据中的配置数多的单元相对应的缺陷图案开始进行重要度高的排序，其中，所述配置数越多，所述重要度排序越高。

进一步地，所述的检测对象缺陷图案的优先级排序方法还包括步骤S7，根据所述重要度排序结果，将重要度较高的判定为优先级较高，从优先级较高的缺陷图案开始依次进行检测。

进一步地，所述的检测对象缺陷图案的优先级排序方法还包括步骤S8，当有缺陷图案影响的所述基本单元和伪单元的、被配置在原始设计布图数据中的配置数达到预定的数量或者超过预定的数量时，输出修正报警。

为实现上述目的，本发明又一技术方案如下：

一种计算机可读媒介，用于计算机可执行的检测对象缺陷图案的优先级排序程序，通过安装在计算机中运行，其特征在于，计算机执行以下程序。

接收检测对象设计时制作的原始设计布图数据；

接收所述原始设计布图数据，读取对象层构造、布图坐标；

对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，将所述多层级构造的各层的基本单元的、被配置在所述原始设计布图数据中的数量作为配置数提取，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，将所有伪单元被配置在原始设计布图数据中的数量作为配置数提取，并记录所有基本单元和伪单元的配置数；

从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案的缺陷坐标、对象层和缺陷种类；

根据从所述半导体检测装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将缺陷重叠的位置所存在的基本单元和伪单元判定为缺陷风险单元；以及

对在所述步骤中特定的缺陷风险单元和从原始设计布图数据提取的基本单元和伪单元的、被配置在原始设计布图数据中的配置数量进行对比，将从与缺陷风险单元中的、被配置在原始设计布图数据中的数量多的单元相对应的缺陷图案开始进行重要度高的排序，其中，所述配置数越多，所述重要度排序越高。

对所述检测对象缺陷图案的优先级排序程序进行存储的计算机可读媒介还包括执行以下程序，根据所述重要度排序结果，将重要度较高的判定为优先级较高，从优先级较高的缺陷图案开始依次进行检测。

对所述检测对象缺陷图案的优先级排序程序进行存储的计算机可读媒介还包括执行以下程序，当有缺陷图案影响的所述基本单元和伪单元的、被配置在原始设计布图数据中的配置数达到预定的数量或者超过预定的数量时，输出报警的修正报警。

从上述技术方案可以看出，本发明提出一种检测对象缺陷图案的优先级排序方法、排序装置及存储介质，其通过对检查装置输出的检测对象缺陷图案和检测对象的原始设计布图数据的层级构造信息进行对比，获得所述检测对象缺陷图案的检测优先级排序。在相同或不同的半导体装置中，能避免利用相同基本单元制作出相同的缺陷，从而减少了检查对象数；在基于布图单元设计方法中，能在具有特定功能的基本回路制作成并列配置单元的情况下，通过修改相同的问题单元，以削减之后产生的潜在性缺陷。

附图说明

图1所示为现有技术使用的一种基于缩小检测范围实现检测对象图案的缺陷提取模式的示意图

图2所示为本发明检测对象缺陷图案的优先级排序装置一较佳实施例的结构示意图

图3所示为本发明实施例中基于单元库的一芯片原始设计布图数据的示意图

图4所示为本发明实施例中基于单元库解析的所述芯片所包含的基本单元和伪单元的布图示意图

图5所示为本发明实施例中表示所包含的基本单元和伪单元芯片的缺陷图案的对比和重要度判断示意图

图6所示为本发明检测对象缺陷图案的优先级排序方法的流程示意图

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

在本发明的实施例中，请参阅图2，图2所示为本发明检测对象缺陷图案的优先级排序装置一较佳实施例的结构示意图。如图所示，该优先级排序装置包括缺陷检测结果读取模块、缺陷检测结果解析模块、布图数据读取模块、布图数据解析模块、布图数据单元解析模块、数据处理解析模块、缺陷位置重要度判定模块、连接在数据处理解析模块和显示器之间的画面显示控制模块和连接在数据处理解析模块键盘之间的键盘控制模块。

在本发明的实施例中，缺陷检测结果读取模块用于读取所述检测对象的缺陷图案；缺陷检测结果解析模块用于接收从所述缺陷检测结果读取模块发送的所述缺陷图案，并读取缺陷图案的缺陷坐标、对象层、缺陷种类等信息。

如图所示，布图数据读取模块取入检测对象的原始设计布图数据；布图数据解析模块对于通过将实现被称为单元库的基本回路、特定功能的基本单元配置多个而设计的多层级构造的所述原始设计布图数据，其提取所述多层级构造的种类，将每一种基本单元被配置在原始设计布图数据中的数量作为配置数提取；对于不具有层级构造的所述原始设计布图数据，其提取重复布图图案组合，并以重复布图图案组合构成为一个新的伪单元，将所有伪单元被配置在原始设计布图数据的数量作为配置数提取，并记录所有基本单元的配置数、伪单元的配置数。

需要说明的是，检测对象由至少一个基本单元或者至少一个伪单元组成，所述的基本单元和伪单元存储于半导体设计布图单元库中。这里，对于不具有层级构造的原始设计布图数据，可以将重复布图图案组合作为一个新的伪单元，下面将该新伪单元构成的过程进行说明。

例如，当输入的原始设计布图数据为不具有层级构造的原始设计布图时，使原始设计布图数据的顶部单元(TOP单元)的下面存在有4个图形图案。TOP单元：图案(polygon)A在位置1

图案(polygon)B在位置2

图案(polygon)A在位置3

图案(polygon)B在位置4

着眼于“polygon A+polygon B”的组合，使“位置1和位置2”以及“位置3和位置4”的坐标位置的关系完全相同。此时，能够将“polygon A+polygon B”识为一个单元(CELLα)，改写在具有下一个层级构造的结构中。

TOP单元CELLα(polygon A+polygon B)

在位置a

在位置b

此时，就可以认为上述重新组合的单元CELLα(polygon A+polygon B)是一个新的伪单元了。

本领域技术人员清楚，供专门应用的集成电路(Application SpecificIntegrated Circuit，简称ASIC)芯片技术，要求高集成、高性能的微处理器或专用标准产品(Application Specific Standard Parts，简称ASSP)等大规模集成电路(Large-scaleintegrated circuit，简称LSI)。作为实现大规模集成电路的基本功能、特定功能的部件的设计单元通常使用半导体制造商提供的单元库，单元库中包括实现基本电路性能的基本单元以及如CPU和存储器等具有宏功能的宏单元等。通过配线工具将上述基本单元和宏单元等配置在芯片上，对每个单元进行配线，来完成特定电路功能的设计，还可以将CPU等的布图作为宏单元直接组装。因此，上述基于单元库的设计能够削减设计时间和设计成本，且使LSI的制作变得容易。本发明对具有这样的单元构造的原始设计布图发挥效果。

请参阅图3，图3所示为本发明实施例中基于单元库的一芯片原始设计布图的示意图。如图所示，该芯片原始设计布图数据包括了多个大小形状不同的基本单元和伪单元。该芯片原始设计布图数据四周均排布了I/O接口。

在本发明的实施例中，对于多层级构造的所述原始设计布图数据，所述布图数据解析模块提取所述多层级构造每一层的基本单元的数量，将每一种基本单元被配置在原始设计布局数据中的数量作为配置数计数；对于不具有层级构造的所述原始设计布图数据，所述布图数据解析模块提取重复布图图案组合，并以所述重复图案组合构成为伪单元，将所有伪单元被配置在原始设计布图数据中的数量作为配置数提取，记录被配置在原始设计布图数据中的所有基本单元和伪单元的配置数量。例如，伪单元既可以为微存储器RAM等存储部件，也可以为基本单元、微中央处理器CPU和微存储器RAM等。

请参阅图4，图4所示为本发明实施例中基于单元库解析的所述芯片所包含的基本单元和伪单元的布图示意图。如图所示，芯片所包含的基本单元A为100个，基本单元B为10个，基本单元C为1个，以及一个宏单元(CPU)和一个宏单元(SRAM)。

请再参阅图2，如图所示，数据处理解析模块基于所述半导体检测装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将缺陷重叠的位置所存在的单元判定为缺陷风险单元。

在本发明的实施例中，与所述数据处理解析模块相连的存储模块，可以用于存储所有所述缺陷图案、其缺陷风险单元和其重要度。

在本发明的实施例中，缺陷位置重要度判定模块，接收从半导体检查装置输出的缺陷图案，根据该缺陷图案，判断每一种所述基本单元和伪单元是否出现相同的缺陷图案影响，影响出现时，作为缺陷风险单元提取。根据所述缺陷风险单元中的、被配置在原始设计布图数据中的配置数进行重要度排序，作为与缺陷风险单元相对应的缺陷图案的检测优先级的参考。

较佳地，所述缺陷风险单元被配置在原始布图设计数据的数量越多，则判定为所述重要度排序越高。

请参阅图5，图5所示为本发明实施例中表示所包含的基本单元和伪单元芯片的缺陷对比和重要度判断示意图。如图所示，黑点表示缺陷图案，如果具有多层级构造的设计布图数据中包括多个基本单元(例如CELL A)，且基本单元被重复利用，构成整体原始设计布图数据。此时，将多个缺陷图案中的、在设计布图数据中配置了很多的单元判定为重要。在图中，在CELLA被大量使用的基本单元中，在图5中用了43个，缺陷图案在CELLA上找到了一个，在其它单元上找到了两个。此时，配置数量较多的CELLA上的缺陷图案的风险度最高，是具有重要缺陷的基本单元。例如，当缺陷风险单元的被配置在原始设计布局数据中的配置数为40个以上时，定义为建立修正警报，修正警报模块对于CELLA输出警报。

此外，其可以在重复调用单元库中的基本单元和伪单元的其他原始设计布图数据的过程中，通过对之前的缺陷风险单元的设计进行反馈并进行修正，以未然防止在搭载了相同基本单元和伪单元的后续的设计布图数据中发生问题。

下面对本发明实施例中的一种检测对象缺陷图案的提取方法进行总结性详细叙述。请参阅图6，图6所示为本发明检测对象缺陷图案的优先级排序方法的流程示意图。

一种检测对象缺陷图案的优先级排序方法，所述检测对象由至少一个基本单元或者至少一个伪单元组成；其包括如下步骤：

包括如下步骤：

步骤S1：接收检测对象设计时制作的原始设计布图数据的步骤；

步骤S2：接收所述原始设计布图数据，至少读取对象层构造和布图坐标等信息；

步骤S3：对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，将所述多层级构造的基本单元被配置在所述原始设计布图数据中的数量作为配置数提取，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，将所有伪单元被配置在所述原始设计布图数据的数量作为配置数提取，并记录所有基本单元和伪单元的配置数；

步骤S4：从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案的缺陷坐标、对象层、缺陷种类等信息；

步骤S5：根据从所述半导体检查装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将缺陷重叠的位置所存在的单元判定为缺陷风险单元；以及

步骤S6：对在所述步骤S5中特定的缺陷风险单元和在步骤S3中提取的基本单元和伪单元的、被配置在原始设计布图数据中的配置数量进行对比，将与缺陷风险单元中的、被配置在原始设计布图数据中的配置数多的单元相对应的缺陷图案开始进行重要度高的排序，其中，所述配置数越多，所述重要度排序越高。

进一步地，所述的检测对象缺陷图案的优先级排序方法还包括步骤S7，根据所述重要度排序结果，将重要度较高的判定为检测的优先级较高的，作为所述候选缺陷图案中的优先检测图案，然后，从优先检测图案开始依次检测。

进一步地，所述的检测对象候选缺陷图案的优先级排序方法还包括步骤S8，当有缺陷图案影响的所述基本单元和伪单元的、被配置在原始设计布局数据中的配置数达到预定的数量或者超过预定的数量时，输出修正报警。

此外，在本发明的实施例中，还提供了一种计算机可读媒介，用于计算机可执行的检测对象缺陷图案的优先级排序程序，通过安装在计算机中运行，计算机执行下述程序：

接收检测对象设计时制作的原始设计布图数据；

接收所述原始设计布图数据，读取所述对象层信息，所述对象层信息至少包括对象层构造和对象层布图坐标；

对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，将所述多层级构造的各层的基本单元被配置在原始设计布图数据中的数量作为配置数提取，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，将伪单元被配置在原始设计布图数据中的数量作为配置数提取，并记录基本单元和伪单元的配置数；

从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案的缺陷坐标、对象层、缺陷种类等信息；

根据从所述半导体检查装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元，将缺陷重叠的位置所存在的单元判定为缺陷风险单元；以及

对在所述步骤中特定的缺陷风险单元和从原始设计布图数据提取的基本单元的配置数量、伪单元的配置数量进行对比，从与缺陷风险单元中的、被配置在原始设计布图数据中的配置数多的单元相对应的缺陷图案开始进行重要度高的优先级排序。

存储所述检测对象缺陷图案的优先级排序程序的计算机可读媒质根据所述重要度排序结果，将重要度较高的判定为优先级较高的，从优先级较高的缺陷图案开始依次检测，其中，所述配置数越多，所述重要度排序越高。

存储所述检测对象缺陷图案的优先级排序程序的计算机可读媒质还执行以下程序，当有缺陷图案影响的所述基本单元和伪单元的、被配置在原始设计布图数据中的配置数量达到预定的数量或者超过预定的数量时，输出报警的修正报警。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种检测对象缺陷图案的优先级排序装置，所述检测对象由至少一个基本单元或者至少一个伪单元组成；其特征在于，包括：

缺陷检测结果读取模块，用于读取检测对象的缺陷图案；

缺陷检测结果解析模块，接收所述缺陷检测结果读取模块发送的所述缺陷图案，并读取所述缺陷图案信息，所述缺陷图案信息至少包括缺陷图案的缺陷坐标、缺陷对象层和缺陷种类；

布图数据读取模块，接收所述检测对象的原始设计布图数据；

布图数据解析模块，接收所述原始设计布图，并读取所述缺陷对象层的构造和布图坐标；

布图数据单元解析模块，对于所述原始设计布图数据，对于具有多层级构造的所述原始设计布图数据提取所有的种类和各个基本单元的配置数，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，将所有伪单元被配置在原始设计布图数据中的数量作为配置数提取，并记录所有基本单元和伪单元的配置数；

数据处理解析模块，基于所述检测对象的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有相应的缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有相应的缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元；以及将有缺陷图案影响的基本单元和伪单元判定为缺陷风险单元；

缺陷位置重要度判定模块，根据所述数据处理解析模块输出的缺陷风险单元与从所述布图数据解析模块输出的基本单元的配置数和伪单元的配置数，对从与缺陷风险单元中的且在原始设计布图数据中配置的配置数多的单元相对应的缺陷图案开始进行重要度排序，其中，所述配置数越多，所述重要度排序越高。

2.根据权利要求1所述的检测对象缺陷图案的优先级排序装置，其特征在于，根据所述重要度排序结果，将重要度较高的判定为检测优先级较高，从优先级较高的缺陷图案开始依次进行检测。

3.根据权利要求1所述的检测对象缺陷图案的优先级排序装置，其特征在于，还包括存储模块，与所述数据处理解析模块相连，用于存储所有的所述缺陷图案、所述缺陷风险单元和所述重要度。

4.根据权利要求1所述的检测对象缺陷图案的优先级排序装置，其特征在于，还包括修正警报模块，对于每一个构成所述缺陷风险单元的基本单元和伪单元，当其被配置在原始设计布局数据中的配置数达到预定的数量或者超过预定的数量时，所述修正警报模块报警。

5.一种检测对象缺陷图案的优先级排序方法，所述检测对象由至少一个基本单元或者至少一个伪单元组成；其特征在于，包括如下步骤：

接收检测对象设计时的原始设计布图数据的步骤；

接收所述原始设计布图数据，读取所述原始设计布图数据的对象层信息，所述对象层信息至少包括对象层构造和对象层布图坐标的步骤；

对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，提取所有基本单元的配置数，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，提取所有伪单元被配置在原始设计布图数据中的配置数，并记录所有基本单元和伪单元进行配置数的步骤；

从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案的缺陷坐标、对象层和缺陷种类的步骤；

根据从半导体检测装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有相应的缺陷图案影响，如果有，则标识所述基本单元为有缺陷图案影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定是否有每个所述伪单元位置区域是否有相应的缺陷图案影响，如果有，则标识所述伪单元为有缺陷图案影响的伪单元；并且将有缺陷图案影响的基本单元和伪单元判定为缺陷风险单元的步骤；以及

根据在上述步骤中确定的缺陷风险单元和基本单元的配置数量、伪单元的配置数量，从与缺陷风险单元中的、被配置在原始设计布图数据中的配置数多的单元相对应的缺陷图案开始进行重要度排序的步骤，其中，配置数越多，所述重要度排序越高。

6.根据权利要求5所述的检测对象缺陷图案的优先级排序方法，其特征在于，还包括根据所述重要度排序结果，将重要度较高的判定为检测优先级较高，从优先级较高的缺陷图案开始依次进行检测的步骤。

7.根据权利要求6所述的检测对象缺陷图案的优先级排序方法，其特征在于，还包括对于每一种构成所述缺陷风险单元的基本单元和伪单元，当其被配置在原始设计布图数据中的配置数达到预定的数量或者超过预定的数量时，输出报警的单元的修正报警的步骤。

8.一种计算机可读媒介，用于存储计算机可执行的检测对象缺陷图案的优先级排序程序，通过安装在计算机中运行，其特征在于，计算机执行下述程序：

接收检测对象设计时制作的原始设计布图数据；

接收所述原始设计布图数据，读取原始设计布图数据的对象层信息，所述对象层信息至少包括对象层构造和对象层布图坐标；

对于配置多个基本电路、特定功能的基本单元而设计的多层级构造的所述原始设计布图数据，提取所述多层级构造的所有基本单元的配置数，对于不具有层级构造的所述原始设计布图数据，提取重复布图图案组合，将重复图案组合构成为一个新的伪单元，提取所有伪单元被配置在原始设计布图数据中的配置数，并记录所有基本单元和伪单元进行配置数；

从检测对象的缺陷检测结果接收缺陷图案，读取所述缺陷图案的缺陷坐标、缺陷对象层和缺陷种类；

根据从半导体检测装置输出的缺陷图案，对于多层级构造的所述原始设计布图数据，依次判定每个所述基本单元位置区域是否有相应的缺陷图案影响，如果有，则标识所述基本单元为有缺陷信息影响的基本单元；对于不具有层级构造的所述原始设计布图数据，依次判定每个所述伪单元位置区域是否有所述相应的缺陷图案影响，如果有，则标识所述伪单元为有缺陷信息影响的伪单元；并且将有缺陷图案影响的基本单元和伪单元判定为缺陷风险单元；

根据在上述步骤中确定的缺陷风险单元和从原始设计布图数据中提取的基本单元的配置数和伪单元的配置数，从与缺陷风险单元中的被配置在原始设计布图数据中的配置数多的单元相对应的缺陷图案开始进行重要度排序，配置数越多，所述重要度排序越高。

9.根据权利要求8所述的计算机可读媒介，其特征在于，所述计算机执行的程序还包括：根据所述相应的缺陷图案影响检测重要度排序结果，将检测重要度较高的判定为优先级较高，从优先级较高的缺陷图案开始依次进行检测。

10.根据权利要求9所述的计算机可读媒介，其特征在于，所述计算机执行的程序还包括：对于每一种构成所述缺陷风险单元的基本单元和伪单元，当其被配置在原始设计布局数据中的配置数达到预定的数量或者超过预定的数量时，输出报警的修正报警。

Images