JP2006112837A - 試験装置、試験方法、電子デバイス、及びデバイス生産方法 - Google Patents

試験装置、試験方法、電子デバイス、及びデバイス生産方法 Download PDF

Info

Publication number
JP2006112837A
JP2006112837A JP2004298260A JP2004298260A JP2006112837A JP 2006112837 A JP2006112837 A JP 2006112837A JP 2004298260 A JP2004298260 A JP 2004298260A JP 2004298260 A JP2004298260 A JP 2004298260A JP 2006112837 A JP2006112837 A JP 2006112837A
Authority
JP
Japan
Prior art keywords
electronic device
power supply
current
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004298260A
Other languages
English (en)
Other versions
JP4846223B2 (ja
Inventor
Yasuo Furukawa
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004298260A priority Critical patent/JP4846223B2/ja
Priority to US11/006,868 priority patent/US7126367B2/en
Priority to PCT/JP2005/018710 priority patent/WO2006041064A1/ja
Priority to EP08075805A priority patent/EP2006698B1/en
Priority to KR1020077010422A priority patent/KR20070074615A/ko
Priority to EP05793127A priority patent/EP1818676B1/en
Priority to CN2005800335593A priority patent/CN101036063B/zh
Priority to DE602005023770T priority patent/DE602005023770D1/de
Priority to DE602005020197T priority patent/DE602005020197D1/de
Publication of JP2006112837A publication Critical patent/JP2006112837A/ja
Application granted granted Critical
Publication of JP4846223B2 publication Critical patent/JP4846223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08Locating faults in cables, transmission lines, or networks

Abstract

【課題】電子デバイスに含まれる電界効果トランジスタのサブスレッショルドリーク電流の変動を無くし、電子デバイスの電源電流を精度よく測定することのできる試験装置を提供する。
【解決手段】電界効果トランジスタを含む電子デバイスを試験する試験装置であって、電子デバイスを駆動する電力を供給する電源と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生部と、電界効果トランジスタのリーク電流を検出するリーク電流検出部と、リーク電流検出部が検出したリーク電流が所定の値となるように、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御部と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定部とを備える試験装置を提供する。
【選択図】図1

Description

本発明は、電界効果トランジスタが設けられた電子デバイスを試験する試験装置及び試験方法、並びに与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイス及びデバイス生産方法に関する。特に本発明は、試験時における電界効果トランジスタのリーク電流変動の影響を低減した試験装置及び試験方法に関する。
従来、半導体回路等の電子デバイスを試験する方法として、電子デバイスに供給される電源電流を測定し、電源電流の異常値を検出する方法が知られている。例えば、様々な試験パターンを電子デバイスに印加し、電子デバイスの様々な動作状態における電源電流を検出し、電源電流が所定の範囲に有るか否かによって、電子デバイスの良否を判定する。
関連する特許文献等は、現在認識していないため、その記載を省略する。
しかし近年、電子デバイスの微細化や、電子デバイスに含まれるCMOSの数の増大等により、電子デバイスにおけるリーク電流が増加している。リーク電流は、電子デバイス毎のバラツキや、温度変化等により変動する。特に、COMSにおけるいわゆるサブスレッショルドリーク電流は温度依存性が大きく、安定化させることが困難である。このため、従来の電源電流試験では、リーク電流の変動により電子デバイスに供給される電源電流が変動し、本来良品と判定するべき電子デバイスであっても不良と判定されてしまうという問題が生じてしまう。
また、このような課題に対し、電子デバイス内部に温度センサ及びヒータ等を設け、電子デバイスの温度を一定に制御する手法が知られている。しかし、このような制御では、高精度の制御を行うことができず、リーク電流の変動を十分に小さくすることができない。
このため本発明は、上述した課題を解決することのできる試験装置、試験方法、電子デバイス、及びデバイス生産方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、電界効果トランジスタが設けられた電子デバイスを試験する試験装置であって、電子デバイスを駆動する電力を供給する電源と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生部と、電界効果トランジスタのリーク電流を検出するリーク電流検出部と、リーク電流検出部が検出するリーク電流を所定の値に維持するように、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御部と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定部とを備える試験装置を提供する。
リーク電流検出部は、p型電界効果トランジスタのp型リーク電流と、n型電界効果トランジスタのn型リーク電流をそれぞれ測定し、電圧制御部は、サブストレートに印加する高電圧及び低電圧のうち、高電圧をp型リーク電流に基づいて制御し、低電圧をn型リーク電流に基づいて制御してよい。
電源電流測定部は、それぞれの試験パターンに対して測定した電源電流を、それぞれの電源電流の大きさ順に整列させ、整列させた電源電流が不連続となる場合に、電子デバイスを不良と判定してよい。
電源電流測定部は、整列させた電源電流を二階微分し、当該微分値のピークが所定値以上である場合に、電子デバイスを不良と判定してよい。また電源電流測定部は、整列させた電源電流において隣接する電源電流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、電子デバイスを不良と判定してもよい。
本発明の第2の形態においては、電界効果トランジスタが設けられた電子デバイスを試験する試験方法であって、電子デバイスを駆動する電力を供給する電源供給段階と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生段階と、電界効果トランジスタのリーク電流を検出するリーク電流検出段階と、リーク電流検出段階において検出されるリーク電流を所定の値に維持するように、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御段階と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定段階とを備える試験方法を提供する。
本発明の第3の形態においては、与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスであって、電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電流検出回路を備える電子デバイスを提供する。
リーク電流検出回路は、電界効果トランジスタと略同一の特性を有し、電界効果トランジスタと略同一の電源電圧が与えられ、ゲート端子とソース端子とが接続され、ドレイン電流を外部に出力するダミートランジスタを有してよい。リーク電流検出回路は、試験パターンが入力される入力ピンから独立して設けられてよい。
リーク電流検出回路は、n型の電界効果トランジスタのリーク電流と略同一の電流を外部に出力するn型のダミートランジスタと、p型の電界効果トランジスタのリーク電流と略同一の電流を外部に出力するp型のダミートランジスタとを有してよい。
電子デバイスは、外部の電源から電力を受け取る電源端子と、電界効果トランジスタが設けられたサブストレートに印加される電圧を受け取るサブストレート電圧端子とを独立に設けられてよい。
本発明の第4の形態においては、与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスを生産するデバイス生産方法であって、サブストレートを準備する準備段階と、電界効果トランジスタをサブストレートに形成する回路形成段階と、電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電流検出回路をサブストレートに形成する検出回路形成段階とを備えるデバイス生産方法を提供する。
本発明の第5の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを駆動する電力を供給する電源と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生部と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定部とを備え、パターン発生部は、所定の数の試験パターンを電子デバイスに供給する毎に、所定のパターンの基準試験パターンを発生して電子デバイスに供給し、電源電流測定部は、基準試験パターンが電子デバイスに供給される毎に、当該基準試験パターンに応じて電子デバイスに供給される静止時の電源電流が所定の値となるように、電源が電子デバイスに印加する電源電圧を制御する試験装置を提供する。パターン発生部は、試験パターンと基準試験パターンとを交互に発生して電子デバイスに供給してよい。
本発明の第6の形態においては、電子デバイスを試験する試験方法であって、電子デバイスを駆動する電力を供給する電源供給段階と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生段階と、パターン発生段階において、所定の数の試験パターンを電子デバイスに供給する毎に、所定のパターンの基準試験パターンを発生して電子デバイスに供給する基準試験パターン発生段階と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定段階と、それぞれの基準試験パターンが電子デバイスに供給される毎に、当該基準試験パターンに応じて電子デバイスに供給される電源電流を測定する基準電流測定段階と、静止時の電源電流が所定の値となるように、電源供給段階において電子デバイスに印加する電源電圧を制御する電源電圧制御段階とを備える試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、電界効果トランジスタが設けられた電子デバイス200を試験する装置であって、パターン発生部10、電源12、電源電流測定部14、第1電圧制御部16、第1リーク電流検出部18、第2リーク電流検出部20、及び第2電圧制御部22を備える。本例において電界効果トランジスタとは、MOS型の電界効果トランジスタを指す。
電源12は、電子デバイス200を駆動する電力を供給する。本例において電源12は、定電圧の電力を電子デバイス200に供給する。またパターン発生部10は、電子デバイス200に供給するべき複数の試験パターンを順次発生して供給する。つまりパターン発生部10は、異なる試験パターンを順次電子デバイス200に供給することにより、電子デバイス200において異なる動作状態を生じさせる。電源電流測定部14は、それぞれの試験パターンが印加される毎に、電源12から電子デバイス200に供給される電源電流を検出する。電源電流測定部14は、電子デバイス200の静止時の電源電流(IDDQ)を検出してよい。
第1リーク電流検出部18及び第2リーク電流検出部20は、電子デバイス200に含まれる電界効果トランジスタのリーク電流を検出する。本例において第1リーク電流検出部18は、電子デバイス200に含まれるp型電界効果トランジスタ単位数当たりのサブスレッショルドリーク電流を検出し、第2リーク電流検出部20は、電子デバイス200に含まれるn型電界効果トランジスタ単位数当たりのサブスレッショルドリーク電流を検出する。サブスレッショルドリーク電流とは、電界効果トランジスタのチャネル間に流れるリーク電流である。
また、第1電圧制御部16及び第2電圧制御部22は、第1リーク電流検出部18及び第2リーク電流検出部20が検出するリーク電流を所定の値に維持するように、電子デバイス200のサブストレートに印加するサブストレート電圧を制御する。つまり、リーク電流の変動に応じてサブストレート電圧を制御する。ここでサブストレートとは、電界効果トランジスタ等の半導体素子が形成される半導体基板を指す。
通常、電子デバイス200のサブストレートのn型基板に第1の電圧(高電圧)が印加され、p型領域(p−ウェル)に第1の電圧より低い第2の電圧(低電圧)が印加される。本例において第1電圧制御部16は、第1リーク電流検出部18が検出したリーク電流が一定となるように、電子デバイス200のサブストレートのn型基板に印加する第1の電圧を制御する。これにより、電子デバイス200が有するp型電界効果トランジスタのリーク電流を一定に制御する。
また第2電圧制御部22は、第2リーク電流検出部20が検出したリーク電流が一定となるように、電子デバイス200のサブストレートのp型領域に印加する第2の電圧を制御する。これにより、電子デバイス200が有するn型電界効果トランジスタのリーク電流を一定に制御する。
このような動作により、パターン発生部10が複数の試験パターンを電子デバイス200に入力する間、電子デバイス200に含まれる電界効果トランジスタのリーク電流を一定に制御する。そして、電源電流測定部14は、試験パターン毎に測定した電源電流の値に基づいて、電子デバイス200の良否を判定する。例えば、電源電流測定部14は、それぞれの試験パターンに対して測定した電源電流を、それぞれの電源電流の大きさ順に整列させて隣接する電源電流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、電子デバイス200を不良と判定する。
本例における試験装置100によれば、電子デバイス200に含まれる電界効果トランジスタのサブスレッショルドリーク電流の変動を無くし、電子デバイス200の良否を精度よく判定することができる。
図2は、電子デバイス200の構成の一例を示す図である。電子デバイス200は、与えられる試験パターンに応じて動作する被試験回路部202、p型のダミートランジスタ208、n型のダミートランジスタ210、電源端子(220、222)、サブストレート電圧端子(212、216)、及びリーク電流検出端子(214、218)を備える。
電源端子220には、電源電流測定部14を介して電源12から電源電圧VDDが印加される。また電源端子222には、電源電圧VSSが印加される。本例において電源端子222は接地される。
またサブストレート電圧端子(212、216)は、電源端子(220、222)と独立に設けられる。サブストレート電圧端子212には、第1電圧制御部16が出力する電圧(VBBP)が印加され、サブストレート電圧端子216には、第2電圧制御部22が出力する電圧(VBBN)が印加される。このように、電源端子とサブストレート端子とを独立に設けることにより、電子デバイス200のサブストレート電圧を制御することができる。
被試験回路部202は、電源線(VDD)、電源線(VSS)との間に設けられ、電源電力が供給される。電源線(VDD)には、電源端子220を介して電源電圧VDDが印加される。また電源線(VSS)は、電源線(VDD)より低い電圧が印加される。本例において電源線(VSS)は電源端子222を介して接地される。また被試験回路部202には、複数のp型電界効果トランジスタ204、及び複数のn型電界効果トランジスタ206が設けられる。それぞれの電界効果トランジスタ(204、206)のゲート端子には、電子デバイス200に与えられる試験パターンに応じた信号が与えられ、動作状態に応じて電源電流を消費する。
p型のダミートランジスタ208は、電子デバイス200に設けられたp型電界効果トランジスタ204と略同一の特性を有するように形成され、p型電界効果トランジスタ204と略同一の電源電圧が印加される。本例においては、p型のダミートランジスタ208のソース端子に電源電圧VDDが印加される。
n型のダミートランジスタ210は、電子デバイス200に設けられたn型電界効果トランジスタ206と略同一の特性を有するように形成され、n型電界効果トランジスタ206と略同一の電源電圧が印加される。本例においては、n型のダミートランジスタ210のソース端子に電源電圧VSSが印加される。
それぞれのダミートランジスタ(208、210)は、ゲート端子とソース端子とが短絡され、ドレイン電流を外部に出力する。p型のダミートランジスタ208は、リーク電流検出端子214を介して、第1リーク電流検出部18にドレイン電流を出力する。またn型のダミートランジスタ210は、リーク電流検出端子218を介して、第2リーク電流検出部20にドレイン電流を出力する。また、それぞれのダミートランジスタ(208、210)は、試験パターンが入力される入力ピン(図示せず)から独立して設けられる。
ダミートランジスタ(208、210)と電界効果トランジスタ(204、206)とは、それぞれ略同一の特性を有し、略同一の電源電圧及びサブストレート電圧が印加されるため、ダミートランジスタ(208、210)が出力するドレイン電流は、対応する電界効果トランジスタ(204、206)におけるリーク電流と略等しい。つまり、それぞれのダミートランジスタ(208、210)は、本発明におけるリーク電流検出回路として機能する。
このような構成により、試験装置100は、電子デバイス200に設けられた電界効果トランジスタ単位数当たりのリーク電流の大きさを検出することができる。そして試験装置100は、当該リーク電流に基づいて電子デバイス200のサブストレート電圧を制御することにより、電子デバイス200に含まれる電界効果トランジスタにおけるリーク電流を一定に保つことができる。このため、試験装置100は、上述した制御を行いながら順次試験パターンを供給し、電源電流を測定することにより、精度よく電源電流を検出することができる。
また、本例において電子デバイス200は、一対のダミートランジスタ(208、210)を有していたが、他の例においては電子デバイス200は、複数対のダミートランジスタ(208、210)を有していてもよい。例えばダミートランジスタ(208、210)を、サブストレートに略均一に分布するように設けてよい。この場合、第1リーク電流検出部18及び第2リーク電流検出部20は、複数のダミートランジスタ(208、210)が出力する電流の平均値を算出してよい。
また、電子デバイス200は、電子デバイス200のサブストレートを準備する準備段階と、電界効果トランジスタ(204、206)をサブストレートに形成する回路形成段階と、電界効果トランジスタ(204、206)のリーク電流と略同一の電流を外部に出力するダミートランジスタ(208、210)をサブストレートに形成する検出回路形成段階とを備えるデバイス生産方法によって生産される。デバイス生産方法は、前述した電源端子(220、222)、サブストレート電圧端子(212、216)、及びリーク電流検出端子(214、218)を形成する段階を更に備えてよい。
図3は、電子デバイス200に供給する試験パターン毎に測定される電源電流値の一例を示す図である。図3において横軸は、電子デバイス200に供給された試験パターンを示し、縦軸は測定した電源電流の値を示す。
図3(a)は、順次供給される試験パターン毎の電源電流値を示す。図3(a)に示すように、電源電流測定部14は、それぞれの試験パターン毎に、電子デバイス200の動作状態に応じた電源電流が測定する。このとき、試験パターン発生部10は、試験パターン毎に、電子デバイス200に含まれる複数の電界効果トランジスタのうち、ON状態となる電界効果トランジスタの数が順次変化するように、複数の試験パターンを生成する。例えば試験パターン発生部10は、ON状態となる電界効果トランジスタの数が、予め定められた単位数ずつ増加するように、それぞれの試験パターンを生成する。図3(a)において横軸は、例えば電子デバイス200に供給された順序で配列された試験パターンを示す。そして電源電流測定部14は、測定した電源電流を小さい順に整列させる。
図3(b)は、測定した電源電流値を値の小さい順に整列させたものを示す。ON状態となる電界効果トランジスタの数が、試験パターン毎にそれぞれ単位数ずつ異なる場合、整列させた電源電流の測定値は直線で近似される。しかし、電子デバイス200が故障している場合、整列させた電源電流の測定値は、図3(b)に示すように不連続な値となる。電源電流測定部14は、整列させた電源電流の測定値において不連続な箇所を検出し、電子デバイス200の故障を検出する。例えば電源電流測定部14は、整列させた電源電流の波形を二階微分し、当該微分値のピークを検出することにより、不連続な箇所を検出する。
図4は、整列させた電源電流の波形を二階微分した結果の一例を示す図である。図4に示すように、図3において電源電流の測定値が不連続となる箇所で、二階微分値のピークが現れる。電源電流測定部14は、これらのピークの値が予め定められた基準値以上である場合に、電子デバイス200が故障していると判定してよい。
また、多数の試験パターンに対する電源電流の測定は長時間を要するため、測定時間を短縮するため、電源電流測定部14は、より少数の試験パターンに対する電源電流を測定し、これらの電源電流の測定値に基づいて電子デバイス200の良否を判定してもよい。
この場合、電源電流測定部14は、整列させた電源電流の測定値を、例えば最小二乗法等により直線で近似する。そして、近似した直線と、電源電流の測定値との一致度が所定の値より大きい場合に、電子デバイス200を良品と判定してよい。近似した直線と電源電流の測定値との一致度が所定の値以下である場合、電源電流測定部14は、整列させた電源電流の測定値を分割し、分割したそれぞれの領域において、電源電流の測定値を直線に近似してよい。
そして、電源電流測定部14は、分割したそれぞれの領域において、近似した直線と電源電流との測定値との一致度を算出してよい。また電源電流測定部14は、分割したそれぞれの領域において近似した直線の傾きを比較し、傾きの差が所定値以上である場合に、電子デバイス200に故障があると判定してもよい。
図5は、本発明の実施形態に係る、電子デバイス200を試験する試験方法の一例を示すフローチャートである。当該試験方法は、図1から図4において説明した方法と同様の方法で、電子デバイス200を試験してよい。
まず、電源供給段階において、電子デバイス200を駆動するための電力を供給する。そして、パターン発生段階S300において、電子デバイス200に供給するべき試験パターンを発生して供給する。
また、リーク電流測定段階S302において、電子デバイス200に含まれる電界効果トランジスタのリーク電流を検出する。次に、電圧制御段階S304において、リーク電流が所定の値となるように、電界効果トランジスタが設けられた電子デバイス200のサブストレートに印加する電圧を制御する。S302及びS304の処理は、試験中に常時行うことが好ましい。
そして、リーク電流を所定の値に保った状態で、電源電流測定段階S306において、電子デバイス200に入力される電源電流を測定する。電源電流を測定した後、電子デバイス200に印加するべき試験パターンの全てについて測定が終了したかを判定し、未測定の試験パターンがある場合、次の試験パターンをS300において生成し、S300〜S306の処理を繰り返す。
全ての試験パターンについて測定が終了した場合、整列段階S310において、電源電流の測定値を図3(b)において説明したように整列させる。そして、ピーク検出段階S312において、図4において説明したように、整列させた電源電流の測定結果を二階微分し、微分値のピークを検出する。次に、判定段階S314において、微分値のピークに基づいて電子デバイス200の故障を検出する。
図6は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、パターン発生部10、電源12、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20を備える。
本例におけるパターン発生部10、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20は、図1に関連して説明したパターン発生部10、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20と同一の機能を有する。
電源12は、電子デバイス200を駆動するための電力を供給する。本例における電源12は、第1リーク電流検出部18及び第2リーク電流検出部20が検出したリーク電流を所定の値に保つように、電子デバイス200に印加する電源電圧値を制御する。このような構成によっても、電子デバイス200に含まれる電界効果トランジスタにおけるリーク電流の影響を低減し、精度よく電源電流を測定することができる。
図7は、試験装置100の構成の他の例を示す図である。試験装置100は、パターン発生部10、電源12、及び電源電流測定部14を備える。電源12は、図1に関連して説明した電源12と同様に、電子デバイス200を駆動する電力を供給する。
パターン発生部10は、図1に関連して説明したパターン発生部10と同様に、電子デバイス200に供給するべき複数の試験パターンを順次発生して供給する。またパターン発生部10は、所定の数の試験パターンを電子デバイス200に供給する毎に、所定のパターンの基準試験パターンを生成して電子デバイス200に供給する。このとき、パターン発生部10は、基準試験パターンを電子デバイス200に供給した旨を通知することが好ましい。また基準試験パターンとは、電子デバイス200の各素子の状態を初期状態とするためのリセットパターンであってよい。
電源電流測定部14は、電子デバイス200に入力される電源電流を、それぞれの試験パターンが印加される毎に測定する。また、電源電流測定部14は、基準試験パターンが電子デバイス200に供給された場合に、電子デバイス200に入力される電源電流も測定する。
そして電源電流測定部14は、基準試験パターンに応じて電子デバイス200に供給される電源電流が所定の値となるように、電源12が電子デバイス200に供給する電源電圧を制御する。例えば、電子デバイス200に供給された最初の基準試験パターンに応じた電源電流を基準値として、基準試験パターンが電子デバイス200に供給される毎に、電源電流が当該基準値に一致するように、電源電圧を制御する。電源電流測定部14は、パターン発生部10から、基準試験パターンを電子デバイス200に供給した旨の通知を受け取る毎に、測定した電源電流に基づいて電源電圧を制御してよい。
このような動作により、基準試験パターンを所定の期間毎に電子デバイス200に印加し、電子デバイス200の動作状態を所定の状態にしたときの電源電流を測定することにより、温度変化等の外部要因により生じるリーク電流の変動を検出することができる。そして、当該電源電流が所定値となるように電源電圧を制御することにより、外部要因により生じるリーク電流を一定値に制御することができる。
このような制御を行った状態、つまり電源12が、電源電流測定部14によって制御された電源電圧を維持した状態で、パターン発生部10は、電子デバイス200に試験パターンを入力し、電源電流測定部14は、当該試験パターンに応じて電子デバイス200に供給される電源電流を測定する。これにより、外部要因により生じるリーク電流の変動の影響を除去した電源電流を測定することができる。
そして、電源電流測定部14は、それぞれの試験パターンに応じて測定した電源電流に基づいて、電子デバイス200の良否を判定する。電子デバイス200の良否の判定方法は、図1に関連して説明した電源電流測定部14と同一である。本例における試験装置100によっても、外部要因により生じるリーク電流の変動の影響を除去し、精度よく電子デバイス200の良否を判定することができる。
またパターン発生部10は、通常の試験パターンと、基準試験パターンとを交互に生成して電子デバイス200に供給してよい。この場合、それぞれの試験パターンに対応する電源電流を測定する毎に、リーク電流の変動を除去するため、より精度よく測定を行うことができる。
図8は、電子デバイス200を試験する試験方法の他の例を示すフローチャートである。当該試験方法は、図8において説明した方法と同様の方法で、電子デバイス200を試験してよい。
まず、電源供給段階S400において、電子デバイス200を駆動する電力を供給する。次に、温度制御段階S402において、電子デバイス200の温度を定常状態に上昇させる。例えば、パターン発生部10が適当な試験パターンを電子デバイス200に繰り返し入力することにより、電子デバイス200の温度を上昇させる。
次に、基準試験パターン発生段階S404において、所定のパターンの基準試験パターンを発生する。そして、基準電流測定・電源電圧制御段階S406において、基準試験パターンが電子デバイス200に供給された場合の電源電流を測定する。またS406において、測定した電源電流が所定値となるように、S400において生成する電源電圧を制御する。
次に、パターン発生・電源電流測定段階S408において、電子デバイス200に供給するべき試験パターンを印加し、そのときの電源電流を測定する。そして、全ての印加するべき試験パターンに対して電源電流を測定していない場合には、S404〜S408の処理を繰り返し、全ての試験パターンに対して電源電流を測定した場合には、測定した電源電流に基づいて電子デバイス200の良否を判定する(S412)。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、電子デバイス200に含まれる電界効果トランジスタのサブスレッショルドリーク電流の変動を無くし、電子デバイス200の電源電流を精度よく測定することができる。このため、電子デバイス200を精度よく試験することができる。
本発明の実施形態に係る試験装置100の構成の一例を示す図である。 電子デバイス200の構成の一例を示す図である。 電子デバイス200に供給する試験パターン毎に測定される電源電流値の一例を示す図である。図3(a)は、順次供給される試験パターン毎の電源電流値を示し、図3(b)は、測定した電源電流値を値の小さい順に整列させたものを示す。 整列させた電源電流の波形を二階微分した結果の一例を示す図である。 本発明の実施形態に係る、電子デバイス200を試験する試験方法の一例を示すフローチャートである。 試験装置100の構成の他の例を示す図である。 試験装置100の構成の他の例を示す図である。 試験方法の他の例を示すフローチャートである。
符号の説明
10・・・パターン発生部、12・・・電源、14・・・電源電流測定部、16・・・第1電圧制御部、18・・・第1リーク電流検出部、20・・・第2リーク電流検出部、22・・・第2電圧制御部、100・・・試験装置、200・・・電子デバイス、202・・・被試験回路部、204・・・p型電界効果トランジスタ、206・・・n型電界効果トランジスタ、208・・・p型ダミートランジスタ、210・・・n型ダミートランジスタ、212・・・サブストレート電圧端子、214・・・リーク電流検出端子、216・・・サブストレート電圧端子、218・・・リーク電流検出端子、220、222・・・電源端子

Claims (18)

  1. 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスを試験する試験装置であって、
    前記電子デバイスを駆動する電力を供給する電源と、
    前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給するパターン発生部と、
    前記電界効果トランジスタのリーク電流を検出するリーク電流検出部と、
    前記リーク電流検出部が検出する前記リーク電流を所定の値に維持するように、前記電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御部と、
    前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加される毎に測定し、測定した前記電源電流に基づいて前記電子デバイスの良否を判定する電源電流測定部と
    を備える試験装置。
  2. 前記リーク電流検出部は、p型の前記電界効果トランジスタのp型リーク電流と、n型の前記電界効果トランジスタのn型リーク電流をそれぞれ測定し、
    前記電圧制御部は、前記サブストレートに印加する高電圧及び低電圧のうち、前記高電圧を前記p型リーク電流に基づいて制御し、前記低電圧を前記n型リーク電流に基づいて制御する
    請求項1に記載の試験装置。
  3. 前記電源電流測定部は、それぞれの前記試験パターンに対して測定した前記電源電流を、それぞれの前記電源電流の大きさ順に整列させ、整列させた前記電源電流が不連続となる場合に、前記電子デバイスを不良と判定する
    請求項1に記載の試験装置。
  4. 前記電源電流測定部は、整列させた前記電源電流を二階微分し、当該微分値のピークが所定値以上である場合に、前記電子デバイスを不良と判定する
    請求項3に記載の試験装置。
  5. 前記電源電流測定部は、整列させた前記電源電流において隣接する前記電源電流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、前記電子デバイスを不良と判定する
    請求項3に記載の試験装置。
  6. 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスを試験する試験方法であって、
    前記電子デバイスを駆動する電力を供給する電源供給段階と、
    前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給するパターン発生段階と、
    前記電界効果トランジスタのリーク電流を検出するリーク電流検出段階と、
    前記リーク電流検出段階において検出される前記リーク電流を所定の値に維持するように、前記電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御段階と、
    前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加される毎に測定し、測定した前記電源電流に基づいて前記電子デバイスの良否を判定する電源電流測定段階と
    を備える試験方法。
  7. 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスであって、
    前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電流検出回路を備える
    電子デバイス。
  8. 前記リーク電流検出回路は、前記電界効果トランジスタと略同一の特性を有し、前記電界効果トランジスタと略同一の電源電圧が与えられ、ゲート端子とソース端子とが接続され、ドレイン電流を外部に出力するダミートランジスタを有する
    請求項7に記載の電子デバイス。
  9. 前記リーク電流検出回路は、前記試験パターンが入力される入力ピンから独立して設けられる
    請求項8に記載の電子デバイス。
  10. 前記リーク電流検出回路は、n型の前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するn型の前記ダミートランジスタと、p型の前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するp型の前記ダミートランジスタとを有する
    請求項8に記載の電子デバイス。
  11. 前記電子デバイスは、
    外部の電源から電力を受け取る電源端子と、
    前記電源端子から独立に設けられ、前記電界効果トランジスタが設けられたサブストレートに印加される電圧を受け取るサブストレート電圧端子と
    を更に備える
    請求項7に記載の電子デバイス。
  12. 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子デバイスを生産するデバイス生産方法であって、
    サブストレートを準備する準備段階と、
    前記電界効果トランジスタを前記サブストレートに形成する回路形成段階と、
    前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電流検出回路を前記サブストレートに形成する検出回路形成段階と
    を備えるデバイス生産方法。
  13. 電子デバイスを試験する試験装置であって、
    前記電子デバイスを駆動する電力を供給する電源と、
    前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給するパターン発生部と、
    前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加される毎に測定し、測定した前記電源電流に基づいて前記電子デバイスの良否を判定する電源電流測定部と
    を備え、
    前記パターン発生部は、所定の数の前記試験パターンを前記電子デバイスに供給する毎に、所定のパターンの基準試験パターンを発生して前記電子デバイスに供給し、
    前記電源電流測定部は、前記基準試験パターンが前記電子デバイスに供給される毎に、当該基準試験パターンに応じて前記電子デバイスに供給される静止時の前記電源電流が所定の値となるように、前記電源が前記電子デバイスに印加する電源電圧を制御する
    試験装置。
  14. 前記パターン発生部は、前記試験パターンと前記基準試験パターンとを交互に発生して前記電子デバイスに供給する
    請求項13に記載の試験装置。
  15. 前記電源電流測定部は、それぞれの前記試験パターンに対して測定した前記電源電流を、それぞれの前記電源電流の大きさ順に整列させ、整列させた前記電源電流が不連続となる場合に、前記電子デバイスを不良と判定する
    請求項13に記載の試験装置。
  16. 前記電源電流測定部は、整列させた前記電源電流を二階微分し、当該微分値のピークが所定値以上である場合に、前記電子デバイスを不良と判定する
    請求項15に記載の試験装置。
  17. 前記電源電流測定部は、整列させた前記電源電流において隣接する前記電源電流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、前記電子デバイスを不良と判定する
    請求項15に記載の試験装置。
  18. 電子デバイスを試験する試験方法であって、
    前記電子デバイスを駆動する電力を供給する電源供給段階と、
    前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給するパターン発生段階と、
    前記パターン発生段階において、所定の数の前記試験パターンを前記電子デバイスに供給する毎に、所定のパターンの基準試験パターンを発生して前記電子デバイスに供給する基準試験パターン発生段階と、
    前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加される毎に測定し、測定した前記電源電流に基づいて前記電子デバイスの良否を判定する電源電流測定段階と、
    それぞれの前記基準試験パターンが前記電子デバイスに供給される毎に、当該基準試験パターンに応じて前記電子デバイスに供給される電源電流を測定する基準電流測定段階と、
    前記基準電流測定段階において測定した静止時の前記電源電流が所定の値となるように、前記電源供給段階において前記電子デバイスに印加する電源電圧を制御する電源電圧制御段階と
    を備える試験方法。
JP2004298260A 2004-10-12 2004-10-12 試験装置および試験方法 Active JP4846223B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004298260A JP4846223B2 (ja) 2004-10-12 2004-10-12 試験装置および試験方法
US11/006,868 US7126367B2 (en) 2004-10-12 2004-12-08 Test apparatus, test method, electronic device, and electronic device manufacturing method
EP08075805A EP2006698B1 (en) 2004-10-12 2005-10-11 Test apparatus and test method
KR1020077010422A KR20070074615A (ko) 2004-10-12 2005-10-11 시험장치, 시험방법, 전자 디바이스, 및 디바이스 생산방법
PCT/JP2005/018710 WO2006041064A1 (ja) 2004-10-12 2005-10-11 試験装置、試験方法、電子デバイス、及びデバイス生産方法
EP05793127A EP1818676B1 (en) 2004-10-12 2005-10-11 Test apparatus and test method
CN2005800335593A CN101036063B (zh) 2004-10-12 2005-10-11 检测带有场效应晶体管的电子设备的测试方法与测试装置
DE602005023770T DE602005023770D1 (de) 2004-10-12 2005-10-11 Testeinrichtung und testverfahren
DE602005020197T DE602005020197D1 (de) 2004-10-12 2005-10-11 Testgerät und Testverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298260A JP4846223B2 (ja) 2004-10-12 2004-10-12 試験装置および試験方法

Publications (2)

Publication Number Publication Date
JP2006112837A true JP2006112837A (ja) 2006-04-27
JP4846223B2 JP4846223B2 (ja) 2011-12-28

Family

ID=36144624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298260A Active JP4846223B2 (ja) 2004-10-12 2004-10-12 試験装置および試験方法

Country Status (7)

Country Link
US (1) US7126367B2 (ja)
EP (2) EP1818676B1 (ja)
JP (1) JP4846223B2 (ja)
KR (1) KR20070074615A (ja)
CN (1) CN101036063B (ja)
DE (2) DE602005020197D1 (ja)
WO (1) WO2006041064A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129625A1 (ja) * 2007-04-10 2008-10-30 Fujitsu Microelectronics Limited リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP2010066266A (ja) * 2008-09-12 2010-03-25 Advantest Corp 測定装置、試験システム、および測定方法
CN103064007A (zh) * 2012-12-27 2013-04-24 东信和平科技股份有限公司 一种智能卡的极限测试装置及测试方法
KR20230067397A (ko) * 2021-11-09 2023-05-16 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051227A (zh) * 2006-04-07 2007-10-10 鸿富锦精密工业(深圳)有限公司 电源系统及控制方法
US20080042681A1 (en) * 2006-08-11 2008-02-21 Infineon Technologies Ag Integrated circuit device with current measurement
US7797596B2 (en) 2007-09-26 2010-09-14 Oracle America, Inc. Method for monitoring and adjusting circuit performance
US7859288B2 (en) 2008-09-12 2010-12-28 Advantest Corporation Test apparatus and test method for testing a device based on quiescent current
JP2010153559A (ja) * 2008-12-25 2010-07-08 Panasonic Corp 半導体集積回路装置
CN102028366B (zh) * 2009-09-30 2012-11-07 明门香港股份有限公司 儿童座椅
CN103323764B (zh) * 2013-06-28 2015-09-23 北京大学 一种硅pin半导体探测器漏电流检测仪及其检测方法
CN104569776B (zh) * 2014-12-18 2017-12-01 复旦大学 一种测量有多层发光层的oled器件中电子有效迁移率的方法
CN105717409B (zh) * 2016-01-20 2018-07-31 广东欧珀移动通信有限公司 电子设备的漏电检测方法及系统
CN108254669B (zh) * 2016-12-29 2020-12-25 瑞昱半导体股份有限公司 集成电路测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249161A (ja) * 2000-01-18 2001-09-14 Stmicroelectronics Srl 集積回路試験方法
JP2002107418A (ja) * 2000-09-28 2002-04-10 Hitachi Ltd 半導体装置の製造方法
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
JP2004170126A (ja) * 2002-11-18 2004-06-17 Matsushita Electric Ind Co Ltd ノード論理固定回路およびiddq試験方法
JP2004257815A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法および半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967520D1 (en) * 1979-12-28 1985-10-31 Int Rectifier Corp Field effect transistor circuit configuration
JPS5788594A (en) * 1980-11-19 1982-06-02 Fujitsu Ltd Semiconductor circuit
US6753719B2 (en) * 2002-08-26 2004-06-22 Motorola, Inc. System and circuit for controlling well biasing and method thereof
JP2004227710A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体記憶装置
DE60320314T2 (de) * 2003-02-20 2009-06-25 International Business Machines Corp. Testverfahren für integrierte schaltungen mit verwendung modifikation von well-spannungen
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249161A (ja) * 2000-01-18 2001-09-14 Stmicroelectronics Srl 集積回路試験方法
JP2002107418A (ja) * 2000-09-28 2002-04-10 Hitachi Ltd 半導体装置の製造方法
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
JP2004170126A (ja) * 2002-11-18 2004-06-17 Matsushita Electric Ind Co Ltd ノード論理固定回路およびiddq試験方法
JP2004257815A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法および半導体集積回路装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129625A1 (ja) * 2007-04-10 2008-10-30 Fujitsu Microelectronics Limited リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
US8174282B2 (en) 2007-04-10 2012-05-08 Fujitsu Semiconductor Limited Leak current detection circuit, body bias control circuit, semiconductor device, and semiconductor device testing method
JP5170086B2 (ja) * 2007-04-10 2013-03-27 富士通セミコンダクター株式会社 リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP2010066266A (ja) * 2008-09-12 2010-03-25 Advantest Corp 測定装置、試験システム、および測定方法
CN103064007A (zh) * 2012-12-27 2013-04-24 东信和平科技股份有限公司 一种智能卡的极限测试装置及测试方法
KR20230067397A (ko) * 2021-11-09 2023-05-16 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치
KR102610205B1 (ko) 2021-11-09 2023-12-06 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치

Also Published As

Publication number Publication date
KR20070074615A (ko) 2007-07-12
CN101036063A (zh) 2007-09-12
CN101036063B (zh) 2011-01-12
US7126367B2 (en) 2006-10-24
EP1818676A1 (en) 2007-08-15
JP4846223B2 (ja) 2011-12-28
DE602005020197D1 (de) 2010-05-06
EP1818676A4 (en) 2008-07-23
US20060076970A1 (en) 2006-04-13
EP2006698A1 (en) 2008-12-24
EP2006698B1 (en) 2010-03-24
EP1818676B1 (en) 2010-09-22
DE602005023770D1 (de) 2010-11-04
WO2006041064A1 (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP4630122B2 (ja) 試験装置、及び試験方法
WO2006041064A1 (ja) 試験装置、試験方法、電子デバイス、及びデバイス生産方法
US7802160B2 (en) Test apparatus and calibration method
JP4925630B2 (ja) 試験装置および試験方法
US7979218B2 (en) Test apparatus, test method and computer readable medium
JP2007205792A (ja) 試験装置及び試験方法
EP0866980B1 (en) Method for inspecting an integrated circuit
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JP2005140759A (ja) 半導体集積回路及び半導体集積回路の故障検出方法
JPH11142471A (ja) バーンイン試験方法及びバーンイン試験装置
JP4043743B2 (ja) 半導体試験装置
JP2000258490A (ja) デバイステストシステム
JP3598643B2 (ja) 半導体集積回路測定装置および半導体集積回路装置
JP2003043099A (ja) 半導体試験方法および半導体装置
JP2011027578A (ja) 回路基板検査方法および回路基板検査装置
JP2003248029A (ja) 半導体装置の試験方法
JP2008157881A (ja) タイミング検査装置
JP2002014140A (ja) 動作周波数測定装置および画像形成装置
JPH11133101A (ja) 静止電源電流テスト回路
JP2006105841A (ja) 半導体装置の製造方法
JPH0980114A (ja) Icテスタの電流測定装置
JPH0511016A (ja) 集積回路検査装置
JP2005098925A (ja) 半導体装置の故障検出方法および故障検出装置
JP2002350517A (ja) 半導体集積回路試験装置
JP2006120271A (ja) 半導体試験装置及びその方法並びに半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250