JPH0511016A - 集積回路検査装置 - Google Patents
集積回路検査装置Info
- Publication number
- JPH0511016A JPH0511016A JP3164372A JP16437291A JPH0511016A JP H0511016 A JPH0511016 A JP H0511016A JP 3164372 A JP3164372 A JP 3164372A JP 16437291 A JP16437291 A JP 16437291A JP H0511016 A JPH0511016 A JP H0511016A
- Authority
- JP
- Japan
- Prior art keywords
- time
- integrated circuit
- state
- measuring
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路のしきい値検査回数を減少し、検査
時間を短縮する。 【構成】 テスト用信号発生部２はテスト信号を被検査
集積回路である半導体集積回路（以下、ＩＣと記す）６
に出力し、ＩＣ６はテスト信号に対応して出力信号を出
力する。制御部５は、テスト信号が入力されてからＩＣ
６が出力信号を出力するまでの遅延時間を測定する。制
御部５は、その遅延時間を記憶し、次回検査時の初期値
とする。
時間を短縮する。 【構成】 テスト用信号発生部２はテスト信号を被検査
集積回路である半導体集積回路（以下、ＩＣと記す）６
に出力し、ＩＣ６はテスト信号に対応して出力信号を出
力する。制御部５は、テスト信号が入力されてからＩＣ
６が出力信号を出力するまでの遅延時間を測定する。制
御部５は、その遅延時間を記憶し、次回検査時の初期値
とする。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の特性値を検
査して良否を判定する集積回路検査装置に関する。
査して良否を判定する集積回路検査装置に関する。
【０００２】
【従来の技術】通常、半導体集積回路（以下、ＩＣと記
す）に対しては、ＩＣの特性値を測定する検査が行われ
る。特性値とは、入力信号に応じて出力信号が出力され
るまでの遅延時間や、ローレベルからハイレベルまたは
ハイレベルからローレベルへの反転レベル境界領域や、
信号を出力するために必要な出力信号の保持時間などで
ある。
す）に対しては、ＩＣの特性値を測定する検査が行われ
る。特性値とは、入力信号に応じて出力信号が出力され
るまでの遅延時間や、ローレベルからハイレベルまたは
ハイレベルからローレベルへの反転レベル境界領域や、
信号を出力するために必要な出力信号の保持時間などで
ある。
【０００３】特性値の測定を行うためには、テスト用信
号の入力値を順次変化させてＩＣの応答を検知する方法
が採用されている。
号の入力値を順次変化させてＩＣの応答を検知する方法
が採用されている。
【０００４】テスト用信号の入力値を変化させる方法と
しては、バイナリリサーチ法や一定値ずつ増加または減
少させる方法などがある。これらのいずれの方法におい
ても、入力値の初期値はＩＣの応答が確認できるように
特性値の許容範囲外の値に設定される。
しては、バイナリリサーチ法や一定値ずつ増加または減
少させる方法などがある。これらのいずれの方法におい
ても、入力値の初期値はＩＣの応答が確認できるように
特性値の許容範囲外の値に設定される。
【０００５】
【発明が解決しようとする課題】図３は、被検査ＩＣが
図２に示す反転回路である場合の遅延時間を測定する際
のＩＣの一般的な動作を示している。ハイレベルである
入力信号は、予め定める時間Ｔ１後にローレベルに反転
している。
図２に示す反転回路である場合の遅延時間を測定する際
のＩＣの一般的な動作を示している。ハイレベルである
入力信号は、予め定める時間Ｔ１後にローレベルに反転
している。
【０００６】被検査ＩＣは、前述のように反転回路であ
るため、初期出力信号はローレベルである。入力信号が
ローレベルに反転すると、出力信号は遅延時間ΔＴ経過
後にハイレベルに反転する。１回のテストに要する計測
時間Ｔｓｔは、数１に示されるように、予め定める時間
Ｔ１と遅延時間ΔＴとの和で表される。
るため、初期出力信号はローレベルである。入力信号が
ローレベルに反転すると、出力信号は遅延時間ΔＴ経過
後にハイレベルに反転する。１回のテストに要する計測
時間Ｔｓｔは、数１に示されるように、予め定める時間
Ｔ１と遅延時間ΔＴとの和で表される。
【０００７】
【数１】Ｔｓｔ＝Ｔ１＋ΔＴ
遅延時間ΔＴの許容範囲は、数２に示されるように、最
小遅延時間ΔＴＬから最大遅延時間ΔＴＨまでである。
小遅延時間ΔＴＬから最大遅延時間ΔＴＨまでである。
【０００８】
【数２】ΔＴＬ≦ΔＴ≦ΔＴＨ
図６は、従来例の検査処理を説明するフローチャートの
１例である。ステップｃ１では、出力信号反転計測時間
Ｔｓｔを、入力信号が入力されるまでの予め定める時間
Ｔ１と最小遅延時間ΔＴＬとの和と定義し、ステップｃ
２では、計測時間Ｔｓｔで出力信号がハイレベルである
か否かが判断され、ハイレベルでないときにはステップ
ｃ３で計測時間Ｔｓｔに予め定める時間ｔを加え、ステ
ップｃ２に戻り、ステップｃ２でハイレベルであると判
断されたときには、ステップｃ４に進む。
１例である。ステップｃ１では、出力信号反転計測時間
Ｔｓｔを、入力信号が入力されるまでの予め定める時間
Ｔ１と最小遅延時間ΔＴＬとの和と定義し、ステップｃ
２では、計測時間Ｔｓｔで出力信号がハイレベルである
か否かが判断され、ハイレベルでないときにはステップ
ｃ３で計測時間Ｔｓｔに予め定める時間ｔを加え、ステ
ップｃ２に戻り、ステップｃ２でハイレベルであると判
断されたときには、ステップｃ４に進む。
【０００９】ステップｃ４では、計測時間Ｔｓｔが入力
時間Ｔ１と最大遅延時間ΔＴＨとの和よりも大きいか否
かが判断され、大きくない場合にはステップｃ５に進
み、大きい場合にはステップｃ６で不良処理を行った後
に、ステップｃ５に進む。
時間Ｔ１と最大遅延時間ΔＴＨとの和よりも大きいか否
かが判断され、大きくない場合にはステップｃ５に進
み、大きい場合にはステップｃ６で不良処理を行った後
に、ステップｃ５に進む。
【００１０】ステップｃ５では、最終デバイスか否かが
判断され、最終デバイスでない場合にはステップｃ１に
戻り、最終デバイスであるときには計測操作を終了す
る。
判断され、最終デバイスでない場合にはステップｃ１に
戻り、最終デバイスであるときには計測操作を終了す
る。
【００１１】数２に示される許容範囲は、全ロット内で
の許容範囲であり、任意のロットにおける遅延時間ΔＴ
のばらつきの範囲は、許容範囲よりも狭い。任意のロッ
ト内における最小遅延時間ΔＴＬ１と最大遅延時間ΔＴ
Ｈ１とは、数３に示されるように、許容範囲内に存在す
る。
の許容範囲であり、任意のロットにおける遅延時間ΔＴ
のばらつきの範囲は、許容範囲よりも狭い。任意のロッ
ト内における最小遅延時間ΔＴＬ１と最大遅延時間ΔＴ
Ｈ１とは、数３に示されるように、許容範囲内に存在す
る。
【００１２】
【数３】ΔＴＬ≦ΔＴＬ１＜ΔＴＨ１≦ΔＴＨ
したがって、従来技術で計測時間Ｔｓｔの初期値を定義
する際に用いている最小遅延時間ΔＴＬよりも最小遅延
時間ΔＴＬ１の方が大きく、数４に示されるようにロッ
ト内での最小遅延時間ΔＴＬ１と最小遅延時間ΔＴＬと
の差を予め定める時間ｔで除して得られる回数Ｎは、不
必要な測定回数であり、測定回数が多いという問題があ
る。
する際に用いている最小遅延時間ΔＴＬよりも最小遅延
時間ΔＴＬ１の方が大きく、数４に示されるようにロッ
ト内での最小遅延時間ΔＴＬ１と最小遅延時間ΔＴＬと
の差を予め定める時間ｔで除して得られる回数Ｎは、不
必要な測定回数であり、測定回数が多いという問題があ
る。
【００１３】
【数４】
【００１４】本発明の目的は、集積回路の検査時の測定
回数を減少し、検査時間を短縮する集積回路検査装置を
提供することである。
回数を減少し、検査時間を短縮する集積回路検査装置を
提供することである。
【００１５】
【課題を解決するための手段】本発明は、第１の状態か
ら第２の状態に状態変化する複数の集積回路の状態変化
する際のしきい値を、集積回路毎に計測し、予め定める
範囲内のしきい値で状態変化する集積回路を良品と判定
する集積回路検査装置において、設定される初期値から
予め定める変化量ずつ増加または減少させて、集積回路
が状態変化するしきい値を計測する計測手段と、計測さ
れたしきい値が予め定める範囲内に含まれているかどう
かによって、集積回路の良否を判定する判定手段と、前
記しきい値の計測に先立って、少なくとも直前に行われ
た集積回路の検査によって計測されたしきい値を、計測
手段の初期値として設定する設定手段とを含むことを特
徴とする集積回路検査装置である。
ら第２の状態に状態変化する複数の集積回路の状態変化
する際のしきい値を、集積回路毎に計測し、予め定める
範囲内のしきい値で状態変化する集積回路を良品と判定
する集積回路検査装置において、設定される初期値から
予め定める変化量ずつ増加または減少させて、集積回路
が状態変化するしきい値を計測する計測手段と、計測さ
れたしきい値が予め定める範囲内に含まれているかどう
かによって、集積回路の良否を判定する判定手段と、前
記しきい値の計測に先立って、少なくとも直前に行われ
た集積回路の検査によって計測されたしきい値を、計測
手段の初期値として設定する設定手段とを含むことを特
徴とする集積回路検査装置である。
【００１６】また本発明は、前記集積回路は、予め定め
る入力信号の入力後に第１の状態から第２の状態に状態
変化し、前記計測手段は、しきい値として入力信号の入
力時刻から状態変化する時刻までの期間を計測すること
を特徴とする。
る入力信号の入力後に第１の状態から第２の状態に状態
変化し、前記計測手段は、しきい値として入力信号の入
力時刻から状態変化する時刻までの期間を計測すること
を特徴とする。
【００１７】また本発明は 前記集積回路は、予め定め
る入力信号によって第１の状態から第２の状態に状態変
化し、前記計測手段は、しきい値として入力信号の電圧
を計測することを特徴とする。
る入力信号によって第１の状態から第２の状態に状態変
化し、前記計測手段は、しきい値として入力信号の電圧
を計測することを特徴とする。
【００１８】
【作用】本発明に従えば、計測手段は、第１状態から第
２状態に状態変化する複数の集積回路の状態変化する際
のしきい値を、集積回路毎に設定される初期値から予め
定める変化量ずつ増加または減少させて計測する。判定
手段は、計測されたしきい値が予め定める範囲内に含ま
れているかどうかによって集積回路の良否を判定し、設
定手段は、前記しきい値の計測に先立って、少なくとも
直前に行われた集積回路の検査によって計測されたしき
い値を、計測手段の初期値として設定する。
２状態に状態変化する複数の集積回路の状態変化する際
のしきい値を、集積回路毎に設定される初期値から予め
定める変化量ずつ増加または減少させて計測する。判定
手段は、計測されたしきい値が予め定める範囲内に含ま
れているかどうかによって集積回路の良否を判定し、設
定手段は、前記しきい値の計測に先立って、少なくとも
直前に行われた集積回路の検査によって計測されたしき
い値を、計測手段の初期値として設定する。
【００１９】また本発明に従えば、集積回路は予め定め
る入力信号の入力後に第１状態から第２状態に状態変化
をし、計測手段はしきい値として入力信号の入力時刻か
ら状態変化する時刻までの期間を計測する。
る入力信号の入力後に第１状態から第２状態に状態変化
をし、計測手段はしきい値として入力信号の入力時刻か
ら状態変化する時刻までの期間を計測する。
【００２０】また本発明に従えば、集積回路は予め定め
る入力信号によって第１の状態から第２の状態に状態変
化し、計測手段はしきい値として状態変化する際の入力
信号の電圧を計測することを特徴とする。
る入力信号によって第１の状態から第２の状態に状態変
化し、計測手段はしきい値として状態変化する際の入力
信号の電圧を計測することを特徴とする。
【００２１】
【実施例】図１は、本発明の一実施例を示す集積回路検
査装置１の電気的構成を示すブロック図である。集積回
路検査装置１は、テスト用信号発生部２と、信号計測部
３と、タイミング制御部４と、制御部５とからなり、テ
スト用信号発生部２と信号計測部３とはタイミング制御
部４に接続されており、またテスト用信号発生部２と信
号計測部３とタイミング制御部４とは制御部５に接続さ
れている。
査装置１の電気的構成を示すブロック図である。集積回
路検査装置１は、テスト用信号発生部２と、信号計測部
３と、タイミング制御部４と、制御部５とからなり、テ
スト用信号発生部２と信号計測部３とはタイミング制御
部４に接続されており、またテスト用信号発生部２と信
号計測部３とタイミング制御部４とは制御部５に接続さ
れている。
【００２２】テスト用信号発生部２は、被検査集積回路
である半導体集積回路（以下、ＩＣと記す）６の入力側
に接続され、信号計測部３はＩＣ６の出力側に接続され
る。制御部５は、タイミング制御部４を介して、テスト
用信号発生部２からＩＣ６にテスト用信号を発生するタ
イミングおよび信号計測部３がＩＣ６からの出力信号を
受信するタイミングを制御する。
である半導体集積回路（以下、ＩＣと記す）６の入力側
に接続され、信号計測部３はＩＣ６の出力側に接続され
る。制御部５は、タイミング制御部４を介して、テスト
用信号発生部２からＩＣ６にテスト用信号を発生するタ
イミングおよび信号計測部３がＩＣ６からの出力信号を
受信するタイミングを制御する。
【００２３】また制御部５は、テスト用信号発生部２か
ら出力されるテスト用信号の制御および信号計測部３の
計測結果を読取る。これによって集積回路検査装置１
は、入力信号入力時から出力信号が出力されるまでの遅
延時間ΔＴを計測する。
ら出力されるテスト用信号の制御および信号計測部３の
計測結果を読取る。これによって集積回路検査装置１
は、入力信号入力時から出力信号が出力されるまでの遅
延時間ΔＴを計測する。
【００２４】図２は、本発明の検査対象であるＩＣ６の
回路素子の一例を示すブロック図である。図１で示され
る集積回路検査装置１の検査対象であるＩＣ６は、たと
えば反転回路である。
回路素子の一例を示すブロック図である。図１で示され
る集積回路検査装置１の検査対象であるＩＣ６は、たと
えば反転回路である。
【００２５】図３は、本発明の一実施例における一般的
な動作を示すフローチャートである。ＩＣ６は、前述の
ように反転回路であるため、入力信号がハイレベルであ
るときにはＩＣ６からローレベルの信号が出力される。
制御部５は、タイミング制御部４を介して予め定める時
間Ｔ１経過後にテスト用信号発生部２からローレベルの
信号を出力する。ＩＣ６は、ローレベルの信号を入力さ
れてから遅延時間ΔＴ経過後にハイレベルの信号を出力
する。制御部５は、タイミング制御部４を介して、予め
定める時間Ｔ１と遅延時間ΔＴとの和である数１で示さ
れる計測時間Ｔｓｔにおいての出力状態を、計測部３に
よって計測する。
な動作を示すフローチャートである。ＩＣ６は、前述の
ように反転回路であるため、入力信号がハイレベルであ
るときにはＩＣ６からローレベルの信号が出力される。
制御部５は、タイミング制御部４を介して予め定める時
間Ｔ１経過後にテスト用信号発生部２からローレベルの
信号を出力する。ＩＣ６は、ローレベルの信号を入力さ
れてから遅延時間ΔＴ経過後にハイレベルの信号を出力
する。制御部５は、タイミング制御部４を介して、予め
定める時間Ｔ１と遅延時間ΔＴとの和である数１で示さ
れる計測時間Ｔｓｔにおいての出力状態を、計測部３に
よって計測する。
【００２６】
【数１】Ｔｓｔ＝Ｔ１＋ΔＴ
数２に示されるように遅延時間ΔＴの最小値である最低
遅延時間はΔＴＬであり、最大値である最大遅延時間は
ΔＴＨである。
遅延時間はΔＴＬであり、最大値である最大遅延時間は
ΔＴＨである。
【００２７】
【数２】ΔＴＬ≦ΔＴ≦ΔＴＨ
図４および図５は本発明の一実施例の検査処理を説明す
るフローチャートの一例である。図４に示されるステッ
プａ１ではロット内の第１デバイスであるか否かが判断
され、第１デバイスであるときにはステップａ２に進
み、第１デバイスないときには図５に示されるステップ
ｂ１に進む。
るフローチャートの一例である。図４に示されるステッ
プａ１ではロット内の第１デバイスであるか否かが判断
され、第１デバイスであるときにはステップａ２に進
み、第１デバイスないときには図５に示されるステップ
ｂ１に進む。
【００２８】ステップａ１ではｎが１であると定義さ
れ、ステップａ３では計測時間Ｔｓｔが予め定める時間
Ｔ１と最小遅延時間ΔＴＬとの和であると定義される。
ステップａ４では、計測時間ＴｓｔでＩＣ６からの出力
がハイレベルであるか否かが判断され、ハイレベルでな
いときにはステップａ５に進み、ハイレベルであるとき
にはステップａ１０に進む。
れ、ステップａ３では計測時間Ｔｓｔが予め定める時間
Ｔ１と最小遅延時間ΔＴＬとの和であると定義される。
ステップａ４では、計測時間ＴｓｔでＩＣ６からの出力
がハイレベルであるか否かが判断され、ハイレベルでな
いときにはステップａ５に進み、ハイレベルであるとき
にはステップａ１０に進む。
【００２９】ステップａ５では、計測時間Ｔｓｔに予め
定める時間ｔが加えられ、ステップａ６では計測時間Ｔ
ｓｔが最大遅延時間ΔＴＨと予め定める時間Ｔ１との和
より大きいか否かが判断される。計測時間Ｔｓｔが最大
遅延時間ΔＴＨと予め定める時間Ｔ１との和より大きい
場合にはステップａ１２に進み、小さい場合にはステッ
プａ７に進む。
定める時間ｔが加えられ、ステップａ６では計測時間Ｔ
ｓｔが最大遅延時間ΔＴＨと予め定める時間Ｔ１との和
より大きいか否かが判断される。計測時間Ｔｓｔが最大
遅延時間ΔＴＨと予め定める時間Ｔ１との和より大きい
場合にはステップａ１２に進み、小さい場合にはステッ
プａ７に進む。
【００３０】ステップａ７では、計測時間ＴｓｔでＩＣ
６からの出力がハイレベルであるか否かが判断され、ハ
イレベルである場合にはステップａ８に進み、ハイレベ
ルでない場合にはステップａ５に戻る。ステップａ８で
は、遅延時間ΔＴが計測時間Ｔｓｔから予め定める時間
ｔの半量と予め定める時間Ｔ１との減算値であると定義
され、ステップａ９では、ΔＴｎがΔＴであると定義さ
れ、ステップａ１に戻る。
６からの出力がハイレベルであるか否かが判断され、ハ
イレベルである場合にはステップａ８に進み、ハイレベ
ルでない場合にはステップａ５に戻る。ステップａ８で
は、遅延時間ΔＴが計測時間Ｔｓｔから予め定める時間
ｔの半量と予め定める時間Ｔ１との減算値であると定義
され、ステップａ９では、ΔＴｎがΔＴであると定義さ
れ、ステップａ１に戻る。
【００３１】ステップａ１０では、計測時間Ｔｓｔに予
め定める時間ｔが減算され、ステップａ１１では、計測
時間ＴｓｔでＩＣ６からの出力がハイレベルであるか否
かが判断され、ハイレベルである場合にはステップａ１
２に進み、ハイレベルでない場合にはステップａ１３に
進む。
め定める時間ｔが減算され、ステップａ１１では、計測
時間ＴｓｔでＩＣ６からの出力がハイレベルであるか否
かが判断され、ハイレベルである場合にはステップａ１
２に進み、ハイレベルでない場合にはステップａ１３に
進む。
【００３２】ステップａ１２では、不良処理が行われ
る。この不良処理とは、不良と判断されたＩＣ６にイン
クで印を付け、後ほど不良品を選別する際の印とする。
また、この時点で不良であるＩＣ６を除去してしまう場
合もある。
る。この不良処理とは、不良と判断されたＩＣ６にイン
クで印を付け、後ほど不良品を選別する際の印とする。
また、この時点で不良であるＩＣ６を除去してしまう場
合もある。
【００３３】ステップａ１３では、ΔＴがΔＴＬである
と定義され、ステップａ９に進む。
と定義され、ステップａ９に進む。
【００３４】図５に示されるステップｂ１ではｎに１が
加えられ、ステップｂ２では計測時間Ｔｓｔｎが前回の
計測遅延時間ΔＴｎ−１と予め定める時間Ｔ１との和で
あると定義される。ステップｂ３では、計測時間Ｔｓｔ
がステップｂ２で定義された計測時間Ｔｓｔｎであると
定義され、ステップｂ４では計測時間ＴｓｔでＩＣ６か
らの出力がハイレベルであるか否かが判断され、ハイレ
ベルである場合にはステップｂ１１に進み、ハイレベル
でない場合にはステップｂ５に進む。ステップｂ５で
は、計測時間Ｔｓｔに予め定める時間ｔが加えられ、ス
テップｂ６では、計測時間Ｔｓｔが最大遅延時間ΔＴＨ
と予め定める時間Ｔ１との和より大きいか否かが判断さ
れ、大きい場合にはステップｂ１５で不良処理が行わ
れ、小さい場合にはステップｂ７に進む。
加えられ、ステップｂ２では計測時間Ｔｓｔｎが前回の
計測遅延時間ΔＴｎ−１と予め定める時間Ｔ１との和で
あると定義される。ステップｂ３では、計測時間Ｔｓｔ
がステップｂ２で定義された計測時間Ｔｓｔｎであると
定義され、ステップｂ４では計測時間ＴｓｔでＩＣ６か
らの出力がハイレベルであるか否かが判断され、ハイレ
ベルである場合にはステップｂ１１に進み、ハイレベル
でない場合にはステップｂ５に進む。ステップｂ５で
は、計測時間Ｔｓｔに予め定める時間ｔが加えられ、ス
テップｂ６では、計測時間Ｔｓｔが最大遅延時間ΔＴＨ
と予め定める時間Ｔ１との和より大きいか否かが判断さ
れ、大きい場合にはステップｂ１５で不良処理が行わ
れ、小さい場合にはステップｂ７に進む。
【００３５】ステップｂ７では、計測時間ＴｓｔでＩＣ
６からの出力がハイレベルであるか否かが判断され、ハ
イレベルである場合にはステップｂ８に進み、ハイレベ
ルでない場合にはステップｂ５に戻る。ステップｂ８で
は、遅延時間ΔＴが計測時間Ｔｓｔから予め定める時間
ｔの半量と予め定める時間Ｔ１との減算値であると定義
される。
６からの出力がハイレベルであるか否かが判断され、ハ
イレベルである場合にはステップｂ８に進み、ハイレベ
ルでない場合にはステップｂ５に戻る。ステップｂ８で
は、遅延時間ΔＴが計測時間Ｔｓｔから予め定める時間
ｔの半量と予め定める時間Ｔ１との減算値であると定義
される。
【００３６】ステップｂ１１では、計測時間Ｔｓｔから
予め定める時間ｔが減算され、ステップｂ１２では計測
時間Ｔｓｔが最小遅延時間ΔＴＬと予め定める時間Ｔ１
との和より小さいか否かが判断され、小さい場合にはス
テップｂ１５で不良処理が行われ、小さくない場合には
ステップｂ１３に進む。ステップｂ１５で不良処理が行
われた場合にはステップｂ１６で遅延時間ΔＴが前回の
遅延時間ΔＴｎ−１であると定義され、ステップｂ９に
進む。
予め定める時間ｔが減算され、ステップｂ１２では計測
時間Ｔｓｔが最小遅延時間ΔＴＬと予め定める時間Ｔ１
との和より小さいか否かが判断され、小さい場合にはス
テップｂ１５で不良処理が行われ、小さくない場合には
ステップｂ１３に進む。ステップｂ１５で不良処理が行
われた場合にはステップｂ１６で遅延時間ΔＴが前回の
遅延時間ΔＴｎ−１であると定義され、ステップｂ９に
進む。
【００３７】ステップｂ１３では、計測時間ＴｓｔでＩ
Ｃ６からの出力がハイレベルであるか否かが判断され、
ハイレベルである場合にはステップｂ１１に進み、ハイ
レベルでない場合にはステップｂ１４に進む。ステップ
ｂ１４では、遅延時間ΔＴが計測時間Ｔｓｔに予め定め
る時間ｔの半量を加え、予め定める時間Ｔ１を減算した
値であると定義され、ステップｂ９に進む。ステップｂ
９では、今回の遅延時間ΔＴｎが遅延時間ΔＴであると
判断され、ステップｂ１０では、最終デバイスであるか
否かが判断され、最終デバイスである場合には計測操作
を停止し、最終デバイスでない場合にはステップｂ１に
戻る。
Ｃ６からの出力がハイレベルであるか否かが判断され、
ハイレベルである場合にはステップｂ１１に進み、ハイ
レベルでない場合にはステップｂ１４に進む。ステップ
ｂ１４では、遅延時間ΔＴが計測時間Ｔｓｔに予め定め
る時間ｔの半量を加え、予め定める時間Ｔ１を減算した
値であると定義され、ステップｂ９に進む。ステップｂ
９では、今回の遅延時間ΔＴｎが遅延時間ΔＴであると
判断され、ステップｂ１０では、最終デバイスであるか
否かが判断され、最終デバイスである場合には計測操作
を停止し、最終デバイスでない場合にはステップｂ１に
戻る。
【００３８】以上のように本実施例によれば、第１デバ
イスの初期計測時間Ｔｓｔは予め定める時間Ｔ１に最小
遅延時間ΔＴＬを加えた値とするけれども、遅延時間Δ
Ｔ計測後の初期計測時間Ｔｓｔは予め定める時間Ｔ１に
前回決定された遅延時間ΔＴｎ−１を加えた値とする。
したがって、遅延時間ΔＴ計測後は全ロットに対する遅
延時間ΔＴの許容値よりも狭い、ロット内の遅延時間Δ
Ｔに基づいて初期計測時間Ｔｓｔが決定されるため、従
来例で説明した数４に示されるＮ回の測定回数の無駄を
省くことができる。したがって計測回数を減少すること
ができ、計測時間を短縮することができる。
イスの初期計測時間Ｔｓｔは予め定める時間Ｔ１に最小
遅延時間ΔＴＬを加えた値とするけれども、遅延時間Δ
Ｔ計測後の初期計測時間Ｔｓｔは予め定める時間Ｔ１に
前回決定された遅延時間ΔＴｎ−１を加えた値とする。
したがって、遅延時間ΔＴ計測後は全ロットに対する遅
延時間ΔＴの許容値よりも狭い、ロット内の遅延時間Δ
Ｔに基づいて初期計測時間Ｔｓｔが決定されるため、従
来例で説明した数４に示されるＮ回の測定回数の無駄を
省くことができる。したがって計測回数を減少すること
ができ、計測時間を短縮することができる。
【００３９】本実施例では、遅延時間ΔＴの計測を行っ
たけれども、ローレベルからハイレベルへ反転する際の
入力信号の電圧のしきい値の計測などもまた同様の方法
で行うことができる。
たけれども、ローレベルからハイレベルへ反転する際の
入力信号の電圧のしきい値の計測などもまた同様の方法
で行うことができる。
【００４０】また本実施例では、ＩＣ６として反転回路
を説明したけれども、これに限られるものではなく、Ａ
ＮＤ回路やＯＲ回路など他の回路素子や、複数の回路素
子から成る集積回路を用いても同様の効果を得ることが
できる。
を説明したけれども、これに限られるものではなく、Ａ
ＮＤ回路やＯＲ回路など他の回路素子や、複数の回路素
子から成る集積回路を用いても同様の効果を得ることが
できる。
【００４１】
【発明の効果】本発明によれば、集積回路が状態変化す
るしきい値を求めて集積回路の良否を判断する集積回路
検査装置において、少なくとも直前に行われた集積回路
の検査によって、計測されたしきい値を、計測手段の初
期値とする。したがって初期値が計測されるしきい値と
近い値となり、計測時間を短縮することができる。
るしきい値を求めて集積回路の良否を判断する集積回路
検査装置において、少なくとも直前に行われた集積回路
の検査によって、計測されたしきい値を、計測手段の初
期値とする。したがって初期値が計測されるしきい値と
近い値となり、計測時間を短縮することができる。
【図１】本発明の一実施例を示す集積回路検査装置１の
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図２】本発明の検査対象である半導体集積回路６の回
路素子の一例を示すブロック図である。
路素子の一例を示すブロック図である。
【図３】本発明の一実施例における一般的な動作を示す
フローチャートである。
フローチャートである。
【図４】本発明の一実施例の検査処理を説明するフロー
チャートの一例である。
チャートの一例である。
【図５】本発明の一実施例の検査処理を説明するフロー
チャートの一例である。
チャートの一例である。
【図６】従来例の検査処理を説明するフローチャートの
一例である。
一例である。
１ 集積回路検査装置
２ テスト用信号発生部
３ 信号計測部
５ 制御部
６ 半導体集積回路
Claims (3)
- 【請求項１】 第１の状態から第２の状態に状態変化す
る複数の集積回路の状態変化する際のしきい値を、集積
回路毎に計測し、予め定める範囲内のしきい値で状態変
化する集積回路を良品と判定する集積回路検査装置にお
いて、 設定される初期値から予め定める変化量ずつ増加または
減少させて、集積回路が状態変化するしきい値を計測す
る計測手段と、 計測されたしきい値が予め定める範囲内に含まれている
かどうかによって、集積回路の良否を判定する判定手段
と、 前記しきい値の計測に先立って、少なくとも直前に行わ
れた集積回路の検査によって計測されたしきい値を、計
測手段の初期値として設定する設定手段とを含むことを
特徴とする集積回路検査装置。 - 【請求項２】 前記集積回路は、予め定める入力信号の
入力後に第１の状態から第２の状態に状態変化し、 前記計測手段は、しきい値として入力信号の入力時刻か
ら状態変化する時刻までの期間を計測することを特徴と
する請求項１記載の集積回路検査装置。 - 【請求項３】 前記集積回路は、予め定める入力信号に
よって第１の状態から第２の状態に状態変化し、 前記計測手段は、しきい値として入力信号の電圧を計測
することを特徴とする請求項１記載の集積回路検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164372A JPH0511016A (ja) | 1991-07-04 | 1991-07-04 | 集積回路検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164372A JPH0511016A (ja) | 1991-07-04 | 1991-07-04 | 集積回路検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511016A true JPH0511016A (ja) | 1993-01-19 |
Family
ID=15791887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164372A Pending JPH0511016A (ja) | 1991-07-04 | 1991-07-04 | 集積回路検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499220B2 (en) | 1997-12-09 | 2002-12-31 | Matsushita Electric Industrial Co., Ltd. | Inclination sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563768A (en) * | 1978-11-08 | 1980-05-14 | Fujitsu Ltd | Threshold voltage measuring instrument |
| JPS6018777A (ja) * | 1983-07-13 | 1985-01-30 | Fujitsu Ltd | 論理回路素子のスイツチング特性測定方法 |
-
1991
- 1991-07-04 JP JP3164372A patent/JPH0511016A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563768A (en) * | 1978-11-08 | 1980-05-14 | Fujitsu Ltd | Threshold voltage measuring instrument |
| JPS6018777A (ja) * | 1983-07-13 | 1985-01-30 | Fujitsu Ltd | 論理回路素子のスイツチング特性測定方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499220B2 (en) | 1997-12-09 | 2002-12-31 | Matsushita Electric Industrial Co., Ltd. | Inclination sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020038588A (ko) | 반도체 집적회로의 결함 분석 방법 및 결함 분석 장치 | |
| JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
| US20050174102A1 (en) | On-chip analysis & computation of transition behaviour of embedded nets in integrated circuits | |
| JPH0511016A (ja) | 集積回路検査装置 | |
| KR950019753A (ko) | 반도체 집적회로의 검사 방법 및 장치 | |
| EP1635183A1 (en) | Device for monitoring quiescent current of an electronic device | |
| JP2001255948A (ja) | コンパレータ基準電圧調整装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JP3071875B2 (ja) | Ｉｃテスト装置 | |
| JP3398755B2 (ja) | Ｉｃテスタの電流測定装置 | |
| JPH05249202A (ja) | 半導体試験装置 | |
| JPH06186292A (ja) | Ｌｓｉ検査装置 | |
| JPH11142489A (ja) | Ｌｓｉ検査方法 | |
| JPH03172774A (ja) | 波形測定装置 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH10227837A (ja) | 半導体テスト装置の試験電圧校正装置及び方法 | |
| JPS63295981A (ja) | 半導体装置の静電破壊試験装置 | |
| JPH06222107A (ja) | ヒステリシス幅の測定方法 | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JPS5951369A (ja) | 自動特性測定装置 | |
| WO2008026392A1 (fr) | Appareil d'inspection d'un circuit intégré à semi-conducteur | |
| JPH03216565A (ja) | 入力閾値電圧測定方法 | |
| JP2002062322A (ja) | パルス信号検査装置 |