JP2001255948A

JP2001255948A - コンパレータ基準電圧調整装置

Info

Publication number: JP2001255948A
Application number: JP2000063136A
Authority: JP
Inventors: Michio Suzuki; 径夫鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-08
Filing date: 2000-03-08
Publication date: 2001-09-21

Abstract

(57)【要約】【課題】比較的簡単、迅速且つ高精度で調整可能であり
コンパレータのヒステリシス特性の影響を受けないコン
パレータ基準電圧調整装置を提供する。【解決手段】コンパレータ４の入力端子に入力信号の閾
値を中心とする三角波を発生する三角波発生回路２、基
準入力端子に例えばＤ／Ａ変換器により構成される基準
電圧発生回路５からの基準電圧7を印加する。コンパレ
ータ４の出力のHiレベル期間およびLowレベル期間を判
定手段８、９、１０で測定してデジタルデータを基準電
圧発生回路５に出力して基準電圧７を閾値に一致させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基準電圧調整装置、
特にコンパレータ（アナログ比較器）への入力信号の閾
値に対応する調整可能な基準（又は参照）電圧を発生す
るコンパレータ基準電圧調整装置に関する。

【０００２】

【従来の技術】例えば測定したい物理量である温度、湿
度、圧力等の入力信号が所定レベル（例えば、閾値）以
上であるか否かを判定するために、コンパレータが一般
的に使用されている。斯かるコンパレータは、一般に１
対の入力端子（即ち、入力信号が入力される入力端子と
基準電圧が入力される基準入力端子）および出力端子を
有する。しかし、コンパレータはオフセットを有するの
で、基準入力端子に印加する基準電圧を上述した閾値に
等しく設定すると、このオフセット分だけ判定にずれを
生じる。そこで、入力信号を所定の閾値と正確に又は厳
密に比較する必要がある場合には、基準電圧を調整し、
入力（電圧）信号が所定の閾値で正確に比較出力を生じ
るようにする必要がある。

【０００３】斯かるコンパレータ基準電圧調整回路の従
来技術は、例えば特開昭５９−１４１８２３号公報の
「比較回路」に開示されている。また、図１７は、斯か
るコンパレータ基準電圧調整回路の従来例を示す。この
従来のコンパレータ基準電圧調整回路は、コンパレータ
107、その入力端子である反転（−）入力端子に接続さ
れた入力信号―電圧変換回路102、コンパレータ107の基
準入力端子である非反転（＋）入力端子に接続された基
準電源104および可変抵抗105より構成される。コンパレ
ータの出力端子には、波形観測用のオシロスコープ108
が接続されている。従って、コンパレータ107の反転入
力端子には、被測定信号103が入力され、非反転入力端
子には、可変抵抗105を介して基準電圧106が入力され
る。

【０００４】図１７に示す従来のコンパレータ基準電圧
調整回路では、コンパレータ107の基準電圧106は、基準
電源104の出力電圧を可変抵抗105により分圧することに
より得ている。そして、被測定信号103の電圧が基準電
圧106より高い場合には、コンパレータ107の出力はLow
（低）レベルとなり、一方、被測定信号103の電圧が基
準電圧106より低い場合には、コンパレータ107の出力は
Hi（高）レベルとなる。このコンパレータ107の出力電
圧波形は、オシロスコープ108により観測可能である。
この回路において、基準電圧106を調整する場合には、
先ず入力信号―電圧変換回路102に判定したい閾値レベ
ルの入力信号101を入力する。この入力信号101は、入力
信号―電圧変換回路102により入力信号101のレベルに対
応する電圧である被測定信号103に変換されてコンパレ
ータ107の反転入力端子に入力される。そこで、オペレ
ータは、可変抵抗105を調整して基準電圧106を被測定信
号103より低レベルにしておき、オシロスコープ108への
出力がLowであることを確認する。次に、可変抵抗105を
調整して、基準電圧106を徐々に上げて、オシロスコー
プ108への出力がHiに変化した時点で可変抵抗105の調整
を止めることにより必要な基準電圧106を得ている。

【０００５】

【発明が解決しようとする課題】しかし、上述した従来
のコンパレータ基準電圧調整回路は、次の如き幾つかの
解決するべき課題を有する。第１に、可変傾向を変化さ
せる速度が速過ぎると、オシロスコープの出力がHiにな
ってから可変抵抗の調整を止めるまでの間に抵抗値が変
化してしまい結果的に被測定信号（閾値）と基準電圧と
の間にずれが生じることである。また、このずれを最小
にするために可変抵抗の変加速度を下げると、調整に要
する時間が長くなる。第２に、コンパレータは一般にヒ
ステリシス特性を有するので、被測定信号電圧からヒス
テリシス分の電圧が高くなったところでコンパレータの
出力が変化する。従って、このヒステリシス分の誤差が
生じる。

【０００６】また、この可変抵抗の代わりにＤ／Ａ（デ
ジタル−アナログ）変換器を使用し、ＣＰＵ（中央演算
処理装置）等により自動的基準電圧を増加させ、コンパ
レータの出力の変化を検出し、その時点でＤ／Ａ変換器
の電圧変化を停止させることも考えられる。しかし、こ
の場合にあっても上述した課題、特に第２の課題を解決
することは不可能である。

【０００７】

【発明の目的】従って、本発明の目的は、上述した従来
技術の課題を解決し、比較的簡単な構成で正確な基準電
圧を迅速に得ることが可能であるコンパレータ基準電圧
調整装置を提供することである。

【０００８】

【課題を解決するための手段】本発明によるコンパレー
タ基準電圧調整装置は、入力電圧が入力される入力端
子、基準電圧が印加される基準入力端子および出力端子
を有するコンパレータの基準電圧を調整する装置であっ
て、入力端子に接続され判定したい閾値電圧を中心とす
る三角波を発生する三角波発生回路と、基準電圧を発生
する基準電圧発生回路と、コンパレータの出力端子に接
続されHiレベル期間およびLowレベル期間を判定し対応
する出力を得るHi/Low期間判定手段とを備え、Hi/Low期
間判定手段の出力により基準電圧発生回路を制御するこ
とを特徴とする。

【０００９】また、本発明の好適実施形態例によると、
上述した三角波発生器は、予め定めた一定振幅且つ一定
周波数の三角波を発生することを特徴とする。上述した
Hi/Low期間判定手段は、コンパレータ出力のHi期間およ
びLow期間を夫々測定し、両測定時間差を求めることを
特徴とする。また、Hi/Low期間判定手段は、コンパレー
タ出力のHi期間およびLow期間を夫々積分する積分器お
よび両積分器の出力を比較する電圧比較器を有すること
を特徴とする。更に、基準電圧発生器としてHi/Low期間
判定手段からのデジタルデータを受けて対応する基準電
圧を出力するＤ／Ａ変換器を使用することを特徴とす
る。Hi/Low期間判定手段からの出力データを記憶し、基
準電圧発生器に入力するメモリを備えることを特徴とす
る。

【００１０】

【発明の実施の形態】以下、本発明によるコンパレータ
基準電圧調整装置の好適実施形態例の構成および動作
を、添付図を参照して詳細に説明する。

【００１１】最初に、本発明によるコンパレータ基準電
圧調整装置は、入力信号を電圧に変換してコンパレータ
の反転入力端子（入力端子）に入力し、コンパレータの
非反転入力端子（又は基準入力端子）に入力されている
基準電圧と比較測定する回路等に適用される。この基準
電圧を調整する際に、入力信号のレベルを比較したい閾
値レベルにしてから電圧に変換し、その電圧を中心電圧
とする三角波を発生し、その三角波と基準電圧をコンパ
レータで比較した出力信号に基づいて正確に基準電圧を
調整するものである。

【００１２】先ず、図１は、本発明によるコンパレータ
基準電圧調整装置の基準電圧調整時の基本原理を示すブ
ロック図である。このコンパレータ基準電圧調整装置
は、入力信号―電圧変換回路１、三角波発生回路２、コ
ンパレータ４、基準電圧発生回路５、メモリ６、Hiレベ
ル時間測定用タイマ８、Lowレベル時間測定用タイマ９
および時間差判定回路１０より構成される。

【００１３】図１に示すコンパレータ基準電圧調整装置
において、入力信号−電圧変換回路１に比較したい閾値
レベルの入力信号１１を入力する。入力信号−電圧変換
回路１の出力は、三角波発生回路２に入力され、入力信
号−電圧変換回路１の出力電圧を中心電圧とする三角波
である被測定信号１２に変換される。この被測定信号１
２は、コンパレータ4により基準電圧発生回路５より出
力される基準電圧７と比較される。コンパレータ４より
出力されるコンパレータ出力３は、Hi（高）レベル時間
測定用タイマ８およびLow（低）レベル時間測定用タイ
マ９により、夫々HiレベルとLowレベルの時間が測定さ
れる。そして、時間差判定回路１０により被測定信号１
２の中心電圧が計算され、基準電圧７をその値に調整す
るためのデジタル値が基準電圧発生回路５に入力され
る。これにより、閾値として入力している入力信号１１
のレベルを境にコンパレータ４の出力が切り替わるよう
に調整される。同時に、このデジタル値は、メモリ６に
も書き込まれる。

【００１４】図２は、図１に示したコンパレータ基準電
圧調整装置の使用時の構成を示すブロック図である。即
ち、図１に示した構成素子のうち、入力信号―電圧変換
回路１、コンパレータ４、基準電圧発生回路５およびメ
モリ６により構成される。メモリ６に書き込まれている
デジタル値を基準電圧発生回路５に書き込むことで、調
整した基準電圧７を発生させることができる。これによ
り、調整時に閾値として入力した入力信号１１のレベル
を境にして、コンパレータ４の出力が切り替わる。

【００１５】次に、図１および図２に示すコンパレータ
基準電圧調整装置を詳細に説明する。コンパレータ４
は、反転（−）入力端子に入力された被測定信号１２と
非反転（＋）入力端子に入力された基準電圧７を比較す
る。三角波発生回路２は、予め定めた一定周波数および
一定周波数の三角波被測定信号１２を発生する。被測定
信号１２の電圧が基準電圧７の電圧を上回っている場合
にはLowレベルを出力し、逆に被測定信号１２の電圧が
基準電圧７の電圧を下回っている場合にはＨｉレベルを
出力する。

【００１６】Hiレベル時間測定用タイマ８は、内部のタ
イマ（図示せず）によりコンパレータ出力３の立ち上が
りから立ち下がりまでの時間（コンパレータ出力３がHi
レベルになっている時間）を測定する。一方、Lowレベ
ル時間測定用タイマ９は、内部のタイマ（図示せず）に
よりコンパレータ出力３の立ち下がりから立ち上がりま
での時間（コンパレータ出力３がLowレベルになってい
る時間）を測定する。

【００１７】時間差判定回路１０には、Hiレベル時間測
定用タイマ８およびLowレベル時間測定用タイマ９で測
定された結果が入力されている。その値から被測定信号
１２の中心電圧を計算する。そして、基準電圧７がその
値と同じになるようにデジタル制御型の基準電圧発生回
路５に対してあるデジタル値を入力する。同時に、この
デジタル値は、メモリ６にも書き込まれる。基準電圧発
生回路５は、好ましくはＤ／Ａ変換器であり、時間差判
定回路１０又はメモリ６から入力されるデジタル値に対
応した基準電圧７を出力する。メモリ６には予め基準電
圧７の初期値を出力するためのデジタル値が書き込まれ
ており、初期状態ではその値を基準電圧発生回路５に出
力する。メモリ６の内容は、基準電圧７の調整中、時間
差判定回路１０により書き換えられる。

【００１８】次に、図２において、基準電圧７が調整さ
れた回路を実際に使用するときの状態では、図１で使用
している三角波発生回路２、Hiレベル時間測定用タイマ
８、Lowレベル時間測定用タイマ９、時間差判定回路１
０は不要である。このコンパレータ基準電圧調整装置の
使用時に、メモリ６は調整時に時間差判定回路１０によ
り書き込まれたのと同じ値を基準電圧発生回路５に出力
する。

【００１９】次に、図１に示すコンパレータ基準電圧調
整装置の動作を詳細に説明する。先ず、入力信号−電圧
変換回路１に判定したい閾値レベルの入力信号１１を入
力する。この入力信号１１は、入力信号−電圧変換回路
１によって入力信号１１のレベルに対応した電圧に変換
され、三角波発生回路２に入力される。三角波発生回路
２は、入力電圧を中心電圧とし、一定振幅および周波数
の三角波である被測定信号１２を出力する。一方、コン
パレータ４の非反転（＋）入力端子には基準電圧発生回
路５より出力されている基準電圧７が入力され、コンパ
レータ４によって被測定信号１２と基準電圧７の電圧が
比較される。基準電圧７の初期値は、メモリ６に予め書
き込まれているデジタル値により決定される。このデジ
タル値は、基準電圧発生回路５に入力され、基準電圧７
の初期値に変換される。

【００２０】コンパレータ４の出力（コンパレータ出
力）３は、Hiレベル時間測定用タイマ８とLowレベル時
間測定用タイマ９に入力され、夫々HiレベルおよびLow
レベルの時間が測定される。この測定結果は、時間差判
定回路１０に入力され、被測定信号１２の中心電圧が計
算される。時間差判定回路１０は、基準電圧７が計算さ
れた被測定信号１２の中心電圧と等しくなるように基準
電圧発生回路５にデジタル値を入力する。また、時間差
判定回路１０の出力は、メモリ６にも書き込まれる。

【００２１】基準電圧発生回路５のデジタル入力および
出力される基準電圧７の関係が完全な線形関係にない
と、１回では基準電圧７と被測定信号１２の中心電圧が
同じでない場合がある。そこで、時間差判定回路１０に
より被測定信号１２の中心電圧を再度計算し、両者が等
しい電圧になるように基準電圧発生回路５にデジタル値
を入力する。以上の動作を反復して、両者が等しい電圧
になるようにする。

【００２２】次に、図２を参照して、基準電圧が調整さ
れたコンパレータ基準電圧調整装置を実際に使用する場
合の動作を説明する。時間差判定回路１０により基準電
圧発生回路５に入力されたデジタル値は、メモリ６にも
同時に書き込まれる。このコンパレータ基準電圧調整装
置を使用するときは、メモリ６に書き込まれた値を基準
電圧発生回路５に入力して基準電圧７を発生する。これ
により、調整時に入力信号−電圧変換回路１に入力した
入力信号１１のレベルを境にコンパレータ４の出力が切
り替わるように基準電圧７が調整されたことになる。

【００２３】次に、図３〜図５を参照して、基準電圧７
の調整方法を説明する。ここで、被測定信号１２の周期
をＴ、中心電圧をＶ、この中心電圧Ｖを中心に三角波の
片側振幅をａ（従って、最大振幅は２ａ）、コンパレー
タ出力３がHiの時間をｔＨ、Lowの時間をｔＬ、現在の
基準電圧７の値をＥとする。図３は、基準電圧Ｅが被測
定信号１２の中心電圧Ｖを下回っている場合（Ｅ＜
Ｖ）を示している。このとき、ｔＨとｔＬの関係は、ｔ
Ｈ＜ｔＬとなる。一方、図４は、基準電圧Ｅが被測定信
号１２の中心電圧Ｖを上回っている場合（Ｅ＞Ｖ）を示
し、このときｔＨ＞ｔＬとなる。また、図５は、基準電
圧Ｅと被測定信号１２の中心電圧Ｖが一致した場合（Ｅ
＝Ｖ）であり、このときｔＨ＝ｔＬとなる。

【００２４】被測定信号１２の中心電圧Ｖは、上述した
Ｅ、ａ、ｔＨおよびｔＬの値から下記（式１）によって
計算できる。また、被測定信号１２の正確な周期Ｔが既
知であれば、ｔＬの値が不明でもＥ、ａ、ＴおよびｔＨ
からＶが計算で求めることができる（下記式２参照）。
この場合、図１のLowレベル時間測定用タイマ９は不要
となる。同様に、ｔＨの値が不明の場合でも、Ｅ、ａ、
ＴおよびｔＬから中心電圧Ｖを計算で求めることができ
る（下記式３参照）。この場合には、図１のHiレベル時
間測定用タイマ８は不要となる。（式１）〜（式３）の
何れかの計算が時間差判定回路１０で行われ、その結果
得られた中心電圧Ｖに基準電圧Ｅを一致させるように基
準電圧発生回路５にデジタル値が入力される。Ｖ＝Ｅ＋｛ａ（ｔＬ−ｔＨ）｝／（ｔＬ＋ｔＨ）（式１）Ｖ＝Ｅ＋｛ａ（Ｔ−２・ｔＨ）｝／Ｔ（式２）Ｖ＝Ｅ＋｛ａ（−Ｔ＋２・ｔＬ）｝／Ｔ（式３）

【００２５】次に、コンパレータ４がヒステリシス特性
を有する場合の動作を、図６〜図８に示す。図６〜図８
は、夫々上述した図３〜図５に対応する。これら図６〜
図８から明らかな如く、ヒステリシス特性によってコン
パレータ出力３の立ち上がりと立ち下がりは共に遅れ
る。しかし、その遅れ時間は同じであるため、ｔＨおよ
びｔＬの値はヒステリシス特性を有しない場合と同じと
なる。よって、ヒステリシス特性を有する場合でも、
（式１）〜（式３）により被測定信号１２の中心電圧Ｖ
が計算できる。そして、基準電圧Ｅを正確に被測定信号
１２の中心電圧Ｖに合わせることができる。

【００２６】以上の実施形態例では、基準電圧発生回路
５としてＤ／Ａ変換器を使用したが、基準電圧発生回路
５とメモリ６を可変抵抗器による電圧発生回路で置き換
えても良い。その場合には、Hiレベル時間測定用タイマ
８とLowレベル時間測定用タイマ９の値をカウンタ等に
表示させ、その値が一致するようにオペレータが可変抵
抗器を調節するか又はカウンタの値によって可変抵抗器
を機械的に調節するか自動的に調整を行うようにする。
これによって、Ｄ／Ａ変換器およびメモリ等の部品が安
価な可変抵抗器に置き換えられ、装置を安価に構成でき
る。

【００２７】

【発明の他の実施の形態】次に、図９〜図１６を参照し
て、本発明によるコンパレータ基準電圧調整装置の他の
実施形態例を説明する。尚、この他の実施形態例におい
て、上述した好適又は第１実施形態例の構成要素と対応
する構成要素には、便宜上、同様の参照符号を使用し、
以下の説明は、好適実施形態例との相違点を中心に説明
することとする。

【００２８】図９および図１０は、夫々図１および図２
に対応し、図１１〜図１６は、夫々図３〜図８に対応す
る。先ず、基準電圧調整時の構成を示す図９を参照する
と、このコンパレータ基準電圧調整装置は、入力信号―
電圧変換回路１、三角波発生回路２、コンパレータ４、
基準電圧発生回路５およびメモリ６を有する点で、図１
と同様である。しかし、コンパレータ４の出力側には、
第１積分器２０、インバータ（位相反転器）２１、第２
積分器２２および電圧比較回路２３が接続されている。
これにより、第１積分器２０は、コンパレータ４からの
コンパレータ出力３をそのまま、即ちそのHiレベル期間
を積分する。一方、第２積分器２２は、コンパレータ出
力３をインバータ２１により位相反転した第２積分器入
力１３（即ち、コンパレータ出力３のLowレベル期間）
を積分する。電圧比較回路２３は、第１積分器２０およ
び第２積分器２２の出力電圧を比較して、被測定信号１
２の中心電圧を計算する。そして、この計算値に対応す
る基準電圧７を発生するデジタル値を基準電圧発生回路
５およびメモリ６に入力する（又は書き込む）。尚、図
１０は、コンパレータ基準電圧調整装置を使用する場合
の構成図であり、実質的に図２と同じである。

【００２９】図１１〜図１３は、基準電圧７の調整方法
を示す。第１積分器２０の出力電圧をVout1、第２積分
器２２の出力電圧をVout2、コンパレータ出力３および
第２積分器入力１３のHiレベル電圧をＶｋとする。図１
１は、基準電圧Ｅが被測定信号１２の中心電圧Ｖ以下の
場合（Ｅ＜Ｖ）を示す。この場合には、コンパレータ出
力３は、Hiレベルの期間がLowレベルの期間より短くな
り、その結果Vout1＜Vout2の関係になる。一方、図１２
は、基準電圧Ｅが被測定信号１２の中心電圧Ｖ以上の場
合（Ｅ＞Ｖ）であり、このときはVout1＞Vout2の関係に
なる。また、図１３は、基準電圧Ｅと被測定信号１２の
中心電圧Ｖが一致する場合（Ｅ＝Ｖ）であり、Vout1＝V
out2の関係になる。ここで、被測定信号１２の中心電圧
Ｖは、Ｅ、Vout1、Vout2およびＶｋの値から下記（式
4）により計算可能である。この（式4）により得られた
Ｖに基準電圧Ｅを一致させるように基準電圧発生回路5
およびメモリ6にデジタル値が入力される（又は書き込
まれる）。Ｖ＝Ｅ＋｛ａ（Ｖｏｕｔ２−Ｖｏｕｔ１）｝／Ｖｋ（式４）

【００３０】次に、コンパレータ4がヒステリシス特性
を有する場合の動作を図１４〜図１６に示す。図6〜図8
の場合と同様に、コンパレータ出力3の立ち上がりおよ
び立ち下がりは、ヒステリシスがない場合に比較して同
じ時間だけ遅延するので、Vout1およびVout2の値はヒス
テリシス特性がない場合と同様である。従って、ヒステ
リシス特性があっても、（式４）により被測定信号１２
の中心電圧Ｖを計算することが可能である。

【００３１】以上、本発明によるコンパレータ基準電圧
調整装置の幾つかの実施形態例の構成および動作を説明
した。しかし、斯かる実施形態例は、本発明の単なる例
示に過ぎず、何ら本発明を限定するものではない。本発
明の要旨を逸脱することなく、特定用途に応じて種々の
変形変更が可能であること、当業者には容易に理解でき
よう。

【００３２】

【発明の効果】以上の説明から理解される如く、本発明
によるコンパレータ基準電圧調整装置は、次の如き実用
上種々の顕著な効果を有する。第１に、調整が高速に行
えることである。コンパレータ出力のHiレベルとLowレ
ベルの時間より基準電圧の設定値が計算で得られるため
に、目標とする基準電圧の設定精度に比較してHiレベル
時間測定用タイマ、Lowレベル時間測定用タイマおよび
基準電圧発生回路等の誤差が小さければ、１回の測定で
基準電圧を調整することができる。

【００３３】第２に、調整の自動化が容易なことであ
る。全ての回路ブロックはオペレータが介在することな
く動作することができ、基準電圧調整の動作も容易に自
動化できる。従って、ヒューマンエラー又は個人差を排
除することが可能である。

【００３４】第３に、コンパレータがヒステリシス特性
を有する場合でも、調整精度に影響せず、正確に被測定
信号の中心値と基準電圧を合わせることが可能である。

【図面の簡単な説明】

【図1】本発明によるコンパレータ基準電圧調整装置の
第1実施形態例の基準電圧調整時における構成を示すブ
ロック図である。

【図２】図1に示すコンパレータ基準電圧調整装置の使
用時におけるブロック図である。

【図３】図1に示すコンパレータ基準電圧調整装置の動
作説明図であり、基準電圧が被測定信号の中心電圧未満
である場合の動作波形図である。

【図４】基準電圧が被測定信号の中心電圧を超える場合
の図3と同様の動作波形図である。

【図５】基準電圧が被測定電圧の中心電圧と等しい場合
の図3と同様の動作波形図である。

【図６】ヒステリシス特性を有するコンパレータの図3
に対応する動作波形図である。

【図７】ヒステリシス特性を有するコンパレータの図4
に対応する動作波形図である。

【図８】ヒステリシス特性を有するコンパレータの図5
に対応する動作波形図である。

【図９】本発明によるコンパレータ基準電圧調整装置の
第2実施形態例の基準電圧調整時における構成を示すブ
ロック図である。

【図１０】図9に示すコンパレータ基準電圧調整装置の
使用時におけるブロック図である。

【図１１】図9に示すコンパレータ基準電圧調整装置の
動作を示す図3に対応する動作波形図である。

【図１２】図9に示すコンパレータ基準電圧調整装置の
動作を示す図4に対応する動作波形図である。

【図１３】図9に示すコンパレータ基準電圧調整装置の
動作を示す図5に対応する動作波形図である。

【図１４】図9に示すコンパレータ基準電圧調整装置の
動作を示す図6に対応する動作波形図である。

【図１５】図9に示すコンパレータ基準電圧調整装置の
動作を示す図7に対応する動作波形図である。

【図１６】図9に示すコンパレータ基準電圧調整装置の
動作を示す図8に対応する動作波形図である。

【図１７】従来のコンパレータ基準電圧調整回路のブロ
ック図である。

【符号の説明】

１入力信号−電圧変換回路２三角波発生回路４コンパレータ５基準電圧発生回路６メモリ７基準電圧８ Hiレベル時間測定用タイマ９ Lowレベル時間測定用タイマ１０時間差判定回路１１入力信号１２被測定信号２０、２２積分器２１インバータ２３電圧比較回路

Claims

【特許請求の範囲】

【請求項１】入力電圧が入力される入力端子、基準電圧
が印加される基準入力端子および出力端子を有するコン
パレータの前記基準電圧を調整するコンパレータ基準電
圧調整装置において、前記入力端子に接続され、判定したい閾値電圧を中心と
する三角波を発生する三角波発生回路と、前記基準電圧
を発生する基準電圧発生回路と、前記コンパレータの前
記出力端子に接続されHiレベル期間およびLowレベル期
間を判定して対応する出力を得るHi/Low期間判定手段と
を備え、該Hi/Low期間判定手段の出力により前記基準電
圧発生回路を制御することを特徴とするコンパレータ基
準電圧調整装置。
【請求項２】前記三角波発生回路は、予め定めた一定振
幅且つ一定周波数の三角波を発生することを特徴とする
請求項１に記載のコンパレータ基準電圧調整装置。
【請求項３】前記Hi/Low期間判定手段は、前記コンパレ
ータ出力のHi期間およびLow期間を夫々測定し、該両測
定値の時間差を求めることを特徴とする請求項１又は２
に記載のコンパレータ基準電圧調整装置。
【請求項４】前記Hi/Low期間判定手段は、前記コンパレ
ータ出力のHi期間およびLow期間を夫々積分する積分器
および該両積分器の出力を比較する電圧比較回路である
ことを特徴とする請求項１又は２に記載のコンパレータ
基準電圧調整装置。
【請求項５】前記基準電圧発生回路として前記Hi/Low期
間判定手段からのデジタルデータを受けて、対応する基
準電圧を出力するＤ／Ａ変換器を使用することを特徴と
する請求項１乃至４のいずれかに記載のコンパレータ基
準電圧調整装置。
【請求項６】前記Hi/Low期間判定手段からの出力データ
を記憶し前記基準電圧発生回路に入力するメモリを備え
ることを特徴とする請求項１乃至５のいずれかに記載の
コンパレータ基準電圧調整装置。