KR100735495B1 - 히스테리시스 특성을 갖는 전압비교회로 - Google Patents

히스테리시스 특성을 갖는 전압비교회로 Download PDF

Info

Publication number
KR100735495B1
KR100735495B1 KR1020060028621A KR20060028621A KR100735495B1 KR 100735495 B1 KR100735495 B1 KR 100735495B1 KR 1020060028621 A KR1020060028621 A KR 1020060028621A KR 20060028621 A KR20060028621 A KR 20060028621A KR 100735495 B1 KR100735495 B1 KR 100735495B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
transistors
reference voltage
unit
Prior art date
Application number
KR1020060028621A
Other languages
English (en)
Other versions
KR20070016056A (ko
Inventor
공정철
하창우
민병운
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060028621A priority Critical patent/KR100735495B1/ko
Priority to JP2006159583A priority patent/JP4181587B2/ja
Priority to TW095123548A priority patent/TWI325691B/zh
Priority to US11/428,340 priority patent/US7417471B2/en
Publication of KR20070016056A publication Critical patent/KR20070016056A/ko
Application granted granted Critical
Publication of KR100735495B1 publication Critical patent/KR100735495B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09B—DISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B3/00—Destroying solid waste or transforming solid waste into something useful or harmless
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0084—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating garbage, waste or sewage
    • B02C18/0092—Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating garbage, waste or sewage for waste water or for garbage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06—Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • B02C18/16—Details
    • B02C18/18—Knives; Mountings thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06—Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • B02C18/16—Details
    • B02C18/24—Drives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C2201/00—Codes relating to disintegrating devices adapted for specific materials
    • B02C2201/06—Codes relating to disintegrating devices adapted for specific materials for garbage, waste or sewage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/20—Waste processing or separation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/52—Mechanical processing of waste for the recovery of materials, e.g. crushing, shredding, separation or disassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 히스테리시스 특성을 갖는 전압비교회로에 관한 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 이점이 있다.
본 발명에 의한 히스테리시스 특성을 갖는 전압비교회로는, 기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및 상기 비교부로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함한다.
전압비교회로, 기준전압변경부, 기준전압, 히스테리시스, 노이즈

Description

히스테리시스 특성을 갖는 전압비교회로{VOLTAGE COMPARATOR HAVING HYSTERESIS CHARACTERISTICS}
도 1은 종래 기술에 의한 전압비교회로의 회로도
도 2는 종래 기술에 의한 전압비교회로의 동작과정 및 그에 따른 출력신호를 나타낸 도면
도 3은 종래 기술에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면
도 4는 본 발명에 의한 전압비교회로의 회로도
도 5는 본 발명에 의한 전압비교회로의 히스테리시스 특성을 나타낸 도면
도 6은 본 발명에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면
<도면의 주요 부호에 대한 설명>
400 : 비교부 401 : 스위칭부
401a: 제 1 트랜지스터 401b: 제 2 트랜지스터
401c: 제 3 트랜지스터 401d: 제 4 트랜지스터
402 : 신호출력부 402a: 제 5 트랜지스터
402b: 제 6 트랜지스터 405 : 전압강하수단
405a: 제 7 트랜지스터 405b: 제 8 트랜지스터
408 : 바이어스 전류부 409 : 제 2 저항
410 : 제 3 저항 411 : 기준전압 변경부
412 : 제 9 트랜지스터 413 : 제 1 저항
414 : 제 10 트랜지스터 E : 입력 노이즈
Vref: 기준전압 Vref´: 변경된 기준전압
본 발명은 히스테리시스 특성을 갖는 전압비교회로에 관한 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 히스테리시스 특성을 갖는 전압비교회로에 관한 것이다.
일반적으로, 전압비교회로는 입력전압과 기준전압을 비교하고 그 차를 증폭하여 하이(High) 또는 로우(Low) 출력한다. 종래의 전압비교회로는 출력에 노이즈(Noise) 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.
이때, 상기 노이즈 문제를 해결하기 위해 상기 전압비교회로에 추가되는 회로로는 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로가 있으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.
따라서, 요즘은 전압비교회로 자체에 히스테리시스 특성을 가지도록 설계하고 있다.
히스테리시스 특성을 가지는 전압비교회로는 입력전압과 기준전압을 비교한 후 입력전압이 기준전압보다 높으면 하이 또는 로우의 신호를 출력함으로써, 입력신호를 비교하는데 사용된다.
여기서, 히스테리시스 특성이란 상기의 출력이 변하는 포인트가 두군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.
노이즈에 강한 전압비교회로를 구현하기 위해서는, 히스테리시스 특성을 가지도록 설계되어야 하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 전압비교회로 자체에서 오류가 발생하며, 이에 따라 반도체 전체의 신뢰성에 문제가 생기게 된다.
도 1은 종래 기술에 의한 전압비교회로(100)의 회로도로서, 도 1에서 도시한 바와 같이, 종래 기술에 의한 전압비교회로(100)는 상기 입력전압(Vin)으로 구동되는 제 1 ,2 트랜지스터(101, 102)와, 상기 기준전압(Vref)으로 구동되는 제 3, 4 트랜지스터(103, 104)와, 상기 제 2, 3 트랜지스터(102, 103) 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단(105)과, 상기 제 2 트랜지스터(102) 및 접지단자와 연결되고 상기 전압강하수단(105)에 의하여 발생된 전압으로 구동되는 제 5 트랜지스터(106)와, 상기 제 5 트랜지스터(106) 및 접지단자와 연결되고 전원전압에 의해 구동되는 제 6 트랜지스터(107) 및 상기 제 1, 4, 5, 6 트랜지스터(101, 104, 106, 107) 및 상기 제 2, 3 트랜지스터(102, 103)의 공통단자에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부(108)로 구성되어 있다.
여기서, 상기 제 1 내지 4 트랜지스터(101~104)는 PNP 트랜지스터이고, 상기 제 5 및 제 6 트랜지스터(106, 107)는 NPN 트랜지스터로 이루어져 있다.
또한, 상기 전압강하수단(105)은, 전류미러 관계에 있는 제 7, 8 트랜지스터(105a, 105b)로 구성되어 있으며, 상기 제 7, 8 트랜지스터(105a, 105b)은 NPN 트랜지스터로 이루어져 있다.
상기와 같은 구성을 가진 종래 기술에 의한 전압비교회로(100)가 입력전압(Vin)과 기준전압(Vref)을 비교하여 하이 또는 로우 레벨의 신호를 출력할 때, 그 과정에 대해서는 도 2가 설명하고 있으며, 이에 대해 상세히 살펴보면 다음과 같다.
도 2는 종래 기술에 의한 전압비교회로의 동작과정 및 그에 따른 출력신호를 나타낸 도면으로서, (a)는 상기 전압비교회로의 시간에 따른 입력전압(Vin) 및 기 준전압을 나타낸 것이며, (b)는 상기 전압비교회로의 시간에 따른 출력신호(Vout)를 나타낸 것이다.
먼저, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우, 즉 A 구간인 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(102)는 턴 온 되고, 제 3 트랜지스터(103)는 턴 오프 되어 상기 전압비교회로(100)의 바이어스 전류 I1a는 I2a로 흐르게 되며, 이에 따라, 상기 전압강하수단(105)에서 전압강하가 발생하게 되어 상기 제 5 트랜지스터(106)의 이미터에 일정 크기의 전압이 인가된다. 이때, 상기 전압의 크기는 상기 제 5 트랜지스터(106)의 문턱전압의 크기보다 크므로 상기 제 5 트랜지스터(106)는 턴 온이 된다.
따라서, 상기 제 6 트랜지스터(107)의 이미터에는 상기 제 5 트랜지스터(106)의 컬렉터-이미터 전압이 인가되며, 이 전압은 통상적으로 0.1V 내외이어서 상기 제 6 트랜지스터(107)의 문턱전압의 크기에 미치지 못하므로, 상기 제 6 트랜지스터(107)는 턴 오프 된다.
따라서, 상기 전압비교회로(100)의 출력단자에는 전원전압(VDD)이 인가하게 되며, 이에 따라 (b)에서 도시한 바와 같이, 하이('High') 레벨의 신호가 출력된다.
한편, 입력전압(Vin)이 기준전압(Vref)보다 클 경우, 즉, B 구간인 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(102)는 턴 오프 되고, 제 3 트랜지스터(103)는 턴 온 되어 상기 전압비교회로(100)의 바이어스 전류 I1a는 I3a로 흐르게 되며, 이에 따라, 상기 전압강하수단(105)에는 전압강하가 발생하지 않게 되어 상기 제 5 트랜지스터(106)를 턴 온 시킬 수 있는 이미터 전압이 인가되지 않으므로 상기 제 5 트랜지스터(106)는 턴 오프 된다.
따라서, 상기 제 6 트랜지스터(107)의 이미터에는 상기 전압비교회로(100)의 전원전압(VDD)이 인가되고, 이에 따라, (b)에서 도시한 바와 같이, 상기 제 6 트랜지스터(107)는 턴 온이 되어 상기 전압비교회로(100)의 출력단자에는 로우('Low') 레벨의 신호가 출력된다.
도 3은 종래 기술에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면으로서, (a)는 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 노이즈(Noise)가 발생 될 때의 입력전압(Vin) 및 기준전압(Vref)을 나타낸 것이며, (b)는 상기 노이즈가 발생 될 때의 출력신호를 나타낸 것이다.
도 3에서 도시한 바와 같이, 상술한 바와 같은 종래의 전압비교회로에 있어서는, 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 상기 입력전압(Vin)에 노이즈(C)가 발생되었다 할지라도 전압비교회로의 출력은 로우(Low) 레벨을 유지하여야만 안정적인 전압비교회로라 할 수 있지만, 종래의 전압비교회로는 상기 노이즈(C)에 대해서도 반응하여 하이(High) 레벨의 신호를 출력시킨다는 점에서 입력 노이즈에 대해 불안정하다는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 히스테리시스 특성을 갖는 전압비교회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 히스테리시스 특성을 갖는 전압비교회로는, 기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및 상기 비교부로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함한다.
여기서, 상기 비교부는, 상기 입력전압 및 기준전압으로 구동되는 스위칭부; 상기 스위칭부 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단; 상기 전압강하수단과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부; 및 상기 스위칭부 및 신호출력부에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부;를 포함하는 것을 특징으로 한다.
이때, 상기 스위칭부는, 상기 입력전압으로 구동되는 제 1, 2 트랜지스터; 및 상기 기준전압으로 구동되는 제 3, 4 트랜지스터;를 포함하는 것을 특징으로 한다.
또한, 상기 신호출력부는, 상기 제 2 트랜지스터 및 접지단자와 연결되고, 상기 전압강하수단에 의해 발생된 전압으로 구동되는 제 5 트랜지스터; 및 상기 제 5 트랜지스터 및 접지단자와 연결되고, 전원전압에 의해 구동되는 제 6 트랜지스터;를 포함하는 것을 특징으로 한다.
또한, 상기 스위칭부의 상기 제 1 내지 4 트랜지스터는 PNP 트랜지스터이고, 상기 신호출력부의 상기 제 5 및 제 6 트랜지스터는 NPN 트랜지스터인 것을 특징으로 한다.
또한, 상기 전압강하수단은, 전류미러 관계에 있는 제 7, 8 트랜지스터로 구성되는 것을 특징으로 한다.
이때, 상기 제 7, 8 트랜지스터는 NPN 트랜지스터로 구성되는 것을 특징으로 한다.
한편, 상기 기준전압 변경부는, 상기 제 3 트랜지스터 및 제 4 트랜지스터와 연결되는 제 9 트랜지스터; 상기 제 9 트랜지스터와 직렬로 연결되는 제 1 저항; 및 상기 제 1 저항 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터의 공통단자에 연결되는 제 10 트랜지스터;를 포함하는 것을 특징으로 한다.
한편, 상기 비교부는, 상기 입력전압이 기준전압보다 작을 경우에 상기 제 2, 5 트랜지스터는 턴 온 되고 상기 제 3, 6 트랜지스터는 턴 오프 되어, 출력단자를 통해 하이 레벨의 신호를 출력하는 것을 특징으로 한다.
이때, 상기 기준전압 변경부의 상기 제 10 트랜지스터는 턴 오프 되는 것을 특징으로 한다.
한편, 상기 비교부는, 상기 입력전압이 기준전압보다 클 경우에 상기 제 3, 6 트랜지스터는 턴 온 되고 제 2, 5 트랜지스터는 턴 오프 되어, 출력단자를 통해 로우 레벨의 신호를 출력하는 것을 특징으로 한다.
이때, 상기 기준전압 변경부의 상기 제 9, 10 트랜지스터는 턴 온 되는 것을 특징으로 한다.
한편, 상기 기준전압 변경부의 상기 제 1 저항은 저항값을 변화시킬 수 있는 가변 저항인 것을 특징으로 한다.
또한, 상기 신호출력부의 제 6 트랜지스터를 보호하기 위하여 상기 제 5 트랜지스터의 컬렉터와 상기 제 10 트랜지스터의 베이스 사이에 제 2 저항을 연결하고, 상기 제 5 트랜지스터의 컬렉터와 상기 제 6 트랜지스터의 베이스 사이에 제 3 저항을 연결하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예에 대하여 보다 상세히 설명하기로 한다.
도 4는 본 발명에 의한 전압비교회로의 회로도로서, 도 4에서 도시한 바와 같이, 본 발명에 의한 전압비교회로는 기준전압(Vref)과 입력전압(Vin)을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부(400) 및 상기 비교부(400)로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압(Vref)을 변경하는 기준전압 변경부(411)로 구성되어 있다.
여기서, 상기 비교부(400)는, 상기 입력전압(Vin) 및 기준전압(Vref)으로 구동되는 스위칭부(401)와, 상기 스위칭부(401) 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단(405)과, 상기 전압강하수단(405)과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부(402)와 상기 스위칭부(401) 및 신호출력부(402)에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부(408)로 구성되어 있다.
이때, 상기 스위칭부(401)는, 상기 입력전압(Vin)으로 구동되는 제 1, 2 트랜지스터(401a, 401b)와 상기 기준전압(Vref)으로 구동되는 제 3, 4 트랜지스터(401c, 401d)로 구성되어 있다.
또한, 상기 신호출력부(402)는, 상기 제 2 트랜지스터(401b) 및 접지단자와 연결되고, 상기 전압강하수단(405)에 의해 발생된 전압으로 구동되는 제 5 트랜지스터(402a) 및 상기 제 5 트랜지스터(402a) 및 접지단자와 연결되고, 전원전압(VDD)에 의해 구동되는 제 6 트랜지스터(402b)로 이루어져 있다.
이때, 상기 제 1 내지 4 트랜지스터(401a~401d)는 PNP 트랜지스터이고, 상기 제 5 및 제 6 트랜지스터(402a, 402b)는 NPN 트랜지스터로 이루어져 있다.
또한, 상기 전압강하수단(405)은, 전류미러 관계에 있는 제 7, 8 트랜지스터(405a, 405b)로 구성되어 있으며, 상기 제 7, 8 트랜지스터(405a, 405b)은 NPN 트랜지스터로 이루어져 있다.
한편, 상기 기준전압 변경부(411)는, 상기 제 3 트랜지스터(401c) 및 제 4 트랜지스터(401d)와 연결되는 제 9 트랜지스터(412), 상기 제 9 트랜지스터(412)와 직렬로 연결되는 제 1 저항(413) 및 상기 제 1 저항(413) 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터(402a, 402b)의 공통단자에 연결되는 제 10 트랜지스터(414)로 구성되어 있다.
여기서, 상기 제 1 저항(413)은 저항값을 변화시킬 수 있는 가변 저항이며, 상기 가변 저항의 저항값을 변화시킴으로써 후술할 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 또한, 히스테리시스 전압의 크기를 간단하게 변경할 수도 있다.
또한, 상기 제 6 트랜지스터(402b)에 인가되는 전압이 상기 제 6 트랜지스터(402b)의 문턱 전압(보통 0.7V)보다 크기만 하면 상기 제 6 트랜지스터(402b)는 턴 온 된다. 따라서, 전원전압(VDD) 모두가 상기 제 6 트랜지스터(402b) 이미터에 인가될 경우, 상기 제 6 트랜지스터(402b)의 규격전압보다 큰 전압이 인가되므로 상기 제 6 트랜지스터(402b)는 손상될 우려가 있다. 이에 따라, 상기 제 5 트랜지스터(402a)의 컬렉터와 상기 제 10 트랜지스터(414)의 베이스 사이에 제 2 저항(409)을 연결하고, 상기 제 5 트랜지스터(402a)의 컬렉터와 상기 제 6 트랜지스터(402b)의 베이스 사이에 제 3 저항(410)을 연결하여 상기 제 6 트랜지스터(402b)의 이미터에 과전압이 걸리는 것을 미연에 방지할 수도 있다.
상기와 같은 구성을 가진 본 발명에 의한 전압비교회로가 입력전압(Vin)과 기준전압(Vref)을 비교하여 하이 또는 로우레벨의 신호를 출력할 때, 그 과정에 대해서 상세히 살펴보면 다음과 같다
먼저, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(401b)는 턴 온 되고, 제 3 트랜지스터(401c)는 턴 오프 되어 상기 전압비교회로의 바이어스 전류 I1b는 I2b로 흐르게 되며, 이에 따라, 상기 전압강하수단(405)에서 전압강하가 발생하게 되어 상기 제 5 트랜지스터(402a)의 이미터에 일정 크기의 전압이 인가된다. 이때, 상기 전압의 크기는 상기 제 5 트랜지스터(402a)의 문턱전압의 크기보다 크므로 상기 제 5 트랜지스터(402a)는 턴 온이 된다.
따라서, 상기 제 6 트랜지스터(402b)의 이미터에는 상기 제 5 트랜지스터(402a)의 컬렉터-이미터 전압이 인가되며, 이 전압은 통상적으로 0.1V 내외이어서 상기 제 6 트랜지스터(402b)의 문턱전압의 크기에 미치지 못하므로, 상기 제 6 트랜지스터(402b)는 턴 오프 된다. 이때, 상기 제 6 트랜지스터(402b)의 이미터 와 상기 제 10 트랜지스터(414)의 이미터가 연결되어 있으므로, 상기 제 5 트랜지스터(402a)의 컬렉터-이미터 전압은 상기 제 10 트랜지스터(414)의 이미터에도 인가되며 이에 따라 상기 제 10 트랜지스터(414)도 턴 오프 된다. 따라서, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우에 상기 기준전압 변경부(411)는 상기 전압비교회로에 아무런 영향을 끼치지 않는다.
한편, 입력전압(Vin)이 기준전압(Vref)보다 클 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(401b)는 턴 오프 되고, 제 3 트랜지스터(401c)는 턴 온 되어 상기 전압비교회로의 바이어스 전류 I1b는 I3b로 흐르게 되며, 이에 따라, 상기 전압 강하수단(405)에는 전압강하가 발생하지 않게 되어 상기 제 5 트랜지스터(402a)를 턴 온 시킬 수 있는 이미터 전압이 인가되지 않으므로 상기 제 5 트랜지스터(402a)는 턴 오프 된다.
따라서, 상기 제 6 트랜지스터(402b)의 이미터에는 상기 전압비교회로의 전원전압(VDD)이 인가되고, 이에 따라, 상기 제 6 트랜지스터(402b)는 턴 온이 되어 상기 전압비교회로의 출력단자에는 로우(Low) 레벨의 신호가 출력된다.
이때, 상기 제 6 트랜지스터(402b)의 이미터와 상기 제 10 트랜지스터(414)의 이미터는 연결되어 있으므로 상기 제 10 트랜지스터(414)의 이미터에도 전원전압이(VDD) 인가되며, 이에 따라 상기 제 10 트랜지스터(414)도 턴 온이 된다.
따라서, 상기 제 9 트랜지스터(412), 제 1 저항(413), 제 10 트랜지스터(414)를 통해서 전류가 흐르게 되어 상기 제 3 트랜지스터(401c)의 이미터 전압은 상기 제 9 트랜지스터(412)의 이미터-베이스 전압(이하 VBE), 상기 제 1 저항(413) 양단에 걸리는 전압(이하 VR1), 상기 제 10 트랜지스터(414)의 컬렉터-베이스 전압(이하 Vsat)의 합으로 나타낼 수 있으며, 이때부터 기준전압이 VBE + VR1 + Vsat(이하 Vref´) 으로 변경된다. 즉, 도 5는 본 발명에 의한 전압비교회로의 히스테리시스 특성을 나타낸 도면이며, 도 6은 본 발명에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면으로서, (a)는 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 노이즈(Noise)가 발생 될 때의 입력전압(Vin) 및 기준전압(Vref)을 나타낸 것이며, (b)는 상기 노이즈가 발생 될 때의 출력신호를 나타낸 것이다. 상기 도 5에서 도시한 바와 같이, 출력신호가 하이 레벨에서 로우 레벨로 변할때의 기준전압은 종래의 기준전압인 Vref 이 되지만, 출력신호가 로우 레벨에서 하이 레벨로 변경되기 위한 기준전압은 Vref´ 가 된다.
따라서, 일단 하이 레벨에서 로우 레벨로 출력신호가 변경되면, 이때부터 상기 입력전압(Vin)이 Vref´보다 작은 경우에 한하여 하이 레벨의 신호가 출력되며, 이에 따라 본 발명에 의한 전압비교회로는 히스테리시스 특성을 가지게 된다. 또한, 도 6에서 도시한 바와 같이, 히스테리시스 전압의 크기(Vref와 Vref´의 차이)보다 작은 노이즈(E)가 발생하는 경우에는 상기 노이즈(E)에 반응하지 않고 로우 레벨의 출력을 유지하게 된다.
상술한 바와 같이, 본 발명에 따른 히스테리시스 특성을 갖는 전압비교회로에 의하면, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함에 따라, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있는 효과가 있다.
또한, 가변 저항을 이용하여 기준전압 변경부를 구성함에 따라, 저항값의 변화를 통해 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 히스테리시스 전압의 크기를 간단하게 변경할 수도 있는 효과가 있다.

Claims (14)

  1. 기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및
    상기 비교부로부터 로우레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함하는 히스테리시스 특성을 갖는 전압비교회로로서,
    상기 비교부는,
    상기 입력전압 및 상기 기준전압으로 구동되는 스위칭부;
    상기 스위칭부 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단;
    상기 전압강하수단과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부; 및
    상기 스위칭부 및 상기 신호출력부에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부;를 포함하는 것을 특징으로 하며,
    상기 스위칭부는,
    접지단자와 연결되고 상기 입력전압으로 구동되는 제 1 트랜지스터;
    상기 제 1 트랜지스터와 연결되고 상기 입력전압으로 구동되는 제 2 트랜지스터;
    상기 제 2 트랜지스터와 연결되고 상기 기준전압으로 구동되는 제 3 트랜지스터; 및
    상기 제 3 트랜지스터 및 접지단자와 연결되고 상기 기준전압으로 구동되는 제 4 트랜지스터;를 포함하고
    상기 제 1 내지 제 4 트랜지스터는 PNP 트랜지스터인 것을 특징으로 하며,
    상기 신호출력부는,
    상기 제 2 트랜지스터 및 접지단자와 연결되고, 상기 전압강하수단에 의해 발생된 전압으로 구동되는 제 5 트랜지스터; 및
    상기 제 5 트랜지스터 및 접지단자와 연결되고, 전원전압에 의해 구동되는 제 6 트랜지스터;를 포함하고
    상기 제 5 및 제 6 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하며,
    상기 기준전압 변경부는,
    상기 제 3 트랜지스터 및 제 4 트랜지스터와 연결되는 제 9 트랜지스터;
    상기 제 9 트랜지스터와 직렬로 연결되는 제 1 저항; 및
    상기 제 1 저항 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터의 공통단자에 연결되는 제 10 트랜지스터;를 포함하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서, 상기 전압강하수단은,
    상기 제 2 트랜지스터 및 접지단자와 연결된 제 7 트랜지스터, 및
    상기 제 3 트랜지스터 및 접지단자와 연결된 제 8 트랜지스터를 포함하여 구성되고
    상기 제 7, 8 트랜지스터는 전류미러 관계에 있는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  7. 제 6항에 있어서, 상기 제 7, 8 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  8. 삭제
  9. 제 1항에 있어서, 상기 비교부는,
    상기 입력전압이 기준전압보다 작을 경우에 상기 제 2, 5 트랜지스터는 턴 온 되고 상기 제 3, 6 트랜지스터는 턴 오프 되어, 출력단자를 통해 하이레벨의 신호를 출력하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  10. 제 9항에 있어서,
    상기 기준전압 변경부의 상기 제 10 트랜지스터는 턴 오프 되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  11. 제 1항에 있어서, 상기 비교부는,
    상기 입력전압이 기준전압보다 클 경우에 상기 비교부의 상기 제 3, 6 트랜지스터는 턴 온 되고 제 2, 5 트랜지스터는 턴 오프 되어 출력단자를 통해 로우레벨의 신호를 출력하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  12. 제 11항에 있어서,
    상기 기준전압 변경부의 상기 제 9, 10 트랜지스터는 턴 온 되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  13. 제 10항 또는 제 12항에 있어서,
    상기 제 1 저항은 저항값을 변화시킬 수 있는 가변 저항인 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
  14. 제 10항 또는 제 12항에 있어서, 상기 제 6 트랜지스터를 보호하기 위하여,
    상기 제 5 트랜지스터의 컬렉터와 상기 제 10 트랜지스터의 베이스 사이에 제 2 저항을 연결하고, 상기 제 5 트랜지스터의 컬렉터와 상기 제 6 트랜지스터의 베이스 사이에 제 3 저항을 연결하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.
KR1020060028621A 2005-08-02 2006-03-29 히스테리시스 특성을 갖는 전압비교회로 KR100735495B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060028621A KR100735495B1 (ko) 2005-08-02 2006-03-29 히스테리시스 특성을 갖는 전압비교회로
JP2006159583A JP4181587B2 (ja) 2005-08-02 2006-06-08 ヒステリシス特性を有する電圧比較回路
TW095123548A TWI325691B (en) 2005-08-02 2006-06-29 Voltage comparator having hysteresis characteristics
US11/428,340 US7417471B2 (en) 2005-08-02 2006-06-30 Voltage comparator having hysteresis characteristics

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050070553 2005-08-02
KR1020060028621A KR100735495B1 (ko) 2005-08-02 2006-03-29 히스테리시스 특성을 갖는 전압비교회로

Publications (2)

Publication Number Publication Date
KR20070016056A KR20070016056A (ko) 2007-02-07
KR100735495B1 true KR100735495B1 (ko) 2007-07-04

Family

ID=41633123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028621A KR100735495B1 (ko) 2005-08-02 2006-03-29 히스테리시스 특성을 갖는 전압비교회로

Country Status (1)

Country Link
KR (1) KR100735495B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973475B1 (ko) 2008-03-03 2010-08-03 동 훈 김 제로 온도계수를 갖는 프로그램이 가능한 히스테리시스전압비교기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008554A (ko) * 1991-10-25 1993-05-21 김광호 콤페레이터
JPH1079652A (ja) * 1996-09-03 1998-03-24 Toyota Motor Corp ヒステリシスコンパレータ
KR19980028169A (ko) * 1996-10-21 1998-07-15 김광호 히스테리시스형 비교기
JP2001255948A (ja) * 2000-03-08 2001-09-21 Nec Corp コンパレータ基準電圧調整装置
KR20030070694A (ko) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 히스테리시스 특성을 가지는 비교기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008554A (ko) * 1991-10-25 1993-05-21 김광호 콤페레이터
JPH1079652A (ja) * 1996-09-03 1998-03-24 Toyota Motor Corp ヒステリシスコンパレータ
KR19980028169A (ko) * 1996-10-21 1998-07-15 김광호 히스테리시스형 비교기
JP2001255948A (ja) * 2000-03-08 2001-09-21 Nec Corp コンパレータ基準電圧調整装置
KR20030070694A (ko) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 히스테리시스 특성을 가지는 비교기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973475B1 (ko) 2008-03-03 2010-08-03 동 훈 김 제로 온도계수를 갖는 프로그램이 가능한 히스테리시스전압비교기

Also Published As

Publication number Publication date
KR20070016056A (ko) 2007-02-07

Similar Documents

Publication Publication Date Title
US6407537B2 (en) Voltage regulator provided with a current limiter
US7741925B2 (en) Temperature detector circuit and oscillation frequency compensation device using the same
CN100427908C (zh) 对电源电压和温度变化不敏感的温度检测电路
KR101829416B1 (ko) 보상된 밴드갭
US20080284501A1 (en) Reference bias circuit for compensating for process variation
JP4181587B2 (ja) ヒステリシス特性を有する電圧比較回路
US7450359B1 (en) System and method for providing a temperature compensated under-voltage-lockout circuit
US8446141B1 (en) Bandgap curvature correction circuit for compensating temperature dependent bandgap reference signal
US9568933B2 (en) Circuit and method for generating a bandgap reference voltage
KR100735495B1 (ko) 히스테리시스 특성을 갖는 전압비교회로
JP3907640B2 (ja) 過電流防止回路
JP4244913B2 (ja) 受光増幅回路
JP2012088230A (ja) 電圧検出回路
US6806770B2 (en) Operational amplifier
US20130141152A1 (en) Voltage controlled variable resistor suitable for large scale signal application
US8431882B2 (en) Light-receiving circuit and semiconductor device having same
US11967816B2 (en) Fault-protected analog and digital input/output interface
JP2000134045A (ja) 電圧・電流変換回路
JPH1079652A (ja) ヒステリシスコンパレータ
US7843229B2 (en) Signal output circuit
US6259297B1 (en) Protection circuit for power transistor
US20030214279A1 (en) Current mirroring
JP2003058262A (ja) バイアス回路
JP3526484B2 (ja) 高入力インピーダンス回路
JP3158449B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee