KR102220592B1 - 단일레벨 비교기 - Google Patents

단일레벨 비교기 Download PDF

Info

Publication number
KR102220592B1
KR102220592B1 KR1020190163523A KR20190163523A KR102220592B1 KR 102220592 B1 KR102220592 B1 KR 102220592B1 KR 1020190163523 A KR1020190163523 A KR 1020190163523A KR 20190163523 A KR20190163523 A KR 20190163523A KR 102220592 B1 KR102220592 B1 KR 102220592B1
Authority
KR
South Korea
Prior art keywords
time
threshold voltage
unit
control signal
transistor
Prior art date
Application number
KR1020190163523A
Other languages
English (en)
Inventor
김나연
방현석
강태환
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020190163523A priority Critical patent/KR102220592B1/ko
Application granted granted Critical
Publication of KR102220592B1 publication Critical patent/KR102220592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

단일레벨 비교기가 개시된다. 본 발명의 일 측면에 따른 단일레벨 비교기는, 입력신호를 문턱전압과 비교하여 출력하는 비교부, 상기 입력신호의 기울기 및 상기 출력신호에 기초하여 상기 문턱전압을 조정하기 위한 제어신호를 출력하는 스위치 제어부, 및 상기 제어신호에 따라 상기 문턱전압을 조정하는 조정부를 포함한다.

Description

단일레벨 비교기{SINGLE LEVEL COMPARATOR}
본 발명은 단일레벨 비교기에 관한 것으로서, 보다 상세하게는 단일레벨의 문턱전압을 사용하고, 입력신호를 센싱하여 필터링 시간을 설정하며, 필터링 시간 동안 문턱전압을 조정할 수 있도록 하는 단일레벨 비교기에 관한 것이다.
비교기는 두 신호를 비교하고 그 차를 증폭하여 '하이' 또는 '로우'을 출력하는 전자회로이다. 그러나 종래의 비교기는 입력신호와 함께 노이즈가 입력단자로 유입될 때, 노이즈에 대한 면역성이 없다는 문제점이 있었다.
이를 해결하기 위한 회로로 히스테리시스 특성이 있는 슈미트 트리거(Schmitt Trigger) 회로를 비교기에 추가하여 사용하였으나, 슈미트 트리거 회로는 그 특성상 상위 문턱전압(Postive Threshold Voltage) 및 하위 문턱전압(Negative Threshold Volatge)을 이용한다. 그러나 이러한 상위 문턱전압 및 하위 문턱전압은 공정의 변화에 민감하다는 단점이 있었다. 따라서 최근에는 비교기 자체에 히스테리시스 특성을 가지도록 설계하고 있다.
히스테리시스 특성을 가지는 비교기는 입력되는 두 신호의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력 전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 입력전압이 감소하여 입력전압이 하위 기준 전압에 도달하면 '하이'에서 로우'로 떨어지게 된다. 그 상태에서 입력 전압이 증가하면' 로우'를 그대로 유지하게 되지만 상위 기준 전압에 도달하게 되면, '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란 상기의 출력 전압이 변하는 포인트가 두 군데, 즉 상위 기준 전압과 하위 기준전압을 가지는 것을 말한다.
종래의 히스테리시스 특성을 갖는 비교기는 두 개의 문턱전압을 사용함으로써, 두 개의 문턱전압 사이인 gray zone이 있는데, 이 gray zone에서 어떤 입력시점에 High 또는 Low가 되는지를 알 수 없는 문제점이 있었다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2009-0104316호(2009.10.06. 공개)의 '비교기'에 개시되어 있다.
본 발명은 상기와 같은 문제점들을 개선하기 위하여 안출된 것으로, 본 발명의 일 측면에 따른 목적은 1-level 문턱전압을 사용하고, 입력신호를 센싱하여 필터링 시간을 설정하며, 필터링 시간 동안 문턱전압을 조정할 수 있도록 하는 단일레벨 비교기를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 언급되지 않은 또 다른 과제(들)은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 단일레벨 비교기는, 입력신호를 문턱전압과 비교하여 출력하는 비교부, 상기 입력신호의 기울기 및 상기 출력신호에 기초하여 상기 문턱전압을 조정하기 위한 제어신호를 출력하는 스위치 제어부, 상기 제어신호에 따라 상기 문턱전압을 조정하는 조정부를 포함한다.
본 발명에서 단일레벨 비교기는, 상기 입력신호의 기울기에 따라 필터링 시간(filtering time)을 설정하는 센싱부를 더 포함할 수 있다.
본 발명에서 상기 센싱부는, 상기 입력신호가 제1 임계값 이상이 되는 제1 시간을 산출하는 제1 시간 산출부, 상기 입력신호가 제2 임계값 이상이 되는 제2 시간을 산출하는 제2 시간 산출부, 상기 제1 시간과 제2 시간의 시간 차이를 산출하는 시간차 산출부, 상기 시간 차이와 클럭을 카운팅하는 카운팅부, 및 상기 카운팅된 값을 기 설정된 디폴트 값과 비교하여, 더 긴 시간 값을 필터링 시간으로 상기 스위치 제어부에 제공하는 먹스(MUX)를 포함할 수 있다.
본 발명에서 상기 스위치 제어부는, 상기 출력신호와 상기 필터링 시간의 배타적 논리합(exclusive or)을 구하고, 상기 배타적 논리합과 상기 출력신호의 논리합을 제1 제어신호로 출력하는 제1 스위치 제어부, 상기 출력신호와 상기 필터링 시간의 논리곱에 기초하여 제2 제어신호를 출력하는 제2 스위치 제어부를 포함할 수 있다.
본 발명에서 상기 조정부는, 게이트에 상기 제1 제어신호가 입력되는 제1 트랜지스터, 게이트에 상기 제2 제어신호가 입력되는 제2 트랜지스터, 일단이 상기 문턱전압과 연결되고, 타단이 접지에 연결되는 제1 저항, 일단이 상기 문턱전압과 연결되고, 타단이 상기 제1 트랜지스터의 드레인에 연결되는 제2 저항, 일단이 상기 문턱전압과 연결되고, 타단이 상기 제2 트랜지스터의 드레인에 연결되는 제3 저항을 포함할 수 있다.
본 발명에서 상기 제1 트랜지스터 및 제2 트랜지스터는 N-CHANNEL MOSFET으로 구현될 수 있다.
본 발명에서 상기 조정부는, 상기 제1 트랜지스터 및 제2 트랜지스터의 온 또는 오프에 의해 상기 문턱전압을 조정할 수 있다.
본 발명의 일 실시예에 따른 단일레벨 비교기는 1-level 문턱전압을 사용하고, 입력신호를 센싱하여 필터링 시간을 설정하며, 필터링 시간동안 문턱전압을 조정함으로써, 입력신호의 기울기(Slope) 크기에 관계없이 노이즈를 제거할 수 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 일 실시예에 따른 단일레벨 비교기를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 1-level 문턱전압을 설명하기 위한 예시도이다.
도 3은 본 발명의 일 실시예에 따른 입력신호의 기울기에 따른 필터링 시간을 설명하기 위한 예시도이다.
도 4는 본 발명의 일 실시예에 따른 필터링 시간을 설명하기 위한 예시도이다.
도 5는 본 발명의 일 실시예에 따른 스위치 제어부를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 제1 스위치 및 제2 스위치의 온/오프에 따른 문턱전압을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 단일레벨 비교기의 동작을 설명하기 위한 제어신호를 나타낸 도면이다.
도 8은 도 7에 도시된 제어신호에 따른 단일레벨 비교기의 동작 파형을 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 단일레벨 비교기의 동작을 설명하기 위한 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 단일레벨 비교기를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.
또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 단일레벨 비교기를 나타낸 도면, 도 2는 본 발명의 일 실시예에 따른 1-level 문턱전압을 설명하기 위한 예시도, 도 3은 본 발명의 일 실시예에 따른 입력신호의 기울기에 따른 필터링 시간을 설명하기 위한 예시도, 도 4는 본 발명의 일 실시예에 따른 필터링 시간을 설명하기 위한 예시도, 도 5는 본 발명의 일 실시예에 따른 스위치 제어부를 설명하기 위한 도면, 도 6은 본 발명의 일 실시예에 따른 제1 스위치 및 제2 스위치의 온/오프에 따른 문턱전압을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 단일레벨 비교기는 비교부(100), 센싱부(200), 스위치 제어부(300) 및 조정부(400)를 포함한다.
비교부(100)는 입력신호(VIN)를 문턱전압(VREF)과 비교하고, 그 비교결과에 따라 출력신호를 출력한다. 비교부(100)는 통상적인 비교부(100)로서 여기에서 상세한 구성 및 동작은 생략된다.
센싱부(200)는 입력신호의 기울기에 따라 필터링 시간(filtering time)을 설정한다.
도 2와 같은 1-level 문턱전압을 사용하면, Transition 발생 구간에 고정 시간 필터(Filter) 처리를 수행하게 된다. 이때, 도 3의 (a)와 같이 기울기가 작으면, 고정 시간 필터 처리 후 노이즈(Noise)가 발생한다.
이에, 1-level 문턱전압을 사용하는 경우 입력신호의 기울기 크기에 관계없이 노이즈(Noise)를 제거할 수 있어야 한다.
본 발명의 센싱부(200)는 도 3의 (b)와 같이 입력신호의 기울기(Slope)를 측정하고, 필터링 시간을 가변적으로 적용함으로써, 입력신호의 기울기 크기에 관계없이 노이즈(Noise)를 제거할 수 있다.
이러한 센싱부(200)는 제1 시간 산출부(210), 제2 시간 산출부(220), 시간차 산출부(230), 카운팅부(240) 및 먹스(250)를 포함한다.
제1 시간 산출부(210)는 입력신호가 제1 임계값 이상이 되는 제1 시간(t1)을 산출한다. 여기서, 제1 임계값은 문턱전압(VREF)에서 제1 값(a)을 뺀 값일 수 있고, 제1 값은 임의로 설정된 값으로, 변경 가능하다.
제2 시간 산출부(220)는 입력신호가 제2 임계값 이상이 되는 제2 시간(t2)을 산출한다. 여기서, 제2 임계값은 문턱전압(VREF)에서 제2 값(b)을 뺀 값일 수 있고, 제2 값은 제1 값보다 큰 값이고, 임의로 설정된 값으로, 변경 가능하다.
시간차 산출부(230)는 제1 시간과 제2 시간의 시간 차이(Δt)를 산출한다. 여기서, 시간 차이(Δt)는 도 4에 도시된 바와 같이 문턱전압을 조정하기 위한 시간일 수 있다.
카운팅부(240)는 시간차 산출부(230)에서 산출된 시간 차이와 클럭을 카운팅한다.
예를 들어, 제1값이 50mV, 제2 값이 100mV이고, 제1 임계값이 VREF-50mV, 제2 임계값이 VREF-100mV인 경우, 시간차 산출부(230)는 50mV가 변할 때 나오는 시간(△t)만 산출하게 된다. 이에, 시간차(△t)를 기울기 값으로 바꾸는 과정이 필요하다.
그러므로, 카운팅부(240)는 시스템 클락 주파수를 사용하여, 시스템 관점에서의 기울기를 산출한다. 즉, 카운팅부(240)는 시간차이와 클럭을 카운팅한다.
먹스(250)는 카운팅된 값을 기 설정된 디폴트 값과 비교하여, 더 긴 시간 값을 필터링 시간으로 스위치 제어부(300)에 제공한다.
예를 들어, 디폴트 값이 '5'이고, 카운팅된 값이 '4'이면, 먹스(250)는 '5'를 필터링 시간으로 스위치 제어부(300)에 제공할 수 있다. 또한, 디폴트 값이 '5'이고, 카운팅된 값이 '7'이면, 먹스(250)는 '7'를 필터링 시간으로 스위치 제어부(300)에 제공할 수 있다.
스위치 제어부(300)는 센싱부(200)로부터 필터링 시간을 수신하고, 필터링 시간과 비교부(100)의 출력신호에 기초하여 문턱전압을 조정하기 위한 제어신호를 출력한다.
이러한 스위치 제어부(300)는 도 5에 도시된 바와 같이 제1 스위치 제어부(310) 및 제2 스위치 제어부(320)를 포함한다.
제1 스위치 제어부(310)는 출력신호와 필터링 시간의 배타적 논리합(exclusive or)을 구하고, 배타적 논리합과 출력신호의 논리합을 제1 제어신호로 출력한다. 이러한 제1 스위치 제어부(310)는 XOR 게이트(312) 및 OR 게이트(314)로 구성될 수 있다. 제1 제어신호는 제1 스위치(SW1)의 온 또는 오프를 제어하는 신호일 수 있다.
제2 스위치 제어부(320)는 출력신호와 필터링 시간의 논리곱에 기초하여 제2 제어신호를 출력한다. 이러한 스위치 제어부(300)는 AND 게이트로 구성될 수 있다. 제2 제어신호는 제2 스위치(SW2)의 온 또는 오프를 제어하는 신호일 수 있다.
상술한 바와 같이 스위치 제어부(300)는 출력신호와 필터링 시간을 입력으로 제1 스위치 및 제2 스위치의 온 또는 오프를 결정할 수 있다.
조정부(400)는 스위치 제어부(300)로부터의 제어신호에 따라 문턱전압을 조정한다. 즉, 조정부(400)는 스위치 제어부(300)로부터 제1 제어신호 또는 제2 제어신호를 수신하고, 제1 제어신호에 따라 제1 스위치를 온 또는 오프시키며, 제2 제어신호에 따라 제2 스위치를 온 또는 오프시킨다. 그러면, 조정부(400)는 전압분배에 의해 문턱전압을 조정할 수 있다.
이러한 조정부(400)는 제1 스위치(SW1), 제2 스위치(SW2), 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)을 포함할 수 있다.
제1 스위치(SW1) 및 제2 스위치(SW2)는 트랜지스터로 구현될 수 있고, 예컨대, N-CHANNEL MOSFET으로 구현될 수 있다.
제1 트랜지스터(SW1)는 게이트로 제1 제어신호를 수신하고, 드레인을 통해 제2 저항과 연결되며, 소스를 통해 접지와 연결된다.
제2 트랜지스터(SW2)는 게이트로 제2 제어신호를 수신하고, 드레인을 통해 제3 저항과 연결되며, 소스를 통해 접지와 연결된다.
제1 저항(R1)은 일단이 문턱전압과 연결되고, 타단이 접지에 연결된다.
제2 저항(R2)은 일단이 문턱전압과 연결되고, 타단이 제1 트랜지스터의 드레인에 연결된다.
제3 저항(R3)은 일단이 문턱전압과 연결되고, 타단이 제2 트랜지스터의 드레인에 연결된다.
상기와 같이 구성된 조정부(400)는 제1 트랜지스터 및 제2 트랜지스터의 온 또는 오프에 의해 문턱전압을 조정할 수 있다.
예를 들어, 도 6을 참조하면, 제1 스위치(SW1) 및 제2 스위치(SW2)가 온되면, 조정부(400)는 제1 저항, 제2 저항 및 제3항에 의한 전압분배를 통해 문턱전압을 하위 문턱전압(TH_L)으로 조정할 수 있다. 또한, 제1 스위치가 온되고, 제2 스위치가 오프되면, 조정부(400)는 제1 저항 및 제2 저항에 의한 전압분배를 통해 문턱전압을 중간 문턱전압(TH_M)으로 조정할 수 있다. 또한, 제1 스위치가 오프되고, 제2 스위치가 오프되면, 조정부(400)는 제1 저항에 의해 문턱전압을 상위 문턱전압(TH_H)으로 조정할 수 있다.
도 7은 본 발명의 일 실시예에 따른 단일레벨 비교기의 동작을 설명하기 위한 제어신호를 나타낸 도면이고, 도 8은 도 7에 도시된 제어신호에 따른 단일레벨 비교기의 동작 파형을 나타낸 도면이다.
도 7 및 도 8을 참조하면, 센싱부(200)는 입력신호가 제1 임계값 이상이 되는 제1 시간(t1)과 입력신호가 제2 임계값 이상이 되는 제2 시간(t2)을 산출하고, 제1 시간과 제2 시간의 시간 차이(Δt)를 산출한다.
출력신호(VOUT) '0', 필터링 시간(Time) '0', 제1 제어신호(SW1) '1'(온), 제2 제어신호(SW2) '0'인 경우, 조정부(400)는 문턱전압(TH_M)을 유지할 수 있다.
또한, 출력신호(VOUT) '0', 필터링 시간(Time) '1', 제1 제어신호(SW1) '0'(오프), 제2 제어신호(SW2) '0'인 경우, 조정부(400)는 문턱전압을 상위 문턱전압(TH_H)으로 조정할 수 있다. 즉, 조정부(400)는 필터링 시간동안 문턱전압을 상위 문턱전압으로 조정할 수 있다.
또한, 출력신호(VOUT) '1', 필터링 시간(Time) '0', 제1 제어신호(SW1) '1', 제2 제어신호(SW2) '0'인 경우, 조정부(400)는 문턱전압(TH_M)을 유지할 수 있다.
또한, 출력신호(VOUT) '1', 필터링 시간(Time) '1', 제1 제어신호(SW1) '1', 제2 제어신호(SW2) '1'인 경우, 조정부(400)는 문턱전압을 하위 문턱전압(TH_L)으로 조정할 수 있다. 즉, 조정부(400)는 필터링 시간동안 문턱전압을 하위 문턱전압으로 조정할 수 있다.
도 9는 본 발명의 일 실시예에 따른 단일레벨 비교기의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 비교부(100)는 입력신호를 문턱전압과 비교하고, 그 비교결과에 따라 출력신호를 출력하고(S910), 센싱부(200)는 입력신호의 기울기에 따라 필터링 시간(filtering time)을 설정한다(S920). 이때, 센싱부(200)는 입력신호가 제1 임계값 이상이 되는 제1 시간을 산출하고, 입력신호가 제2 임계값 이상이 되는 제2 시간을 산출하며, 제1 시간과 제2 시간의 시간 차이를 산출할 수 있다. 그런 후, 센싱부(200)는 시간 차이와 클럭을 카운팅하고, 카운팅된 값을 기 설정된 디폴트 값과 비교하여, 더 긴 시간 값을 필터링 시간으로 스위치 제어부(300)에 제공할 수 있다.
S920 단계가 수행되면, 스위치 제어부(300)는 센싱부(200)로부터 필터링 시간을 수신하고, 필터링 시간과 비교부(100)의 출력신호에 기초하여 문턱전압을 조정하기 위한 제어신호를 출력한다(S930). 즉, 스위치 제어부(300)는 출력신호와 필터링 시간의 배타적 논리합(exclusive or)을 구하고, 배타적 논리합과 출력신호의 논리합을 제1 제어신호로 출력할 수 있다. 또한, 스위치 제어부(300)는 출력신호와 필터링 시간의 논리곱에 기초하여 제2 제어신호를 출력할 수 있다.
S930 단계가 수행되면, 조정부(400)는 스위치 제어부(300)로부터의 제어신호에 따라 문턱전압을 조정한다(S940). 즉, 조정부(400)는 제1 제어신호에 따라 제1 트랜지스터를 온 또는 오프하고, 제2 제어신호에 따라 제2 트랜지스터를 온 또는 오프하여, 필터링 시간동안 문턱전압을 조정할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 단일레벨 비교기 및 단일레벨 비교기의 동작방법은 1-level 문턱전압을 사용하고, 입력신호를 센싱하여 필터링 시간을 설정하며, 필터링 시간동안 문턱전압을 조정함으로써, 입력신호의 기울기(Slope) 크기에 관계없이 노이즈를 제거할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100 : 비교부
200 : 센싱부
210 : 제1 시간 산출부
220 : 제2 시간 산출부
230 : 시간차 산출부
240 : 카운팅부
250 : 먹스
300 : 스위치 제어부
310 : 제1 스위치 제어부
320 : 제2 스위치 제어부
400 : 조정부

Claims (7)

  1. 입력신호를 문턱전압과 비교하고, 그 비교결과에 따라 출력신호를 출력하는 비교부;
    상기 입력신호의 기울기 및 상기 출력신호에 기초하여 상기 문턱전압을 조정하기 위한 제어신호를 출력하는 스위치 제어부;
    상기 제어신호에 따라 상기 문턱전압을 조정하는 조정부; 및
    상기 입력신호의 기울기에 따라 필터링 시간(filtering time)을 설정하는 센싱부를 포함하되,
    상기 센싱부는,
    상기 입력신호가 제1 임계값 이상이 되는 제1 시간을 산출하는 제1 시간 산출부;
    상기 입력신호가 제2 임계값 이상이 되는 제2 시간을 산출하는 제2 시간 산출부;
    상기 제1 시간과 제2 시간의 시간 차이를 산출하는 시간차 산출부;
    상기 시간 차이와 클럭을 카운팅하는 카운팅부; 및
    상기 카운팅된 값을 기 설정된 디폴트 값과 비교하여, 더 큰 값을 필터링 시간으로 상기 스위치 제어부에 제공하는 먹스(MUX)를 포함하는 것을 특징으로 하는 단일레벨 비교기.
  2. 삭제
  3. 삭제
  4. 입력신호를 문턱전압과 비교하고, 그 비교결과에 따라 출력신호를 출력하는 비교부;
    상기 입력신호의 기울기 및 상기 출력신호에 기초하여 상기 문턱전압을 조정하기 위한 제어신호를 출력하는 스위치 제어부;
    상기 제어신호에 따라 상기 문턱전압을 조정하는 조정부; 및
    상기 입력신호의 기울기에 따라 필터링 시간(filtering time)을 설정하는 센싱부를 포함하되,
    상기 스위치 제어부는,
    상기 출력신호와 상기 필터링 시간의 배타적 논리합(exclusive or)을 구하고, 상기 배타적 논리합과 상기 출력신호의 논리합을 제1 제어신호로 출력하는 제1 스위치 제어부; 및
    상기 출력신호와 상기 필터링 시간의 논리곱에 기초하여 제2 제어신호를 출력하는 제2 스위치 제어부를 포함하는 것을 특징으로 하는 단일레벨 비교기.
  5. 제4항에 있어서,
    상기 조정부는,
    게이트에 상기 제1 제어신호가 입력되는 제1 트랜지스터;
    게이트에 상기 제2 제어신호가 입력되는 제2 트랜지스터;
    일단이 상기 문턱전압과 연결되고, 타단이 접지에 연결되는 제1 저항;
    일단이 상기 문턱전압과 연결되고, 타단이 상기 제1 트랜지스터의 드레인에 연결되는 제2 저항; 및
    일단이 상기 문턱전압과 연결되고, 타단이 상기 제2 트랜지스터의 드레인에 연결되는 제3 저항을 포함하는 것을 특징으로 하는 단일레벨 비교기.
  6. 제5항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는 N-CHANNEL MOSFET으로 구현되는 것을 특징으로 하는 단일레벨 비교기.
  7. 제5항에 있어서,
    상기 조정부는,
    상기 제1 트랜지스터 및 제2 트랜지스터의 온 또는 오프에 의해 상기 문턱전압을 조정하는 것을 특징으로 하는 단일레벨 비교기.
KR1020190163523A 2019-12-10 2019-12-10 단일레벨 비교기 KR102220592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190163523A KR102220592B1 (ko) 2019-12-10 2019-12-10 단일레벨 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190163523A KR102220592B1 (ko) 2019-12-10 2019-12-10 단일레벨 비교기

Publications (1)

Publication Number Publication Date
KR102220592B1 true KR102220592B1 (ko) 2021-03-02

Family

ID=75169275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190163523A KR102220592B1 (ko) 2019-12-10 2019-12-10 단일레벨 비교기

Country Status (1)

Country Link
KR (1) KR102220592B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164396A (ja) * 1997-08-22 1999-03-05 Mitsubishi Electric Corp ヒステリシス特性を有する電圧監視回路及び電圧監視方法
JP2001255948A (ja) * 2000-03-08 2001-09-21 Nec Corp コンパレータ基準電圧調整装置
KR100918263B1 (ko) * 2008-11-04 2009-09-21 주식회사 파이칩스 듀티 사이클 보정장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164396A (ja) * 1997-08-22 1999-03-05 Mitsubishi Electric Corp ヒステリシス特性を有する電圧監視回路及び電圧監視方法
JP2001255948A (ja) * 2000-03-08 2001-09-21 Nec Corp コンパレータ基準電圧調整装置
KR100918263B1 (ko) * 2008-11-04 2009-09-21 주식회사 파이칩스 듀티 사이클 보정장치

Similar Documents

Publication Publication Date Title
JP6397019B2 (ja) 小電流測定精度を高くするためのｆｅｔセグメント制御を使用したバッテリ残量ゲージ
JP4810631B2 (ja) ２方向電流センサを用いた電流監視システム
KR101198852B1 (ko) 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터
TW201517435A (zh) 具有多開關的突入控制
US9094016B2 (en) Touch sensor
CN109541288B (zh) Dc电压的毛刺检测
JP7115939B2 (ja) ボルテージレギュレータ
EP2802074B1 (en) Amplifier circuit and amplification method
KR101835184B1 (ko) 차동 비교기를 포함하는 속력 센서 인터페이스
US8710872B2 (en) Driver circuit for driving semiconductor switches
KR102220592B1 (ko) 단일레벨 비교기
JP2015170918A5 (ko)
US6696871B2 (en) Circuit for controlling a power MOS transistor and detecting a load in series with the transistor
KR20100063389A (ko) 전원 공급 ｉｃ 및 그 구동 방법
KR102506362B1 (ko) 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로
TWI828690B (zh) 電壓調節器
TWI680303B (zh) 電流感測器
JP2001022452A (ja) 電源電圧降圧回路
JP2008011585A (ja) スイッチングレギュレータ
CN112889015A (zh) 用以改进开关模式电力供应器的安全操作区的方法及设备
CN106249040B (zh) 一种宽范围的动态电压测量电路及方法
US20030016078A1 (en) Bias generator and method for improving output skew voltage
US11422049B2 (en) Sensor device configured to reduce output errors due to temperature characteristics
US8456221B2 (en) Voltage operation system
JP6024498B2 (ja) 半導体駆動装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191210

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201022

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20210203

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration