JP2002014140A

JP2002014140A - 動作周波数測定装置および画像形成装置

Info

Publication number: JP2002014140A
Application number: JP2000195563A
Authority: JP
Inventors: Mitsuo Azumai; 満男東井
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2002-01-18
Anticipated expiration: 2020-06-29
Also published as: JP4032612B2

Abstract

(57)【要約】【課題】実際の装置での実装状態で、動作周波数を自
在に変更しつつ、動作周波数の上限（最大動作周波数）
を求めて、製造ばらつきなどのために設けておいたマー
ジン分を排除して、動作周波数を向上させることを可能
にする。【解決手段】被検査回路１００の動作可能な周波数を
測定する動作周波数測定装置であって、発生するクロッ
クの周波数を周波数データにより指示する制御部１０１
と、前記周波数データに応じた周波数のクロックを発生
するクロック発生装置４００と、被検査回路に入力テス
トデータを供給し、前記被検査回路が入力テストデータ
を受けて出力する出力テストデータと前記期待値テスト
データとを比較することにより前記被検査回路の動作状
態を判定するテスト回路１０２，１０３と、を備え、前
記クロック発生装置が発生するクロックの周波数を変化
させつつ、前記被検査回路の動作状態を判定すること
で、被検査回路の動作可能な周波数を測定する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は動作周波数測定装置
および画像形成装置に関し、さらに詳しくは、回路の動
作周波数の上限を検査することが可能な動作周波数測定
装置、および、この動作周波数測定装置を備えた画像形
成装置に関する。

【０００２】

【従来の技術】各種ディジタル回路において、回路動作
のためにクロックを必要としている。このクロックは、
各種方式のクロック発生回路によって生成されている。
そして、近年、各回路に高速処理が要求されてきてお
り、クロックの周波数（動作周波数）も年々高くなって
きている。

【０００３】なお、回路の動作周波数は、各デバイスの
遅延量に依存しており、これは製造ばらつき、温度変
動、電源電圧変動などの各種要因により変動するもので
ある。なお、規定の動作周波数で回路を動作せるために
は、・各種ばらつきに対して十分なマージンを持った回
路設計を行う。・回路記述、論理合成、レイアウトなど
の面でそれぞれ、工夫を行う。・コンピュータ上の専用
ツールを用いて、遅延シミュレーションや遅延解析など
を行って確認し、回路設計にフィードバックさせる。

【０００４】

【発明が解決しようとする課題】なお、回路の動作周波
数を測定するためには、専用のテスタを用いて、実デバ
イスにテストデータを入力し、デバイスの出力と予め求
めておいた期待値とをテスタ内部で比較する。これによ
り、実デバイスを、特定の動作周波数で動作可能か否か
をテストすることができる。さらに、動作周波数を変更
しつつ、このテストを実行することで、動作周波数の上
限（最大動作周波数）を求めることができる。この結
果、製造ばらつきなどのために設けておいたマージン分
を排除して、動作周波数を向上させることが可能にな
る。しかし、高価な専用のテスタが必要になる問題があ
り、さらに、量産デバイスの全てにテストをしなければ
ならないといった問題もある。

【０００５】また、以上の専用のテスタを用いる手法以
外に、スキャンパス手法や、バウンダリスキャン手法
（JTAG）も用いられている。これらの手法では、回路の
デバイス内部の論理部やデバイスの端子間について、専
用回路を付加し、専用ツールでテストデータを自動的に
生成して、全ての端子間やデバイスをもれなく検査する
手法である。ただし、実動作と異なるテストデータを用
いることや、技術的制約から実動作周波数での検査がで
きないといった問題が存在している。

【０００６】さらに、ＢＩＳＴ（Built-In Self-Test）
と呼ばれる手法があり、被検査回路内部に、被検査回路
に供給する入力テストデータと、被検査回路に入力テス
トデータを供給して正常時に期待される期待値テストデ
ータとを発生するテストデータ生成部と、前記被検査回
路が前記入力テストデータを受けて出力する出力テスト
データと前記期待値テストデータとを比較することによ
り前記被検査回路の動作状態を判定する判定部とを備
え、自動的に自己テストを実行する。

【０００７】しかし、このようなＢＩＳＴであっても、
実際の装置での実装状態で、動作周波数を自在に変更し
つつ、動作周波数の上限（最大動作周波数）を求めて、
製造ばらつきなどのために設けておいたマージン分を排
除して、動作周波数を向上させることは困難であった。
すなわち、クロック発生部にＰＬＬ回路を用いて周波数
を可変にしたとしても、変更した周波数で安定した状態
を得るまでに一定の時間が必要であり、周波数を頻繁に
変更して動作周波数を求めるには多くの時間が必要にな
る。

【０００８】本発明は、上記の課題を解決するためにな
されたものであって、実際の装置での実装状態で、動作
周波数を自在に変更しつつ、動作周波数の上限（最大動
作周波数）を求めて、製造ばらつきなどのために設けて
おいたマージン分を排除して、動作周波数を向上させる
ことが可能な動作周波数測定装置および画像形成装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】上述の課題は以下の構成
により解決することができる。（１）本発明は、被検査回路の動作可能な周波数を測定
する動作周波数測定装置であって、発生するクロックの
周波数を周波数データにより指示する制御部と、前記周
波数データに応じた周波数のクロックを発生するクロッ
ク発生装置と、被検査回路に入力テストデータを供給
し、前記被検査回路が入力テストデータを受けて出力す
る出力テストデータと前記期待値テストデータとを比較
することにより前記被検査回路の動作状態を判定するテ
スト回路と、を備え、前記クロック発生装置が発生する
クロックの周波数を変化させつつ、前記被検査回路の動
作状態を判定することで、被検査回路の動作可能な周波
数を測定する、ことを特徴とする動作周波数測定装置で
ある。

【００１０】この動作周波数測定装置の発明では、被検
査回路の動作可能な周波数を測定する際に、クロック発
生装置が発生するクロックの周波数を変化させつつ、被
検査回路の動作状態を判定していることで、被検査回路
の動作可能な周波数の上限を測定することができる。

【００１１】これにより、実際の装置での実装状態で、
動作周波数を自在に変更しつつ、動作周波数の上限（最
大動作周波数）を求めて、製造ばらつきなどのために設
けておいたマージン分を排除して、動作周波数を向上さ
せることが可能になる。そして、この場合、高価なテス
タを用いる必要がなくなる。また、被検査回路に、高価
なプロセス技術を用いずに、安価なＣ−ＭＯＳプロセス
のディジタル回路を用いることが可能になる。

【００１２】また、被検査回路の回路基板を変更するこ
となく、ソフトウェアによる設定で、被検査回路の動作
速度を変更することが可能になる。また、これに伴っ
て、ＥＭＩの影響を考慮して動作周波数を決定すること
も可能になる。

【００１３】（２）なお、以上の（１）において、前記
クロック発生装置は、基準クロックを遅延させた複数の
遅延クロックを生成するためにディレイ素子をチェーン
状に接続したディレイチェーン部と、前記ディレイチェ
ーン部の出力から遅延情報を導き出す遅延検出部と、前
記遅延情報と前記周波数データとを参照して、前記複数
の遅延クロックの中から選択すべき遅延クロックを示す
切替制御情報を生成する切替制御部と前記切替制御情報
に基づいて前記複数の遅延クロックの中から選択して所
望の周波数のクロックを生成するセレクト部と、により
構成される、ことが望ましい。

【００１４】（３）また、以上の（１）または（２）に
おいて、前記テスト回路は、被検査回路に供給する入力
テストデータと、被検査回路に入力テストデータを供給
して正常時に期待される期待値テストデータとを発生す
るテストデータ生成部と、前記被検査回路が前記入力テ
ストデータを受けて出力する出力テストデータと前記期
待値テストデータとを比較することにより前記被検査回
路の動作状態を判定する判定部と、により構成されるこ
とが望ましい。

【００１５】（４）また、以上の（１）〜（３）におい
て、前記遅延検出部は、前記ディレイチェーン部からの
複数の遅延信号の出力にそれぞれフリップフロップを接
続し、前記遅延信号の出力のうち互いに隣り合う出力の
論理が相異なる箇所を１カ所以上を検出する回路を設
け、すべてのフリップフロップのクロックは同一のクロ
ックまたは同一の任意の信号を入力し、論理が相異なる
箇所の値と前記クロックの動作周波数とから遅延情報を
算出する、ことが望ましい。

【００１６】（５）また、以上の（１）〜（４）におい
て、前記各部が集積回路で構成されることが望ましい。（６）また、以上の（１）〜（５）において、前記各部
がデジタル回路で構成されることが望ましい。

【００１７】（７）また、以上の（１）〜（６）の動作
周波数測定装置を備え、画像処理回路を被検査回路とす
ることも望ましい。

【００１８】

【発明の実施の形態】以下、図面を参照して、本発明の
動作周波数測定装置、および動作周波数測定装置を適用
した画像形成装置の実施の形態例を詳細に説明する。

【００１９】〈動作周波数測定装置の全体構成〉以下、
本発明の実施の形態例の動作周波数測定装置の実施の形
態例を詳細に説明する。

【００２０】この図１において、１００は動作可能な周
波数の測定がなされる被検査回路であり、各種の回路が
対象となるが、画像形成装置内の画像処理回路などが望
ましい。１０１はクロック発生装置全体または動作周波
数測定装置全体を制御する制御部として動作するＣＰＵ
である。なお、このＣＰＵ１０１が、クロックの周波数
を設定するために周波数データ（図１）を生成してい
る。１０２は被検査回路１００に供給する入力テストデ
ータ（図１）と、被検査回路１００に入力テストデー
タを供給した際の正常時に期待される期待値テストデー
タ（図１）とを発生するテストデータ生成部である。
なお、このテストデータ生成部１０２は入力テストデー
タと期待値テストデータとを生成するが、それぞれのテ
ストデータを別個の回路で生成するようにしてもよい。
１０３は被検査回路１００が入力テストデータを受けて
出力する出力テストデータ（図１）と期待値テストデ
ータ（図１）とを比較することにより、被検査回路１
００の動作状態を判定する判定部である。なお、請求項
におけるテスト回路は、テストデータ生成部１０２と判
定部１０３とにより構成されている。

【００２１】４００はクロック発生部であり、以下の４
１０〜４５０により構成されている。４１０は基準とな
るクロック（基準クロック）を生成する基準クロック発
生部である。

【００２２】４２０は入力信号（基準クロック発生部４
１０からの基準クロック）を遅延させて位相が少しずつ
異なる複数の遅延クロック（複数のクロック：図１）
を得るためディレイチェーン部である。

【００２３】ここで、ディレイチェーン部４２０は、位
相が少しずつ異なる遅延クロックについて、基準クロッ
クの２周期分にわたって生成できる段数になるようにチ
ェーン状に多数のディレイ素子が縦続接続されているこ
とが好ましい。なお、ここではディレイ素子を用いて遅
延クロックを生成したが、ディレイ素子を用いずに位相
の異なる複数のクロックを生成できるクロック生成部を
設けるようにしてもよい。

【００２４】４３０はディレイチェーン部４２０の出力
から遅延情報を導き出す遅延検出部である。すなわち、
複数のクロック（図１）の中で基準クロック（所望の
入力信号の先端位置）に同期している遅延クロックの段
数（同期ポイント）を検出する手段であり、遅延情報を
出力する。なお、この遅延情報を位相差状態と呼ぶこと
もでき、この遅延情報（位相差状態）は、後述する同期
ポイント情報や位相差そのものの状態（位相差状態）を
含む。

【００２５】ここで、遅延検出部４３０には、基準クロ
ック発生部４１０からの基準クロックとディレイチェー
ン部４２０からの複数のクロックとが与えられており、
複数のクロック（図１）の中で、最初に基準クロック
に同期している第１同期ポイント情報Ｖ1stと、２番目
に基準クロックに同期している第２同期ポイント情報Ｖ
2ndと、それらの間の遅延段数Ｖprdを出力できることが
好ましい。

【００２６】図２では基準クロックと複数のクロックの
うちのＤＬ１９〜ＤＬ５１とを示しており、ここに示す
例では、第１同期ポイント情報Ｖ1st＝２０，第２同期
ポイント情報Ｖ2nd＝５０，遅延段数Ｖprd＝３０，とな
っている。

【００２７】なお、以上のように基準クロックに同期す
る段数を検出するためには、複数のディレイチェーン部
４２０の隣接する各出力同士を入力とするフリップフロ
ップを設け、隣接する入力の論理が反転する箇所を検出
するようにすればよい。

【００２８】すなわち、ディレイチェーン部４２０から
の複数の遅延信号の出力にそれぞれフリップフロップを
接続し、前記複数の遅延信号の出力のうち互いに隣り合
う出力の論理が相異なる箇所を１カ所以上を検出する回
路を設け、すべてのフリップフロップのクロックは同一
のクロックまたは同一の任意の信号を入力し、論理が相
異なる箇所の値（遅延段数）遅延情報として用いればよ
い。

【００２９】４４０はセレクト段数情報を生成する切替
制御部であり、基準クロック発生部４１０からの基準ク
ロックと、遅延検出部４３０からの同期ポイント情報
（図１）と、ＣＰＵ１０１からの周波数データ（図１
）とをもとにして、所望のタイミング（所定の時刻も
しくは所定の時間）にクロックの立ち上がりと立ち下が
りを生じさせて所望の周波数（所望の周期）クロックパ
ルスを生成するために、複数のクロック（図１）の中
からどの位相のクロックを選択すべきかのセレクト段数
情報（図１）を出力する。

【００３０】セレクト部４５０は、切替制御部４４０か
らのセレクト段数情報（図１）を受け、ディレイチェ
ーン部４２０からの複数のクロック（図１）の中か
ら、所望の立ち上がりと立ち下がりのクロックを選択し
て、所望の周波数のクロックパルス（図１）を生成す
る。

【００３１】なお、このセレクト部４５０は、図３に示
すように、所望の立ち上がりタイミングのクロックを選
択するためのセレクタ４５１と、所望の立ち下がりタイ
ミングのクロックを選択するためのセレクタ４５２と、
所望の立ち上がりタイミングのクロックと所望の立ち下
がりタイミングのクロックとによって所望のクロックパ
ルス（図１）を生成する論路回路（ＡＮＤ，ＯＲ，Ｎ
ＡＮＤ，ＮＯＲ，ＥｘＯＲ，ＥｘＮＯＲなど）で構成さ
れた組み合わせ回路４５２で構成されている。

【００３２】以上のような回路構成により、ディレイチ
ェーン部４２０で生成される複数のクロック（図２参
照）についての遅延情報に応じて切替制御部４４０が決
定したセレクト段数情報に従って、セレクト部４５０は
所望のタイミングかつ所望の周波数のクロックパルスを
生成することができる。

【００３３】このクロック発生部４００はＣＰＵ１０１
からの指示を受けて、出力するクロックパルスの立ち上
がりと立ち下がりとをディジタル的に決定（選択）して
いるため、瞬時に周波数やタイミングを変更することが
可能である。また、ディレイチェーン部４２０の素子に
よって遅延時間が変動したとしても、遅延検出部４３０
でその変動が検出されるため、最終的なクロックパルス
に影響がでることはなく、安定したタイミングと周波数
のクロックパルスを得ることができている。すなわち、
従来のＰＬＬ回路による周波数の変更のようなセットア
ップタイムが必要になるといった問題は生じない。すな
わち、リアルタイムで演算して瞬時に所望のクロックパ
ルスを得ることが可能になっている。

【００３４】また、このクロック発生部４００では、複
数のクロックを用いて、最終的なクロックパルスの立ち
上がりと立ち下がりとを決定しているため、一般的なデ
ィジタル回路の逓倍や分周などと異なり、基準クロック
の周波数の整数倍等に限られない、任意の周波数のクロ
ックパルスを得ることが可能である。

【００３５】図４は本実施の形態例の動作周波数測定装
置の動作状態を示すタイムチャートである。ここでは、
基準クロック発生部４１０からの基準クロックが１００
ＭＨｚであるとする（図４（ａ））。そして、図４
（ｂ）の開始信号がＨレベルになるタイミングで動作周
波数測定を開始する。

【００３６】最初のテスト期間では、ＣＰＵ１０１は基
準クロックを２分周して５０ＭＨｚのクロックパルスを
生成するための周波数データ（図１）を、切替制御部
４４０と判定部１０３とに供給している。次のテスト期
間では、ＣＰＵ１０１は基準クロックに等しい１００Ｍ
Ｈｚのクロックパルスを生成するための周波数データ
（図１）を、切替制御部４４０と判定部１０３とに供
給している。さらに次のテスト期間では、ＣＰＵ１０１
は基準クロックを１．５逓倍して１５０ＭＨｚのクロッ
クパルスを生成するための周波数データ（図１）を、
切替制御部４４０と判定部１０３とに供給している（図
４（ｄ））。

【００３７】なお、たとえば、画像処理演算のためのパ
ラメータなど被検査回路１００を動作させるために必要
な各種設定値に関しては、動作周波数測定の前に予め設
定しておく。

【００３８】まず、最初のテスト期間では、５０ＭＨｚ
のクロックパルスを供給されている被検査回路１００の
入力端子に対して入力テストデータ（図１）を供給す
ると、被検査回路１００の出力端子から出力テストデー
タ（図１）が得られる。この出力テストデータ（図１
）と、テストデータ生成部１０２が生成する期待値テ
ストデータ（図１）とを、判定部１０３が比較する。
クロックパルス５０ＭＨｚにおける出力テストデータ
（図４（ｈ））と期待値テストデータ（図４（ｈ））と
は一致しているため、判定部１０３は「ＯＫ」の判定を
する（図４（ｉ））。

【００３９】そして、次のテスト期間では、１００ＭＨ
ｚのクロックパルスを供給されている被検査回路１００
の入力端子に対して入力テストデータ（図１）を供給
すると、被検査回路１００の出力端子から出力テストデ
ータ（図１）が得られる。この出力テストデータ（図
１）と、テストデータ生成部１０２が生成する期待値
テストデータ（図１）とを、判定部１０３が比較す
る。クロックパルス１００ＭＨｚにおける出力テストデ
ータ（図４（ｈ））と期待値テストデータ（図４
（ｈ））とは大部分一致しているが、一部で不一致が発
生しているため、判定部１０３は「ＮＧ」の判定をする
（図４（ｉ））。

【００４０】なお、１００ＭＨｚで「ＮＧ」の判定が出
たため、ＣＰＵ１０１はこれ以上の高い周波数でのテス
トは不要であると判断し、テストモードを終了しても構
わない。

【００４１】以上のような判定部１０３からの判定結果
を受けたＣＰＵ１０１では、判定結果として「ＯＫ」が
でた最大の周波数を、動作周波数の上限（最大動作周波
数）として定める。この実施の形態例の場合では、５０
ＭＨｚを最大動作周波数としてＣＰＵ１０１が定める
（図４（ｊ））。

【００４２】なお、以上の実施の形態例では、説明を簡
単にするために、基準クロック１００ＭＨｚの場合に、
クロックパルスを５０ＭＨｚ，１００ＭＨｚ，１５０Ｍ
Ｈｚで測定したが、この周波数に限られるものではな
い。クロック発生部４００では自由にクロックパルスの
周波数を選択することができるので、１ＭＨｚ単位等の
細かなステップで徐々に周波数を上げていって、被検査
回路１００の最大動作周波数を厳密に求めることが可能
である。

【００４３】すなわち、本実施の形態例によれば、実際
の装置での実装状態で、動作周波数を自在に変更しつ
つ、動作周波数の上限（最大動作周波数）を求めること
ができる。さらに、製造ばらつきなどのために設けてお
いたマージン分を排除して、動作周波数を向上させるこ
とも可能になる。

【００４４】また、この実施の形態例では、クロック発
生部４００がディジタル的に瞬時に周波数を変更するこ
とが可能であるので、周波数を変更しつつ最大動作周波
数を測定する動作を無駄な時間を必要とせずに安定した
状態で短時間に実行できる。

【００４５】また、この実施の形態例によれば、被検査
回路１００を、ＥＭＩの最も少ない周波数で動作させる
ように設定することも可能になる。また、本実施の形態
例では、簡単な構成で済ませることができ、従来のよう
な高価なテスタを用いる必要がなくなる。また、被検査
回路に、高価なプロセス技術を用いずに、安価なＣ−Ｍ
ＯＳプロセスのディジタル回路を用いることが可能にな
る。

【００４６】また、本実施の形態例の動作周波数測定装
置は、被検査回路１００を画像処理回路とした場合に、
複写機などの画像形成装置に組み込むことが可能であ
る。その場合には、基板の変更無く、ＣＰＵ１０１の制
御（ソフトウェアの処理）によって画像処理の周波数を
変更することが可能になる。また、画像形成速度に合わ
せて画像処理の速度を変更することも可能になる。

【００４７】

【発明の効果】以上詳細に説明したように、本発明によ
れば、実際の装置での実装状態で、動作周波数を自在に
変更しつつ、動作周波数の上限（最大動作周波数）を求
めることが可能になる。さらに、製造ばらつきなどのた
めに設けておいたマージン分を排除して、動作周波数を
向上させることも可能になる。

【図面の簡単な説明】

【図１】本発明の一実施の形態例の動作周波数測定装置
の全体の電気的構成を示す構成図である。

【図２】本発明の一実施の形態例の動作周波数測定装置
のクロック発生の動作を説明するタイムチャートであ
る。

【図３】本発明の一実施の形態例の動作周波数測定装置
の主要部の電気的構成を示す構成図である。

【図４】本発明の一実施の形態例の動作周波数測定装置
の動作を説明するタイムチャートである。

【符号の説明】

１００被検査回路１０１ＣＰＵ１０２テストデータ生成部１０３判定部４１０基準クロック発生部４２０ディレイチェーン部４３０遅延検出部４４０切替制御部４５０セレクト部

Claims

【特許請求の範囲】

【請求項１】被検査回路の動作可能な周波数を測定す
る動作周波数測定装置であって、発生するクロックの周波数を周波数データにより指示す
る制御部と、前記周波数データに応じた周波数のクロックを発生する
クロック発生装置と、被検査回路に入力テストデータを供給し、前記被検査回
路が入力テストデータを受けて出力する出力テストデー
タと前記期待値テストデータとを比較することにより前
記被検査回路の動作状態を判定するテスト回路と、を備
え、前記クロック発生装置が発生するクロックの周波数を変
化させつつ、前記被検査回路の動作状態を判定すること
で、被検査回路の動作可能な周波数を測定する、ことを
特徴とする動作周波数測定装置。
【請求項２】前記クロック発生装置は、基準クロックを遅延させた複数の遅延クロックを生成す
るためにディレイ素子をチェーン状に接続したディレイ
チェーン部と、前記ディレイチェーン部の出力から遅延情報を導き出す
遅延検出部と、前記遅延情報と前記周波数データとを参照して、前記複
数の遅延クロックの中から選択すべき遅延クロックを示
す切替制御情報を生成する切替制御部と前記切替制御情
報に基づいて前記複数の遅延クロックの中から選択して
所望の周波数のクロックを生成するセレクト部と、によ
り構成される、ことを特徴とする請求項１記載の動作周
波数測定装置。
【請求項３】前記テスト回路は、被検査回路に供給する入力テストデータと、被検査回路
に入力テストデータを供給して正常時に期待される期待
値テストデータとを発生するテストデータ生成部と、前記被検査回路が前記入力テストデータを受けて出力す
る出力テストデータと前記期待値テストデータとを比較
することにより前記被検査回路の動作状態を判定する判
定部と、により構成されることを特徴とする請求項１ま
たは請求項２のいずれかに記載の動作周波数測定装置。
【請求項４】前記遅延検出部は、前記ディレイチェー
ン部からの複数の遅延信号の出力にそれぞれフリップフ
ロップを接続し、前記遅延信号の出力のうち互いに隣り
合う出力の論理が相異なる箇所を１カ所以上を検出する
回路を設け、すべてのフリップフロップのクロックは同
一のクロックまたは同一の任意の信号を入力し、論理が
相異なる箇所の値と前記クロックの動作周波数とから遅
延情報を算出する、ことを特徴とする請求項１乃至請求
項３のいずれかに記載の動作周波数測定装置。
【請求項５】前記各部が集積回路で構成される、こと
を特徴とする請求項１乃至請求項４のいずれかに記載の
動作周波数測定装置。
【請求項６】前記各部がデジタル回路で構成される、
ことを特徴とする請求項１乃至請求項５のいずれかに記
載の動作周波数測定装置。
【請求項７】前記請求項１乃至請求項６のいずれかの
動作周波数測定装置を備え、画像処理回路を被検査回路
とする、ことを特徴とする画像形成装置。