JP2008157881A - タイミング検査装置 - Google Patents

Abstract

【課題】回路規模が小さい検査基板でタイミングを検査することが可能なタイミング検査装置を実現する。
【解決手段】半導体デバイスの良否を検査するタイミング検査装置において、遅延時間が設定され、この遅延時間に応じて試験信号を遅延させた被測定信号を出力する半導体デバイスが搭載された検査基板と、前記遅延時間を設定する制御信号及び前記試験信号を前記半導体デバイスに出力し、前記被測定信号が遷移するタイミング及び遅延時間を求めて前記半導体デバイスの良否を検査する演算制御部で構成されるテスタとを備える。
【選択図】 図１

Description

本発明は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及びＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の半導体デバイスから出力される信号のエッジのタイミングを測定して半導体デバイスの良否を判定するタイミング検査装置に関して、特に回路規模が小さい検査基板で半導体デバイスから出力される信号のエッジのタイミングを検査することが可能なタイミング検査装置に関する。

従来の半導体デバイスの良否を判定するタイミング検査装置に関連する先行技術文献としては次のようなものがある。

特開平６−１３８１７３号公報 特開平１０−０１０１７９号公報

従来から、半導体デバイスの信号を検査する装置として検査装置（いわゆるテスタ装置）が用いられている。この検査装置は、一般的に被検査対象（以下、ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）という）としての半導体デバイスに対して試験信号（言い換えれば、テストパターン）を与え、ＤＵＴから出力される信号と予め定められた期待値とを比較し、パス・フェイルを判断することによりＤＵＴの良、不良を判定している。

この検査装置には、タイミング調整用の半導体デバイス（ＤＵＴ）からの出力が遅延設定に応じて正確に変化するか否かといったタイミング検査を実施するために、基準信号と遅延されたＤＵＴからの出力との遅延時間差を測定することにより、ＤＵＴのタイミング検査を行う検査装置がある。

ちなみに、タイミング調整用の半導体デバイスは、遅延設定機能を有し、遅延時間を設定し、その遅延時間に応じて入力信号を遅延させて出力する半導体デバイスであり、入出力のタイミングを調整するタイミング調整機構などに利用される。

図６はこのような従来の半導体デバイスの信号のエッジのタイミングを検査するタイミング検査装置の一例を示す構成ブロック図である。図６において１はテスタ、２はＦＣ（ＦｕｎＣｔｉｏｎ：ファンクション）モジュール、３はＤＣモジュール、４はリレーの入出力端子の接続を切り替え制御するリレー制御モジュール、５は検査基板、６、８及び９はリレー、７は分配回路、１０はタイミング測定回路、１００は半導体デバイス（以下、ＤＵＴ）である。

ＦＣモジュール２、ＤＣモジュール３及びリレー制御モジュール４によってテスタ１が構成される。検査基板５にはリレー６、８及び９、分配回路７及びタイミング測定回路１０が備えられ、ＤＵＴ１００が搭載される。

ＦＣモジュール２は、ＤＵＴ１００が遅延設定に応じて正確に変化するかどうかといったタイミング検査を実施するため、遅延時間を設定する制御信号をＤＵＴ１００に出力すると共に一定周期のパルス信号である試験信号をＤＵＴ１００に供給する。

また、ＦＣモジュール２は、ＤＵＴ１００により遅延されて出力された試験信号（被測定信号）の遅延時間が予め設定された期待値に一致するか否かを判定し、ＤＵＴ１００の良否を判定する。

ＦＣモジュール２の出力端子はリレー６の入力端子に接続され、ＦＣモジュール２の制御出力端子はＤＵＴ１００の制御端子にそれぞれ接続される。また、リレー６の一方の出力端子は分配回路７の入力端子に接続される。

分配回路７の一方の出力端子はタイミング測定回路１０の一方の入力端子に接続され、分配回路７の他方の出力端子はリレー８の一方の入力端子に接続される。また、リレー６の他方の出力端子はリレー８の他方の入力端子に接続される。

一方、リレー８の出力端子はＤＵＴ１００の入力端子に接続され、ＤＵＴ１００の出力端子はリレー９の入力端子に接続される。

リレー９の一方の出力端子はタイミング測定回路１０の他方の入力端子に接続され、タイミング測定回路１０の出力端子はＤＣモジュール３の入力端子に接続される。また、リレー制御モジュール４の制御出力端子はリレー６、８及び９の制御端子にそれぞれ接続される。

ここで、図６に示す従来例の動作を図７を用いて説明する。図７は従来例の動作を説明する説明図である。

ＦＣモジュール２から制御信号がＤＵＴ１００の制御端子に入力され、ＤＵＴ１００はこの制御信号に基づいて、遅延時間を設定する。

また、リレー制御モジュール４からリレー制御信号が出力され、リレー６、８及び９の制御端子にそれぞれ入力される。

これらのリレー制御信号に基づいて、リレー６は分配回路７への出力を選択し、リレー８は分配回路７からの入力を選択し、リレー９はタイミング測定回路１０への出力を選択するようにそれぞれ切り替えられる。

ＦＣモジュール２から一定周期のパルス信号である試験信号が出力され、リレー６を介して分配回路７の入力端子に入力される。

試験信号は分配回路７によって分配され、タイミング測定回路１０の一方の入力端子及びリレー８を介しＤＵＴ１００の入力端子にそれぞれ入力される。

試験信号は設定された遅延時間だけＤＵＴ１００によって遅延されて出力される。また、ＤＵＴ１００からの出力は被測定信号としてリレー９を介してタイミング測定回路１０の他方の入力端子に入力される。

例えば、図７に示すように図７中”ＴＳ１１０”に示す一定周期のパルス信号である試験信号は、ＤＵＴ１００によって図７中”ＴＰ１１０”に示す遅延時間だけ遅延され、図７中”ＯＳ１１０”に示す被測定信号として出力される。

また、タイミング測定回路１０は、試験信号とＤＵＴ１００から出力された被測定信号とを比較して遅延時間差を算出すると共に、この遅延時間差を電圧に変換してＤＣモジュール３に印加させる。

テスタ１はこのタイミング測定回路１０からの電圧がＤＵＴ１００に予め設定された電圧の許容範囲内であるか否かを判定して、ＤＵＴ１００の良否を判定する。

このように、テスタ１は、この電圧が予め定められた電圧の許容範囲内である場合は合格、電圧の許容範囲内でない場合は不合格として、ＤＵＴ１００の良否を判定する。

この結果、タイミング測定回路が試験信号とＤＵＴで遅延された被測定信号とを比較して遅延時間差を電圧に変換し、テスタがこの電圧は予め設定された電圧の許容範囲内であるか否に基づいてＤＵＴの良否を判定することにより、ＤＵＴの出力が遅延設定に応じて正確に変化するか否かといったタイミング検査を行うことが可能となる。

一方、従来のタイミング検査装置のＤＵＴ１００のオープン（開放）／ショート（短絡）検査を行う場合について図８を用いて説明する。

図８は従来の半導体デバイスの信号のエッジのタイミングを検査するタイミング検査装置の他の一例（オープン／ショート検査を行う場合）を示す構成ブロック図である。図８において１、２、３、４、５、６、７、８、９及び１０は図６と同一符号を付してある。

ちなみに、図８に示す従来例はオープン／ショート検査に係る構成以外は図６に示す従来例の構成ブロック図と同じ構成であるため説明を適宜省略する。

ＤＣモジュール３はオープン／ショート検査を行うための試験信号を出力し、ＤＵＴ１００の特定のピンに所定の電圧値の直流電圧が印加されたときに測定される電流値が予め定められた電流値の範囲内であるか否かを判定し、半導体デバイスの良否を判定するといった検査を行うモジュールである。

リレー制御モジュール４の制御出力端子はリレー６、８及び９の制御端子にそれぞれ接続される。

ＤＣモジュール３の出力端子はリレー６の入力端子に接続され、リレー６の一方の出力端子はリレー８の一方の入力端子に接続される。

リレー８の出力端子はＤＵＴ１００の入力端子に接続され、ＤＵＴ１００の出力端子はリレー９の入力端子に接続される。また、リレー９の一方の出力端子はＤＣモジュール３の入力端子に接続される。

ここで、図８に示す従来例の動作を説明する。ＤＵＴ１００のオープン／ショート検査を行う場合では、リレー制御モジュール４が複数のリレー制御信号を出力し、このリレー制御信号はリレー６、８及び９にそれぞれ入力される。

これらのリレー制御信号に基づいて、リレー６はリレー８への出力を選択し、リレー８はリレー６からの入力を選択し、リレー９はＤＣモジュール３への出力を選択するようにそれぞれ切り替えられる。

ＤＣモジュール３は試験信号をリレー６に出力する。また、この試験信号はリレー６及び８を介してＤＵＴ１００の入力端子に入力される。

入力された試験信号はＤＵＴ１００の特定のピンに印加され、被測定信号としてリレー９に出力される。この被測定信号はリレー９を介してＤＣモジュール３に入力される。

ＤＣモジュール３は、被測定信号の電流値を測定し、この電流値が予め定められた電流値の許容範囲内であるか否かを判定する。

ＤＣモジュール３は、この電流値が予め定められた電流値の許容範囲内である場合は合格、電流値の許容範囲内でない場合は不合格とし、ＤＵＴ１００の良否を判定する。

この結果、ＤＣモジュールは試験信号を出力し、この試験信号がＤＵＴの特定のピンに印加され被測定信号としてＤＣモジュールに出力され、ＤＣモジュールはこの被測定信号の電流値が予め定められた電流値の範囲内であるか否かによってＤＵＴの良否を判定することにより、オープン／ショート検査を行うことが可能となる。

しかし、図６に示す従来例では、ＤＵＴの良否を判定するためにはタイミング測定回路、分配回路及びリレーが必要となることにより、検査基板の回路規模が大きくなってしまうといった問題があった。
また、基準信号をタイミング測定回路に入力するための配線経路が必要であることにより、検査基板の設計が複雑になってしまうといった問題があった。
従って本発明が解決しようとする課題は、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能なタイミング検査装置を実現することにある。

上記のような課題を達成するために、本発明のうち請求項１記載の発明は、
半導体デバイスの良否を検査するタイミング検査装置において、
遅延時間が設定され、この遅延時間に応じて試験信号を遅延させた被測定信号を出力する半導体デバイスが搭載された検査基板と、前記遅延時間を設定する制御信号及び前記試験信号を前記半導体デバイスに出力し、前記被測定信号が遷移するタイミング及び遅延時間を求めて前記半導体デバイスの良否を検査する演算制御部で構成されるテスタとを備えることにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項２記載の発明は、
請求項１記載の発明であるタイミング検査装置において、
前記演算制御部が、遅延時間を設定する前記制御信号及び一定周期のパルス信号である前記試験信号を前記半導体デバイスに出力することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項３記載の発明は、
請求項１記載の発明であるタイミング検査装置において、
前記演算制御部が、複数のストローブを設定されたストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これらのストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントし、このカウント値と前記ストローブの発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項４記載の発明は、
請求項３記載の発明であるタイミング検査装置において、
前記演算制御部が、前記試験信号が遷移する時点から前記ストローブの発生間隔ずつ遅らせて前記ストローブを複数回発生させることにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項５記載の発明は、
請求項３記載の発明であるタイミング検査装置において、
前記被測定信号の測定値と前記期待値との一致若しくは不一致の状態遷移が生じるまでストローブを発生させることにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項６記載の発明は、
請求項１記載の発明であるタイミング検査装置において、
前記演算制御部が、前記被測定信号が遷移するタイミングに基づき、前記半導体デバイスが前記試験信号を遅らせる遅延時間を算出し、この遅延時間が予め設定された遅延時間の許容範囲内であるか否かによって半導体デバイスの良否を判定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項７記載の発明は、
請求項１記載の発明であるタイミング検査装置において、
前記演算判定部が、複数の第１ストローブを設定された第１のストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これらの前記第１ストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の状態遷移に基づき前記被測定信号が立ち上がる期間を求め、この期間内に複数の第２ストローブを設定された第２のストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これら前記第２のストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントし、このカウント値と前記第２のストローブ発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項８記載の発明は、
請求項７記載の発明であるタイミング検査装置において、
前記演算判定部が、前記第２のストローブの発生間隔を前記第１のストローブの発生間隔よりも短く設定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

請求項９記載の発明は、
請求項３記載の発明であるタイミング検査装置において、
前記演算判定部が、複数のストローブを設定されたストローブの発生間隔ずつ遅らせてそれぞれ発生させると共に、前記ストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントする動作を複数回行い、得られた複数の前記カウント値の平均値を算出し、この平均値と前記ストローブの発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

本発明によれば次のような効果がある。
請求項１、２、３、４、５、６、７、８及び請求項９の発明によれば、
テスタに備えられた演算制御部が半導体デバイスの遅延時間を設定する制御信号及び試験信号を前記半導体デバイスに出力し、半導体デバイスから出力される被測定信号が遷移するタイミング及び遅延時間を求めて前記半導体デバイスの良否を検査することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

以下本発明を図面を用いて詳細に説明する。図１は本発明に係るタイミング検査装置の一実施例を示す構成図である。

図１において１１はテスタ、１２はＦＣモジュール、１３は検査基板である。また、１０１はＦＣモジュール１２から構成される演算制御部、１１０は半導体デバイス（以下、ＤＵＴ）である。

テスタ１１には演算制御部１０１が備えられ、検査基板１３にはＤＵＴ１１０が搭載される。

ＦＣモジュール１２の出力端子はＤＵＴ１１０の入力端子に接続され、ＦＣモジュール１２の制御出力端子はＤＵＴ１１０の制御端子に接続される。また、ＤＵＴ１１０の出力端子はＦＣモジュール１２の入力端子に接続される。

ここで、図１に示す本発明に係るタイミング検査装置の一実施例の動作について図２及び図３を用いて説明する。図２及び図３は図１に示す一実施例の動作を説明する説明図である。

ＦＣモジュール１２は、ＤＵＴ１１０の出力が遅延設定に応じて正確に変化するかどうかといったタイミング検査を実施するため、遅延時間を設定する制御信号及び一定周期のパルス信号である試験信号をＤＵＴ１１０に出力すると共に、ストローブの発生間隔を設定し、この発生間隔ずつ時間をずらしてストローブを発生させながら、ストローブが発生した時点における被測定信号の測定値が予め設定された期待値に一致するか否かを判定する。

ＦＣモジュール１２は、図１中”ＳＰ１１０”に示す制御信号を出力し、ＤＵＴ１１０は、図１中”ＳＰ１１０”に示す制御信号に基づいて遅延時間を設定する。

ＦＣモジュール１２は、図１中”ＴＳ１１０”に示す一定周期のパルス信号である試験信号を出力し、ＤＵＴ１１０は、図１中”ＴＳ１１０”に示す試験信号を設定された遅延時間だけ遅延させ、図１中”ＯＳ１１０”に示す被測定信号としてＦＣモジュール１２に出力する。

例えば、図２に示すようにＤＵＴ１１０は、図２中”ＴＳ１２０”に示す一定周期のパルス信号である試験信号を図２中”ＴＰ１２０”に示す遅延時間だけ遅らせて図２中”ＯＳ１２０”に示す被測定信号としてＦＣモジュール１２に出力する。

ＦＣモジュール１２は、ストローブとストローブとの時間間隔（ストローブ発生間隔（図示せず））を設定し、このストローブ発生間隔に基づいてストローブを複数回発生させる。

例えば、ＦＣモジュール１２は、図２中”ＴＳ１２０”に示す試験信号が立ち上がった時点からストローブ発生間隔（図示せず）だけ遅らせて図２中”ＳＢ１２０”に示すストローブを発生させる。

次に、ＦＣモジュール１２は、図２中”ＳＢ１２０”に示すストローブを発生させた時間にさらにストローブ発生間隔（図示せず）だけ遅らせて図２中”ＳＢ１２１”に示すストローブを発生させる。

さらに、ＦＣモジュール１２は、図２中”ＳＢ１２２”、”ＳＢ１２３”、”ＳＢ１２４”及び”ＳＢ１２５”に示すストローブを上述のように直前のストローブを発生させた時間よりもストローブ発生間隔（図示せず）だけ遅らせてそれぞれ発生させる。

これらの複数のストローブによる被測定信号のタイミング検査をよりわかりやすく説明するために、図３を用いて説明する。

図３は被測定信号の立ち上がるタイミングとストローブ発生間隔及びパス・フェイル判定結果のカウント数との関係を示している。

また、図３は試験信号及び被測定信号を試験信号の立ち上がりに同期させて図面中に重ね合わせ、図２で示した複数のストローブが発生する様子を表している。

ＦＣモジュール１２は、ストローブの発生間隔を設定する。例えば、図３に示すようにＦＣモジュール１２は図３中”ＳＴ１３０”に示すストローブ発生間隔を設定する。

また、ＦＣモジュール１２は、試験信号が立ち上がった時点からストローブ発生間隔ずつ遅らせて複数のストローブを発生させる。

例えば、ＦＣモジュール１２は、図３中”ＳＢ１３０”、”ＳＢ１３１”、”ＳＢ１３２”、”ＳＢ１３３”、”ＳＢ１３４”及び”ＳＢ１３５”に示すストローブをそれぞれ図３中”ＴＳ１３０”に示す試験信号が立ち上がった時点から図３中”ＳＴ１３０”に示すストローブ発生間隔ずつ遅らせて発生させる。

ＦＣモジュール１２は、これらのストローブが発生した時点の被測定信号の測定値が予め設定された期待値に一致するか否かパス・フェイル判定を行う。

例えば、ＦＣモジュール１２は、図３中”ＯＳ１３０”に示す被測定信号の期待値をハイレベルに設定し、ストローブが発生した時点の図３中”ＯＳ１３０”に示す被測定信号の測定値がハイレベルである場合には”パス（Ｐａｓｓ）”、ローレベルである場合には”フェイル（Ｆａｉｌ）”として判定する。

ＦＣモジュール１２は、パス・フェイル判定の判定結果がフェイルからパスに遷移するまでストローブを発生し、”フェイル”と判定された回数をカウントすると共に被測定信号が立ち上がる期間を検出する。

言い換えれば、ＦＣモジュール１２は、ストローブが発生した時点の図３中”ＯＳ１３０”に示す被測定信号の測定値と期待値との判定結果が状態遷移するまでストローブを発生させると共に、被測定信号の測定値と期待値とが一致若しくは不一致の回数をカウントする。

例えば、ＦＣモジュール１２は、図３中”ＳＢ１３０”、”ＳＢ１３１”、”ＳＢ１３２”、”ＳＢ１３３”及び”ＳＢ１３４”に示すストローブが発生する時点の図３中”ＯＳ１３０”に示す被測定信号の測定値がローレベルであれば、”フェイル”と判定すると共に”フェイル”と判定された回数（例えば、”Ｋ回”）をカウントする。

また、ＦＣモジュール１２は、図３中”ＳＢ１３５”に示すストローブが発生する時点の図３中”ＯＳ１３０”に示す被測定信号の測定値がハイレベルであれば、”パス”と判定する。

すなわち、ＦＣモジュール１２は、図３中”ＳＢ１３４”に示すストローブが発生してから図３中”ＳＢ１３５”に示すストローブが発生するまでの期間内に図３中”ＯＳ１３０”に示す被測定信号が立ち上がることを検出することになる。

ＦＣモジュール１２は、パス・フェイル判定の結果得られた”フェイル”と判定された回数（Ｋ）及び図３中”ＳＴ１３０”に示すストローブ発生間隔（ＳＴ）に基づいて、図３に示すように以下の式（１）によって図３中”ＯＳ１３０”に示す被測定信号が立ち上がるタイミング（ＯＴ）を算出する。
ＯＴ＝ＳＴ×Ｋ＋ＳＴ×０．５・・・（１）

ちなみに、ＦＣモジュール１２は、式（１）によって”ＳＴ×０．５”を加算して、図３中”ＳＢ１３４”に示すストローブが発生してから図３中”ＳＢ１３５”に示すストローブが発生するまでの期間の中間の時点を算出する。

また、テスタ１１はＦＣモジュール１２によって算出された図３中”ＯＳ１３０”に示す被測定信号の立ち上がるタイミングにより、図３中”ＯＳ１３０”に示す被測定信号が図３中”ＴＳ１３０”に示す試験信号から遅延する遅延時間を算出し、この算出された遅延時間が予め設定された遅延時間の許容範囲内であるか否かを判定する。

また、テスタ１１は算出された遅延時間が許容範囲内である場合は合格、許容範囲内でない場合は不合格として、ＤＵＴの良否を判定する。

この結果、ＦＣモジュールが複数のストローブをそれぞれ設定された発生間隔ずつ遅らせて発生させ、ストローブの発生時点における被測定信号の測定値が期待値に一致するか否かの判定し、この判定に基づき被測定信号のエッジのタイミングを求めて遅延時間を算出すると共に、この遅延時間が許容範囲内であるか否かによってＤＵＴの良否を判定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

一方、ＦＣモジュール１２が、直前の測定で求められた被測定信号が立ち上がる期間内でストローブの発生時点における被測定信号の測定値が期待値に一致するか否かによって被測定信号のエッジのタイミングを算出するといった測定を再び行うことにより、図２中”ＯＳ１２０”に示す被測定信号が立ち上がるタイミングをより精密に検査することが可能となる。

このような図１の本発明に係るタイミング検査装置が直前の測定で求められた被測定信号が立ち上がる期間内で再び被測定信号のエッジのタイミングを測定するタイミング検査を行う動作について図４を用いて説明する。図４は図１に示す一実施例の動作を説明する説明図である。

まず、ＦＣモジュール１２は、第１のストローブ発生間隔を設定する。例えば、図４に示すように、ＦＣモジュール１２は図４中”ＳＴ１４０”に示すストローブ発生間隔を設定する。

また、ＦＣモジュール１２は、第１のストローブ発生間隔に基づいて複数のストローブをそれぞれ発生させる。

例えば、ＦＣモジュール１２は、図４中”ＳＢ１４０”、”ＳＢ１４１”、”ＳＢ１４２”及び”ＳＢ１４３”に示すストローブを図４中”ＴＳ１４０”に示す試験信号が立ち上がった時点から図４中”ＳＴ１４０”に示すストローブ発生間隔ずつ遅らせてそれぞれ発生させる。

ＦＣモジュール１２は、これらのストローブが発生した時点における被測定信号の測定値が予め設定された期待値に一致するか否かパス・フェイル判定を行う。

例えば、ＦＣモジュール１２は図４中”ＯＳ１４０”に示す被測定信号の期待値をハイレベルに設定し、ストローブが発生した時点の図４中”ＯＳ１４０”に示す被測定信号の測定値がハイレベルである場合には”パス”、ローレベルである場合には”フェイル”として判定する。

また、ＦＣモジュール１２は、パス・フェイル判定の判定結果がフェイルからパスに遷移するまでストローブを発生し、”フェイル”と判定された回数をカウントすると共に被測定信号が立ち上がる期間を検出する。

例えば、ＦＣモジュール１２は、図４中”ＳＢ１４０”、”ＳＢ１４１”及び”ＳＢ１４２”に示すストローブが発生する時点の図４中”ＯＳ１４０”に示す被測定信号の測定値がローレベルであれば、”フェイル”と判定すると共に”フェイル”と判定された回数をカウントする。

また、ＦＣモジュール１２は、図４中”ＳＢ１４３”に示すストローブが発生する時点の図４中”ＯＳ１４０”に示す被測定信号の測定値がハイレベルであれば、”パス”と判定する。

すなわち、ＦＣモジュール１２は、図４中”ＳＢ１４２”に示すストローブが発生してから図４中”ＳＢ１４３”に示すストローブが発生するまでの期間内に図４中”ＯＳ１４０”に示す被測定信号が立ち上がることを検出することになる。

そして、ＦＣモジュール１２は、第２のストローブ発生間隔を設定し、この測定結果に基づき先に検出された被測定信号が立ち上がる期間内に第２のストローブ発生間隔に基づき複数のストローブを発生させる。

例えば、ＦＣモジュール１２は、図４中”ＳＢ１４２”に示すストローブが発生してから図４中”ＳＢ１４３”に示すストローブが発生するまでの期間内に図４中”ＳＢ１４４”、”ＳＢ１４５”、”ＳＢ１４６”及び”ＳＢ１４７”に示すストローブを図４中”ＳＴ１４１”に示すストローブ発生間隔ずつ遅らせてそれぞれ発生させる。

ここで、ＦＣモジュール１２は、図４中”ＳＢ１４４”に示すストローブを図４中”ＳＢ１４２”に示すストローブと同じタイミングで発生すると共に、図４中”ＳＴ１４１”に示すストローブ発生間隔を図４中”ＳＴ１４０”に示すストローブ発生間隔よりも小さい間隔に設定する。

また、ＦＣモジュール１２は、これらのストローブが発生した時点の被測定信号の測定値が予め設定された期待値に一致するか否かパス・フェイル判定を行い、判定結果がフェイルからパスに遷移するまでストローブを発生し、”フェイル”と判定された回数をカウントすると共に被測定信号が立ち上がる期間を検出する。

例えば、ＦＣモジュール１２は、図４中”ＳＢ１４４”、”ＳＢ１４５”、”ＳＢ１４６”及び”ＳＢ１４７”に示すストローブが発生する時点で図４中”ＯＳ１４０”に示す被測定信号の測定値と予め設定された期待値とのパス・フェイル判定を行う。

ＦＣモジュール１２は、図４中”ＳＢ１４４”、”ＳＢ１４５”、”ＳＢ１４６”に示すストローブが発生する時点の被測定信号の測定値が”ローレベル”であれば、”フェイル”と判定し、図４中”ＳＢ１４７”に示すストローブが発生する時点の被測定信号の測定値が”ハイレベル”であれば、”パス”と判定する。

次に、ＦＣモジュール１２は、図４中”ＳＢ１４６”に示すストローブまでの各ストローブの”フェイル”と判定された回数及びストローブ発生間隔に基づいて上述の式（１）によって図４中”ＯＳ１４０”に示す被測定信号が立ち上がるタイミングを算出する。

このように、ＦＣモジュール１２が、図４中”ＳＴ１４１”に示すストローブ発生間隔を図４中”ＳＴ１４０”に示すストローブ発生間隔よりも小さく設定すると共に、図４中”ＳＢ１４２”に示すストローブと図４中”ＳＢ１４３”に示すストローブとが発生された期間内に複数のストローブを発生させることにより、図４中”ＯＳ１４０”に示す被測定信号の立ち上がるタイミングをより精密に測定することが可能となる。

また、テスタ１１はＦＣモジュール１２によって算出された図４中”ＯＳ１４０”に示す被測定信号が立ち上がるタイミングに基づいて遅延時間を算出し、この算出された遅延時間が予め設定された遅延時間の許容範囲内であるか否かを判定し、ＤＵＴ１１０の良否を判定する。

この結果、ＦＣモジュールが複数のストローブをそれぞれ設定された発生間隔ずつ遅らせて発生させ、ストローブの発生時点の被測定信号の測定値が期待値に一致するか否かの判定結果に基づいて被測定信号が立ち上がる期間を求め、この期間内において再び複数のストローブを発生させ、被測定信号のエッジのタイミングを求めて遅延時間を算出すると共に、この遅延時間が許容範囲内であるか否かによってＤＵＴの良否を判定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

なお、図１等に示す実施例では、ＦＣモジュール１２がＤＵＴ１１０に制御信号を出力すると共に、一定周期のパルス信号である試験信号をＤＵＴ１１０に出力し、図３中”ＯＳ１３０”に示す被測定信号と予め設定された期待値とのパス・フェイル判定によって被測定信号が立ち上がるタイミングを算出すると例示されているが、特にこれに限定されるものではなく、一以上のＦＣモジュールが制御信号をＤＵＴに出力し、一定周期のパルス信号である試験信号をＤＵＴに出力し、被測定信号と予め設定された期待値とのパス・フェイル判定によって被測定信号が立ち上がるタイミングを算出するものであっても構わない。

また、図１等に示す実施例では、ＦＣモジュール１２が被測定信号の期待値をハイレベルに設定し、被測定信号がハイレベルであれば”パス”、ローレベルであれば”フェイル”として判定し、”フェイル”と判定された回数及びストローブ発生間隔に基づいて被測定信号が立ち上がるタイミングを算出すると例示されているが、特にこれに限定されるものではなく、ＦＣモジュール１２は被測定信号の期待値をローレベルに設定し、被測定信号がハイレベルであれば”フェイル”、ローレベルであれば”パス”として判定され、”パス”と判定された回数及びストローブ発生間隔に基づき被測定信号が立ち上がるタイミングを算出するものであっても構わない。

例えば、ＦＣモジュール１２は、”パス”と判定された回数（Ｋｐ）及びストローブ発生間隔（ＳＴ）に基づき、以下の式（２）によって被測定信号が立ち上がるタイミング（ＯＴ）を算出する。
ＯＴ＝ＳＴ×Ｋｐ＋ＳＴ×０．５・・・（２）

この結果、ＦＣモジュールが複数のストローブをそれぞれ設定された発生間隔ずつ遅らせて発生させ、ストローブ発生時点の被測定信号と予め設定された期待値とのパス・フェイル判定をして”パス”と判定された回数に基づいて被測定信号が立ち上がるタイミングを求め遅延時間を算出すると共に、この遅延時間が許容範囲内であるか否かによってＤＵＴの良否を判定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

また、図１等に示す実施例では、式（１）では”ＳＴ（ストローブ発生間隔）×０．５”が加算されて図３中”ＳＢ１３４”に示すストローブが発生してから図３中”ＳＢ１３５”に示すストローブが発生するまでの期間の中間のタイミングが算出されると例示されているが、特にこれに限定されるものではなく、図３中”ＳＢ１３４”に示すストローブが発生してから図３中”ＳＢ１３５”に示すストローブが発生するまでの期間内に被測定信号が立ち上がるタイミングが算出されるものであっても構わない。

すなわち、被測定信号と期待値とのパス・フェイル判定で判定結果が”フェイル”と”パス”とが切り替わるストローブ発生間隔内に被測定信号が立ち上がるタイミングが算出されることになる。

また、図１等に示す実施例では、ＦＣモジュール１２が”フェイル”と判定された回数及び図３中”ＳＴ１３０”に示すストローブ発生間隔に基づいて図３中”ＯＳ１３０”に示す被測定信号が立ち上がるタイミングを算出すると例示されているが、特にこれに限定されるものではなく、ＦＣモジュールが測定信号のエッジのタイミングを検出するといった測定を複数回行い、”フェイル”と判定された回数の平均値に基づいて被測定信号が立ち上がるタイミングを算出するものであっても構わない。

このような被測定信号のエッジのタイミング測定を複数回行い、”フェイル”と判定された回数の平均値に基づいて被測定信号のエッジのタイミングを算出する実施例について図５を用いて説明する。図５は図１に示す一実施例の動作を説明する説明図である。

例えば、図５に示すように、ＦＣモジュール１２は複数のストローブを発生させ、ストローブが発生した時点の被測定信号の測定値が予め設定された期待値に一致するか否かパス・フェイル判定を行い、判定結果が”フェイル”から”パス”に遷移するまでストローブを発生させて被測定信号が立ち上がる期間を検出するといった被測定信号のエッジのタイミング測定を複数回行う。

例えば、ＦＣモジュール１２は、図５中”ＳＴ１５０”に示すストローブ発生間隔を設定し、図５中”ＴＳ１５０”に示す試験信号が立ち上がった時点から図５中”ＳＴ１５０”に示すストローブ発生間隔ずつ遅らせて図５中”ＳＢ１５０”、”ＳＢ１５１”、”ＳＢ１５２”及び”ＳＢ１５３”に示すストローブをそれぞれ発生させる。

ＦＣモジュール１２は、各ストローブの発生時点の被測定信号と予め設定された期待値とが一致するか否かパス・フェイル判定を行う。

ＦＣモジュール１２は、図５中”ＳＢ１５０”、”ＳＢ１５１”及び”ＳＢ１５２”に示すストローブが発生する時点の被測定信号の測定値が”ローレベル”であれば、”フェイル”と判定すると共に”フェイル”と判定された回数をカウントする。

また、ＦＣモジュール１２は、図５中”ＳＢ１５３”に示すストローブが発生する時点の被測定信号の測定値が”ハイレベル”であれば、”パス”と判定する。

次に、ＦＣモジュール１２は、図５中”ＳＴ１５０”に示すストローブ発生間隔を設定し、図５中”ＴＳ１５０”に示す試験信号が立ち上がった時点から図５中”ＳＴ１５０”に示すストローブ発生間隔ずつ遅らせて図５中”ＳＢ１５４”、”ＳＢ１５５”、”ＳＢ１５６”及び”ＳＢ１５７”に示すストローブをそれぞれ発生させる。

ＦＣモジュール１２は、各ストローブの発生時点の被測定信号と予め設定された期待値とが一致するか否かパス・フェイル判定を行う。

ＦＣモジュール１２は、図５中”ＳＢ１５４”、”ＳＢ１５５”及び”ＳＢ１５６”に示すストローブが発生する時点の被測定信号の測定値が”ローレベル”であれば、”フェイル”と判定すると共に”フェイル”と判定された回数をカウントする。

また、ＦＣモジュール１２は、図５中”ＳＢ１５７”に示すストローブが発生する時点の被測定信号の測定値が”ハイレベル”であれば、”パス”と判定する。

さらに、ＦＣモジュール１２は、図５中”ＳＴ１５０”に示すストローブ発生間隔を設定し、図５中”ＴＳ１５０”に示す試験信号が立ち上がった時点から図５中”ＳＴ１５０”に示すストローブ発生間隔ずつ遅らせて図５中”ＳＢ１５４”、”ＳＢ１５５”、”ＳＢ１５６”及び”ＳＢ１５７”に示すストローブをそれぞれ発生させる。

ＦＣモジュール１２は、各ストローブの発生時点の被測定信号と予め設定された期待値とが一致するか否かパス・フェイル判定を行う。

ＦＣモジュール１２は、図５中”ＳＢ１５８”、”ＳＢ１４９”及び”ＳＢ１６０”に示すストローブが発生する時点の被測定信号の測定値は”ローレベル”であれば、”フェイル”と判定すると共に”フェイル”と判定された回数をカウントする。

ＦＣモジュール１２は、図５中”ＳＢ１６１”に示すストローブが発生する時点の被測定信号の測定値は”ハイレベル”であれば、”パス”と判定する。

また、ＦＣモジュール１２は、上述のようなタイミング測定を複数回行うことにより、複数の”フェイル”と判定された回数のカウント値をそれぞれ得て、これらのカウント値に基づきＦＣモジュール１２は”フェイル”と判定された平均回数を求める。

例えば、ＦＣモジュール１２は、被測定信号のエッジのタイミング測定回数（Ｎ）及び各タイミング測定の”フェイル”と判定された回数に基づき、以下の式（３）によってフェイル平均回数（ＡＫ）を算出する。
フェイル平均回数（ＡＫ）＝フェイル判定回数の合計／Ｎ・・・（３）

ＦＣモジュール１２は、このフェイル平均回数に基づき上述の式（１）を用いることにより、図４中”ＯＳ１４０”に示す被測定信号が立ち上がるタイミングを算出する。

この結果、複数のストローブを設定されたストローブの発生間隔ずつ遅らせてそれぞれ発生させると共に、ストローブの発生時点における被測定信号の測定値と期待値とのフェイルと判定された回数をカウントし、これらのカウント値からフェイル平均回数を算出し、このフェイル平均回数及びストローブ発生間隔に基づき被測定信号が立ち上がるタイミングを算出すると共に、この遅延時間が許容範囲内であるか否かによってＤＵＴの良否を判定することにより、回路規模が小さい検査基板で半導体デバイスの信号のエッジのタイミングを検査することが可能となる。

また、ＦＣモジュールが”フェイル”と判定された回数の平均値に基づいて被測定信号が立ち上がるタイミングが算出されると例示されているが、特にこれに限定されるものではなく、”パス”と判定された回数に基づきフェイル平均回数を算出するものであっても構わない。

また、図１等に示す実施例では、ＦＣモジュール１２は試験信号が立ち上がる時点からストローブ発生間隔ずつ遅らせて複数のストローブを発生させると例示されているが、特にこれに限定されるものではなく、ＦＣモジュール１２は試験信号が立ち下がる時点からストローブ発生間隔ずつ遅らせて複数のストローブを発生させるものであっても構わない。

すなわち、ＦＣモジュール１２は試験信号が立ち上がる時点、若しくは、試験信号が立ち下がる時点（試験信号が遷移する時点）からストローブ発生間隔ずつ遅らせて複数のストローブを発生させるものであっても構わない。

また、図１等に示す実施例では、ＦＣモジュール１２が被測定信号の期待値を設定し、パス・フェイル判定の結果に基づいて被測定信号が立ち上がるタイミングを算出すると例示されているが、特にこれに限定されるものではなく、ＦＣモジュール１２が被測定信号の期待値を設定し、パス・フェイル判定の結果に基づいて被測定信号が立ち下がるタイミングを算出するものであっても構わない。

すなわち、ＦＣモジュール１２は被測定信号が立ち上がるタイミング、若しくは、被測定信号が立ち下がるタイミング（被測定信号が遷移するタイミング）を算出するものであっても構わない。

さらに、ＦＣモジュール１２は試験信号が立ち上がる時点、若しくは、立ち下がる時点からストローブ発生間隔ずつ遅らせて複数のストローブを発生させて被測定信号の期待値を設定し、パス・フェイル判定の結果に基づいて被測定信号が立ち上がるタイミング、若しくは、立ち下がるタイミングを算出するものであっても構わない。

本発明に係るタイミング検査装置の一実施例を示す構成図である。 図１に示す一実施例の動作を説明する説明図である。 図１に示す一実施例の動作を説明する説明図である。 図１に示す一実施例の動作を説明する説明図である。 図１に示す一実施例の動作を説明する説明図である。 従来の半導体デバイスの信号のエッジのタイミングを検査するタイミング検査装置の一例を示す構成ブロック図である。 従来例の動作を説明する説明図である。 従来の半導体デバイスの信号のエッジのタイミングを検査するタイミング検査装置の他の一例を示す構成ブロック図である。

符号の説明

１、１１ テスタ
２、１２ ＦＣモジュール
３ ＤＣモジュール
４ リレー制御モジュール
５、１３ 検査基板
６、８、９ リレー
７ 分配回路
１０ タイミング測定回路
１００、１１０ 半導体デバイス（ＤＵＴ）
１０１ 演算制御部

Claims (9)

1. 半導体デバイスの良否を検査するタイミング検査装置において、
   遅延時間が設定され、この遅延時間に応じて試験信号を遅延させた被測定信号を出力する半導体デバイスが搭載された検査基板と、
   前記遅延時間を設定する制御信号及び前記試験信号を前記半導体デバイスに出力し、前記被測定信号が遷移するタイミング及び遅延時間を求めて前記半導体デバイスの良否を検査する演算制御部で構成されるテスタと
   を備えることを特徴とするタイミング検査装置。
2. 前記演算制御部が、
   遅延時間を設定する前記制御信号及び一定周期のパルス信号である前記試験信号を前記半導体デバイスに出力することを特徴とする
   請求項１記載のタイミング検査装置。
3. 前記演算制御部が、
   複数のストローブを設定されたストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これらのストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントし、このカウント値と前記ストローブの発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することを特徴とする
   請求項１記載のタイミング検査装置。
4. 前記演算制御部が、
   前記試験信号が遷移する時点から前記ストローブの発生間隔ずつ遅らせて前記ストローブを複数回発生させることを特徴とする
   請求項３記載のタイミング検査装置。
5. 前記演算制御部が、
   前記被測定信号の測定値と前記期待値との一致若しくは不一致の状態遷移が生じるまでストローブを発生させることを特徴とする
   請求項３記載のタイミング検査装置。
6. 前記演算制御部が、
   前記被測定信号が遷移するタイミングに基づき、前記半導体デバイスが前記試験信号を遅らせる遅延時間を算出し、この遅延時間が予め設定された遅延時間の許容範囲内であるか否かによって半導体デバイスの良否を判定することを特徴とする
   請求項１記載のタイミング検査装置。
7. 前記演算判定部が、
   複数の第１ストローブを設定された第１のストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これらの前記第１ストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の状態遷移に基づき前記被測定信号が立ち上がる期間を求め、この期間内に複数の第２ストローブを設定された第２のストローブの発生間隔ずつ遅らせてそれぞれ発生させ、これら前記第２のストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントし、このカウント値と前記第２のストローブ発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することを特徴とする
   請求項１記載のタイミング検査装置。
8. 前記演算判定部が、
   前記第２のストローブの発生間隔を前記第１のストローブの発生間隔よりも短く設定することを特徴とする
   請求項７記載のタイミング検査装置。
9. 前記演算判定部が
   複数のストローブを設定されたストローブの発生間隔ずつ遅らせてそれぞれ発生させると共に、前記ストローブの発生時点における前記被測定信号の測定値と前記期待値との一致若しくは不一致の回数をカウントする動作を複数回行い、得られた複数の前記カウント値の平均値を算出し、この平均値と前記ストローブの発生間隔とに基づき前記被測定信号が遷移するタイミングを算出することを特徴とする
   請求項１記載のタイミング検査装置。

Images