CN105158591A - 概率数字延迟测量设备 - Google Patents
概率数字延迟测量设备 Download PDFInfo
- Publication number
- CN105158591A CN105158591A CN201510300801.4A CN201510300801A CN105158591A CN 105158591 A CN105158591 A CN 105158591A CN 201510300801 A CN201510300801 A CN 201510300801A CN 105158591 A CN105158591 A CN 105158591A
- Authority
- CN
- China
- Prior art keywords
- signal
- delay
- sampling
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title abstract description 18
- 238000005070 sampling Methods 0.000 claims abstract description 108
- 230000008859 change Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000003111 delayed effect Effects 0.000 claims abstract description 13
- 238000004891 communication Methods 0.000 claims abstract description 10
- 230000009466 transformation Effects 0.000 claims description 43
- 238000001514 detection method Methods 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 21
- 230000010354 integration Effects 0.000 claims description 7
- 230000009849 deactivation Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010977 unit operation Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B2001/70706—Spread spectrum techniques using direct sequence modulation using a code tracking loop, e.g. a delay locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Phase Differences (AREA)
Abstract
本发明涉及概率数字延迟测量设备。一种用于提供通信电子单元的延迟值的方法和对应的设备。数字输入信号由延迟元件延迟。延迟元件的输入和输出信号被采样并且经采样的信号被比较。当经采样的信号的幅度不相等时失配计数器递增，并且当输入信号转变时信号转变计数器N递增。所提供的延迟值与失配计数值成比例，与采样间隔的长度成比例，并且与信号转变计数值成反比例。
Description
本说明书涉及数字延迟测量设备、用于测量数字信号的延迟的方法，并且涉及包括数字延迟测量设备（诸如恒定延迟元件）的设备。
在通信电子设备中，通常期望的是将信号延迟固定时间量，例如在GPS系统中或在视频和音频数据的传输中。然而，可能难以构建随时间保持该延迟足够恒定的元件或者这是昂贵的，原因在于诸如由于IC制造期间的光刻变化所造成的改变和其他明显化学变化之类的生产相关的影响以及诸如温度和电压的变化之类的操作条件会影响延迟元件的延迟。
恒定延迟元件的另外的应用包括计算机时钟速率的控制。现今的计算机芯片通常使用高时钟速率。在高时钟速率下，影响延迟速率的生产变化和操作条件可能影响电子组件的同步。
使用延迟链以将信号延迟预定时间量的数字电路的一个具体示例是延迟锁定环（DLL）。DLL可以被用来改变时钟信号的相位，通常用以增强集成电路的时钟上升以数据输出有效定时特性。DLL还可以用于时钟恢复（CDR）。
DLL的主要组件是包括首尾连接的许多延迟门的延迟链。延迟链的输入连接到被负延迟的时钟。多路复用器连接到延迟链的每一级并且该多路复用器的选择器由控制电路自动更新以产生负延迟效果。DLL的输出是结果所得的、经负延迟的时钟信号。
本说明书公开了一种用于通过测量实际延迟并且通过随时间根据所测量的延迟对延迟进行调整来补偿延迟变化的改进的反馈机制。具体地，根据本说明书的反馈机制包括低频采样，其中输出信号和/或输入信号以与要测量的延迟的精确度相比可能是大的采样周期进行采样。
根据本说明书，尤其可以使用低采样周期来提供具有足够的精确度的低成本设备或者进一步增强延迟测量的精确度。具体地，对于诸如视频数据的传输和显示之类的多媒体应用而言，低成本设备可以提供足够的延迟精确度。
具体地，由具有相同幅度并且具有基本上相同矩形形状或包括基本上相同矩形脉冲的两个数字信号来提供要比较的信号，诸如延迟链的输入信号和输出信号。两个信号遵循相同输入信号时钟。此外，期望的延迟总是小于输入信号时钟的一个时钟周期，并且延迟不会随时间突然改变或改变大量。此外，两个采样本身不经受采样延迟，或者至少那些延迟是可忽略的，并且可允许基于大量的采样来提供延迟的估计。
通过示例的方式，可以利用包含具有良好定义的延迟时间的许多单元的抽头延迟线来实现延迟链。这可以例如利用串联连接的具有预定延迟时间的D型触发器单元来实现。
优选地，采样周期短于输入信号的时钟周期或者输入信号的两个转变的最小距离。在另外的实施例中，采样周期至少稍微短于预期的延迟。另一方面，采样周期可以比要实现的延迟测量的精确度长得多。
本说明书公开了用于利用延迟链提供或生成通信电子单元的延迟值的计算机实现的方法。
通信电子单元的数字输入信号及其对应的经延迟的输出信号以预定长度的采样间隔进行采样，特别地以与预期的延迟相当的或至少不比预期的延迟短得多的长采样周期进行采样。
经采样的输入信号的幅度或电压电平与经采样的输出信号的幅度进行比较，并且每次当经采样的输入信号的幅度在预定容差内不等于经采样的输出信号的幅度时，失配计数值M递增。
每当输入信号转变时信号转变计数值N递增，其中输入信号的转变还可以从输出信号的转变导出。
输入信号和输出信号之间的信号延迟值被生成为也称为概率值的值。所生成的信号延迟值与失配计数值M成正比例，与采样间隔的长度成正比例，并且与信号转变计数值N成反比例。
在一个实施例中，与延迟链的输入信号和输出信号的采样同时地执行采样。
具体地，可以由用于对具有两个电压电平的信号进行采样的一个或多个1位（one-bit）采样器来执行采样。
在一个实施例中，使用参考时钟来规律触发采样，其中参考时钟的采样周期不同于数字输入信号的时钟周期。由此，参考时钟的脉冲相对于数字输入信号的时钟脉冲偏移，并且独立于数字输入信号的时钟脉冲的对准而做出参考时钟脉冲的对准。
具体地，在一个实施例中，参考时钟的周期被选择成使得最接近输入信号的一个时钟周期的参考时钟的采样周期的倍数针对输入信号的时钟周期偏离不多于输入信号的时钟周期的10%。由此，参考时钟脉冲每次仅关于输入时钟脉冲偏移少量。这可以提供更精细的时间分辨率。
根据一个实施例，输入信号的转变在输入信号处被检测，特别地通过在延迟链的输入处检测输入信号的转变。由此，输入信号转变的检测与输入信号值的检测同步。
根据另一实施例，输入信号的转变在输出信号处被检测，特别地通过在可调整延迟元件的输出处检测输入信号的转变。输入和输出信号之间的关系是这样的，转变后跟着输入信号和输出信号的电平或值的反转（inversion）。
在一个实施例中，根据等于输入信号转变与输入和输出值的反转之间的时间的时间周期来确定概率延迟值。
具体地，可以根据等式D=T_ref*M/N计算概率延迟值D，其中以预定精确度计算商并且其中T_ref是两个连续的采样时间之间的采样周期，M是失配计数值并且N是转变计数值。
根据本说明书，可能应用各种准则来确定何时已经达到足够的精确度。根据一个实施例，在其之后计算延迟值的积分间隔取决于预定数量的输入信号转变。根据另一实施例，在其之后计算延迟值的积分间隔取决于预定数目的失配。根据又另一实施例，积分间隔由预定积分时间限制。还可以组合这些准则。
根据另外的实施例，基于在滑动时间窗口内发生的信号失配和转变来计算概率延迟值。通过示例的方式，滑动时间窗口可以利用移位寄存器等通过读入开始处的新值并且丢弃队列结尾处的旧值来实现。
根据另外的实施例，该方法包括通过去激活或激活延迟链的组件根据概率延迟值调整延迟。其中，要激活或去激活的组件的数目取决于延迟。具体地，数目可以与延迟成比例。
此外，本说明书公开了一种用于提供数字输入信号的预定延迟的延迟生成器。延迟生成器包括可调整延迟元件，诸如延迟链。可调整延迟元件包括用于接收输入信号的信号输入和用于输出经延迟的输出信号的信号输出。
提供参考时钟以用于使输入信号和输出信号的采样同步。例如以两个1位采样器和XOR门或用于比较两个数字输入信号的其他电子组件的形式的信号比较单元被提供以用于在预定采样时间比较输入信号与输出信号并且用于对输入信号和输出信号之间的失配的数目进行计数。信号比较单元的预定采样时间由参考时钟来提供。
例如以用于数字信号的边缘检测器（诸如触发器或其他电子组件）的形式的转变检测单元被提供在输入信号的信号路径中。转变检测单元操作以检测信号转变并且对信号转变的数目进行计数。
延迟估计单元连接到信号比较单元并且到转变检测单元。延迟估计单元被提供以用于从信号比较单元接收失配的数目，用于从转变检测单元接收信号转变的数目，以及用于计算所估计的延迟。通过示例的方式，延迟估计单元可以由诸如算法逻辑单元（ALU）之类的计算单元提供，包括诸如加法器和存储寄存器之类的电子组件。
也被称为概率延迟值或延迟值的延迟估计单元的所估计的延迟与失配数目成比例并且与转变数目成反比例。
延迟生成器还包括连接到延迟估计单元并且到可调整延迟元件的控制器。具体地，延迟估计单元可以包括控制器。延迟生成器向可调整延迟元件提供控制信号，该控制信号取决于所估计的延迟。
在一个特定实施例中，可调整延迟元件的控制器操作以通过激活以及通过去激活可调整延迟元件的各个电子组件来调整延迟。具体地，激活和去激活可以是指接通和断开电子组件。
根据一个实施例，信号比较单元包括第一1位采样器和第二1位采样器。具体地，第一1位采样器和第二1位采样器可以由包括触发器元件的1位采样器来实现。
在一个特定实施例中，信号比较单元包括用于比较表示第一位的第一信号与表示第二位的第二信号的XOR门。
此外，本说明书公开了一种具有以上提及的延迟生成器的集成电路，其中延迟生成器由集成电路的半导体组件来实现。
此外，本说明书公开了一种具有集成电路的通信电子系统。
根据本说明书的延迟补偿设备不需要两个匹配的可变延迟链。由此，可以减小功耗，原因在于延迟链的功耗由输入的频率限定并且每一个延迟链消耗功率。此外，根据本说明书的延迟补偿不限于延迟单元对控制信号的线性响应并且可以用来计及非线性。
作为总结，根据本说明书的延迟补偿设备可以被设计成需要芯片上的较少区域并且消耗比具有两个延迟链的延迟补偿设备更少的功率，并且其可以被设计成适应链的非线性。此外，通过使用仅具有一个延迟链的设计而不存在两个延迟链之间的失配延迟。
具体地，根据本说明书，可以采用比通过使用利用可用参考时钟的直接测量而可行的小得多的增量来测量延迟。这通过使用转变事件的统计累积来测量延迟而实现。
根据本说明书，输入信号和经延迟的输出信号二者以规律间隔进行采样。每当检测到使得输入不等于输出的状态时，失配计数器M递增。此外，单独的计数器N对输入信号转变进行计数。计算输入和输出之间的所估计的延迟，其与失配数目M的计数值成正比例并且与输入信号转变的数目N成反比例。
现在关于以下附图进一步详细地解释本说明书的主题，其中
图1示出根据第一实施例的用于使用反馈前向控制来生成预定延迟的延迟设备，
图2示出根据第二实施例的用于使用反馈控制和欠采样来生成预定延迟的延迟设备，
图3图示了图1的延迟估计单元的延迟估计计算，以及
图4示出根据类似于图2的实施例的第三实施例的延迟设备。
在以下描述中，提供细节以描述本说明书的实施例。然而，对于本领域技术人员而言应当显而易见的是，实施例可以在不具有这样的细节的情况下实施。
图1示出用于生成受控延迟的延迟设备10的第一实施例。根据图1的延迟设备使用反馈前向控制来生成用于调整延迟设备的延迟电路的控制信号。
延迟设备包括具有延迟链电路的延迟链单元11。延迟链单元11连接到输入线和输出线。控制器14电连接到延迟链单元11的可调整元件。
此外，延迟设备包括连接到具有参考延迟链电路的参考延迟链单元15的输入的参考时钟。具体地，参考延迟链单元15可以包括与延迟链单元11类似或同样的组件。比较器16的输入连接到参考时钟的输出并且到参考延迟链单元15的输出。比较器16的输出连接到控制器14的输入。
具体地，比较器16可以操作以计算参考时钟的时钟信号与参考延迟链单元15的输出信号之间的延迟。在操作期间，控制器14根据比较器16的输出信号来调整延迟链单元11的延迟链电路和/或参考延迟链单元15的参考延迟链电路。
在一个实施例中，两个延迟链11、15具有同样的设计。这样，在参考链15上测量的延迟可以应用到实际信号延迟链11。根据一个实施例，参考链15被用来匹配预定延迟，例如1ns，并且进行读出以得到匹配预定延迟所需要的延迟级的数目。假定链延迟与控制值成比例，则可以导出用于第一延迟链11的控制值，从而知晓参考链15的控制值。
如果使用延迟的直接测量（诸如在图1的实施例中），则100ns的延迟可以利用1GHz时钟通过对信号从输入传播到输出所花费的1GHz时钟脉冲的数目（在该示例中为100）进行计数来在+/-1ns的精确度内进行测量。然而，不可能的是以该方式使用1GHz时钟在+/-10ps的精确度内测量500ps延迟，原因在于事件发生的频率是1GHz时钟的时钟脉冲的100倍。
图2示出根据第二实施例的用于生成受控延迟的延迟设备20。
延迟设备20包括可调整延迟链21和延迟测量设备31。除其他之外，延迟测量设备还包括失配检测器或“01,10检测器”24、边缘检测器25、失配计数器26、转变计数器27、第一单一位（singlebit）采样器32和第二单一位采样器33。
可调整延迟链11、21是数字或模拟延迟链，针对其延迟可以经由控制输入而递增或递减。单一位采样器32、33是同步的单一位元件，它们能够对0或1的输入值进行采样并且能够同步地提供其以用于另外的处理。采样器32、33均使用参考时钟42。
失配检测器24包括能够指示两个输入何时具有不同值（在图2和4的实施例中可以为“01”或“10”）的双输入XOR门。然后，XOR门输出1=0XOR1=1XOR0。如果两个输入相同，则XOR门输出0=0XOR0=1XOR1。
边缘检测器25指示输入信号何时已经从低电平转变为高电平或者从高电平转变为低电平。该指示持续参考时钟的单个参考时钟周期（在图2中未示出）。
失配计数器26对由失配检测器24所检测的失配的数目进行计数。失配计数器26包括用于将失配计数器26的计数值M重置为零的重置输入。转变计数器25或边缘检测器对输入信号转变的数目进行计数。转变计数器包括用于将转变计数器的计数值N重置为零的重置输入。根据一个实施例，当转变的数目达到预定值N时，将计数器26、27的计数值重置为零。这可以由N-比较器来确定（在图2中未示出）。
第一单一位采样器32连接到延迟链21的信号输入22，并且第二单一位采样器32连接到延迟链21的经延迟的信号输出23。
第一单一位采样器32的输出连接到失配检测器24的输入并且到边缘检测器25的输入。第二单一位采样器33的输出连接到边缘检测器25的输入。
失配计数器26的输入连接到失配检测器24的输出，并且转变计数器27的输入连接到边缘检测器25的输入。
26的输出连接到控制器40的第一输入，并且27的输出连接到控制器40的第二输入。控制器40的输出连接到延迟链21的输入。延迟链21操作以例如通过链接（chain）许多延迟元件或者通过调整晶体管的偏置电压来响应于来自控制器40的信号而调整延迟。
在一个实施例中，控制器40包括用于失配计数M的第一比较器38、用于转变计数N的第二比较器39、以及连接到第一比较器的输出和第二比较器的输出的调整模块41。根据另一实施例，第一和第二比较器38、39是延迟测量设备31的部分。比较器38、39和调整模块41在图4的实施例中示出。
在下文中，假定输入信号是具有被称为“1”的高电平和被称为“0”的低电平的数字信号。从高电平到低电平的转变被称为“10”转变并且从低电平到高电平的转变被称为“01”转变。然而，这不将本说明书的主题限制为特定数据编码方法。除其他之外，输入信号的转变还可以以不同方式被用来编码二进制数据流或者它们可以被用来表示数字时钟脉冲。
在更一般的实施例中，根据本说明书的延迟测量设备31、31’还可以用来确定针对具有多个电平的数字信号（例如数字/模拟变换之前的数字音频信号）的延迟。
在操作期间，延迟链的输入信号和输出信号由两个单一位采样器同时采样。在一个实施例中，采样是规律的，使用独立于输入信号的参考时钟。独立的参考时钟提供具有独立于输入信号的良好统计的位采样。具体地，如果参考时钟的周期或参考时钟周期的倍数稍微不同于输入信号的时钟周期的倍数，则是有利的。从足够数目的采样可以导出近似的延迟值。
通过示例的方式，如果采样周期或采样周期的倍数稍微长于输入信号时钟周期的倍数，则相继的信号转变之后的采样点的位置关于彼此稍微偏移。由此，可以增加采样点的有效密度。例如，在图3的示例中，五个采样周期稍微长于输入信号的连续转变之间的最小时间。
边缘检测器25检测输入信号的转变。每当转变发生时，其后跟着输入信号由于延迟而不等于输出信号时的输入/输出值的反转。这可以在图3中最佳看出。该转变状态在等于延迟链的延迟的时间周期内存在。在本文中，假定时间延迟短于输入信号的两个转变之间的最小距离。该假定满足于许多应用。
通过以规律的间隔采样，转变状态可以被找到或丢失。找到和丢失的概率与延迟值直接相关。因而，由该提议生成的延迟值可以被视为概率延迟值。在本文中，假定延迟在确定延迟的评估时间窗口期间不改变或仅发生非常小的改变。这特别是延迟由诸如半导体材料的温度或化学组成之类的缓慢变化的条件引起的情形。评估时间窗口还被称为积分时间。
每当检测到找到或者换言之输入信号和经延迟的输出信号之间的失配时，失配计数器M递增。第二计数器N对输入信号转变的数目进行计数并且每当检测到输入信号转变时递增。
根据本说明书，N个信号转变之后的总延迟通过失配计数器M乘以采样周期T_ref来近似。相应地，一个信号转变之后的延迟D通过输入信号与经延迟的输出信号之间的失配的数目M乘以采样周期T_ref再除以信号转变的数目N来近似，这得到以下公式：
。
此外，相对延迟的估计可以从延迟值D导出，例如通过延迟的估计D除以输入信号的时钟时间或除以采样周期。
当延迟在积分时间期间不改变时或当延迟改变可忽略时，信号转变之后的转变状态变为重复过程，即便输入信号本身可能不是重复的或甚至具有预定的转变序列。根据本说明书，该效果被用来在对应的信号转变之后以不同采样时间对多个转变状态进行采样，而不是在给定的信号转变之后以更小的采样周期进行采样。
延迟的估计D在更长的采样窗口内改进。此外，如果采样频率或其倍数不是输入信号时钟频率的倍数而稍微不同于输入信号时钟频率的倍数，则是有利的。特别地，实际延迟t_D的估计D可以被视为对于预定最小数目的采样脉冲和/或对于预定最小数目N_min的输入信号转变是足够准确的。
通过根据本说明书使用输入信号的信号转变的计数而不必使用周期性测试信号或者甚至具有预定转变模式的测试信号以便确定输入信号与经延迟的输出信号之间的延迟，尽管如果期望的话可以使用这样的信号。输入信号仅需要在积分时间内具有足够数目的转变。由此，可以在通过输入信号线传输信息时确定信号延迟。
可以预处理仅具有几个转变的信号（其较不适于延迟确定）。例如，对黑白线图像进行编码的原始信号通常具有相同位的长序列。这些序列可以通过使用诸如行程长度编码之类的压缩而变得更短。此外，可以利用信号加扰器使1和0的分布更均匀。预处理或编码可以在解码侧上通过使用解压缩单元和解扰单元进行逆转。
积分时间不需要预先固定，但是失配计数M可以递增直至达到输入信号的预定数目的转变N或预定数目的失配M。
图3示出计算输入信号之间的时间延迟的估计的示例。在图3的示例中，采样窗口包括14个采样周期。
在第二采样时间处，输入信号“信号入”具有电平“1”并且经延迟的输出信号“信号出”具有电平“0”，从而得到具有电平“1”的差异信号。在第三采样时间处，未检测到输入信号与输出信号之间的失配。因而，失配计数器M增加一。此外，在第一和第二采样时间之间检测到输入信号的转变。因而，转变计数器N增加一。
在第六和第七采样时间处，检测到输入与输出信号之间的失配，但是在第八采样时间处未检测到。因而，失配计数器M增加二。此外，在第六采样时间处确定输入信号的转变并且转变计数器N增加一。
在第十一采样时间处，检测到输入与输出信号之间的失配，但是在第十二采样时间处未检测到。因而，失配计数器M增加一。此外，在第十一采样时间处确定输入信号的转变并且转变计数器N增加一。
这给出所估计或测量的延迟D
。
图4中的信号的视觉比较示出延迟稍微大于一个采样周期，这与上述估计一致。累积较大数目的采样而具有信号频率非相关采样将增加所测量的延迟值D的精度。
图4示出具有延迟测量设备31’和控制器40’的延迟设备20’的另外的实施例。出于简要起见，上文关于图2解释了的组件不再解释。
延迟测量设备31’包括失配比较器38，其连接到失配计数器26的输出并且到预期数目M_exp的失配的源。例如，失配比较器38可以连接到计算单元，其操作以从计算机可读存储器读出预期数目的失配M_exp。失配比较器38相对于转变的数目N_max比较所累积的失配的数目并且将它与预期失配的数目M_exp比较。
此外，延迟测量设备31’包括转变比较器39，其连接到转变计数器27的输出并且到所需要的数目的转变N_max的源。例如，失配比较器38可以连接到计算单元，其操作以从计算机可读存储器读出所需要的数目的转变N_max。转变比较器39保持追踪转变的数目。当达到所需要数目N_max的转变时，这两个计数器均被重置。
控制器40’包括调整模块41，其连接到失配比较器38的输出并且到转变比较器39的输出。转变比较器39的输出被用作触发调整模块41的动作的规律脉冲。
在从转变比较器39接收的每一个信号（tick）处，调整模块41检查失配比较器38的输出并且决定递增、递减或维持可调整延迟链21的控制值或控制参数。由此，延迟链21的延迟被保持在所需要的窄范围内。
图4图示了可以单独地或组合地使用的用于重置计数器26、27的两种方法。根据第一重置条件，当已经达到预定数目N_max的转变时，重置计数器。根据第二重置条件，当已经达到参考时钟42的预定最大数目的时钟脉冲时，重置计数器。所述条件可以组合地使用，例如通过将首先达到或最后达到的条件用作针对重置的触发。
还可以利用被组织成项目的元件的以下列表来描述实施例。在项目列表中公开的特征的相应组合相应地被视为独立的主题事项，其也可以与本申请的其他特征组合。
1.一种用于从通信电子单元的延迟链提供或生成输出信号的预定延迟值的方法，该方法包括：
-利用参考时钟提供预定采样间隔，预定采样间隔不同于数字输入信号的时钟周期，
-利用1位采样器以预定采样间隔对延迟链的数字输入信号进行采样，
-以预定采样间隔对延迟链的数字输出信号进行采样，
-比较经采样的输入信号的幅度（诸如电压电平）与经采样的输出信号的幅度；
-每当经采样的输入信号的幅度在预定容差内不等于经采样的输出信号的幅度时，使失配计数器M递增，
-利用转变检测器来检测输入信号的信号转变，转变检测器被提供在输入信号的信号路径中，
-每当检测到输入信号转变时并且在积分时间之后使信号转变计数器N递增，
-将输入信号与输出信号之间的信号延迟值生成为失配计数值M和转变计数器N的商乘以采样间隔的长度。
本文中，可以在可调整延迟元件的输入处或输出处检测输入信号转变。采样间隔的长度还被称为采样周期。
2.一种用于提供数字信号输入信号（特别是具有两个电平或幅度的输入信号）的预定延迟的延迟生成器，该延迟生成器包括
-具有信号输入和信号输出的可调整延迟链，
-用于提供采用周期的参考时钟，
-第一1位采样器，该第一1位采样器连接到可调整延迟链的信号输入并且到参考时钟的输出，
-第二1位采样器，该第二1位采样器连接到可调整延迟链的信号输出并且到参考时钟的输出，
-转变检测单元，该转变检测单元连接到可调整延迟链的信号输入或者到可调整延迟链的信号输出，
-具有第一输入、第二输入和输出的信号失配检测单元，信号失配检测单元的第一输入连接到第一1位采样器的输出，并且信号失配检测器的第二输入连接到第二1位采样器的输出，
-信号失配计数单元，该信号失配计数单元连接到信号失配检测单元的输出，
-转变计数单元，该转变计数单元连接到转变检测单元的输出，
-延迟控制器，该延迟控制器操作地连接到可调整延迟链的控制输入，该延迟控制器操作以控制可调整延迟链的延迟，并且该延迟控制器连接到失配计数单元的输出并且到转变计数单元的输出。
尽管上述说明包含众多特征，但是这些不应当解释为限制实施例的范围而是仅提供可预见的实施例的说明。各种修改在本说明书的范围内是可能的。例如，参考时钟可以是延迟测量设备的部分或在其外部，比较器可以是延迟测量设备的部分，比较器可以是控制器的部分，或者比较器可以在这两个组件的外部。在图2和图4中示出的组件可以位于一个集成电路上或若干集成电路上，或者除其他之外它们还可以包括印刷电路板上的组件。
此外，延迟可以使用非重叠积分间隔来估计，或者延迟还可以使用滑动时间窗口来估计。例如，对于延迟的经更新的估计，滑动时间窗口的当前位置之前的转变之后的失配被忽视并且处于滑动时间窗口的新位置内的转变之后的失配被计数。
具体地，实施例的上述优点不应当解释为限制实施例的范围而是仅解释可能的实现，如果所描述的实施例付诸实施的话。因而，实施例的范围应当由权利要求及其等价物而不是由给定的示例来确定。
附图标记
10延迟设备
11延迟链
12信号输入
13信号输出
14控制器
15参考延迟链
16比较器
20延迟设备
21延迟链
22信号输入
23信号输出
24失配检测器
25转变/边缘检测器
26失配计数器
27转变/边缘计数器
31、31’延迟测量设备/单元
321位采样器
331位采样器
38比较器
39比较器
40、40’控制器
41调整模块
42参考时钟。
Claims (20)
1.一种用于提供通信电子单元的延迟值的方法，所述方法包括：
-以预定长度的采样间隔对通信电子单元的数字输入信号及其对应的经延迟的输出信号进行采样，
-将经采样的输入信号的幅度与经采样的输出信号的幅度进行比较，
-每次当经采样的输入信号的幅度不等于经采样的输出信号的幅度时，使失配计数值M递增，
-每次输入信号转变时，使信号转变计数值N递增，以及
-将输入信号与输出信号之间的信号延迟值生成为概率值，其与失配计数值M成正比例，与采样间隔的长度成正比例，并且与信号转变计数值N成反比例。
2.根据权利要求1所述的方法，其中采样步骤与延迟链的输入和输出的采样同时执行。
3.根据权利要求1所述的方法，其中采样由一个或多个1位采样器执行。
4.根据权利要求1所述的方法，其中使用参考时钟来规律地触发采样，其中参考时钟的采样周期不同于数字输入信号的时钟周期。
5.根据权利要求4所述的方法，其中最接近输入信号的一个时钟周期的参考时钟的采样周期的倍数针对输入信号的时钟周期偏离不多于输入信号的时钟周期的10%。
6.根据权利要求1所述的方法，其中输入信号的转变从输入信号导出。
7.根据权利要求1所述的方法，其中输入信号的转变从输出信号导出。
8.根据权利要求1所述的方法，其中从等于输入和输出值的反转与转变之间的时间的时间周期来确定概率延迟值。
9.根据权利要求1所述的方法，其中使用以下等式来计算概率延迟值：D=T_ref*M/N，其中T_ref是两个连续采样时间之间的采样周期，M是失配计数值并且N是转变计数值。
10.根据权利要求1所述的方法，其中在其之后计算延迟值的积分间隔取决于预定数目的输入信号转变。
11.根据权利要求1所述的方法，其中在其之后计算延迟值的积分间隔取决于预定数目的失配。
12.根据权利要求1所述的方法，其中积分间隔不超过预定积分时间。
13.根据权利要求1所述的方法，其中基于在滑动时间窗口内发生的信号失配和转变来计算概率延迟值。
14.根据权利要求1所述的方法，包括根据概率延迟值来调整延迟，所述调整包括去激活或激活延迟链的组件，组件的数目取决于延迟。
15.一种用于提供数字信号输入信号的预定延迟的延迟生成器，所述延迟生成器包括
-可调整延迟元件，具有用于接收输入信号的信号输入和用于输出经延迟的输出信号的信号输出，
-参考时钟，
-信号比较单元，其用于在预定采样时间处将输入信号与输出信号进行比较并且用于对输入信号和输出信号之间的失配的数目进行计数，所述信号比较单元的预定采样时间由参考时钟提供，
-转变检测单元，其被提供在输入信号的信号路径中，所述转变检测单元操作以检测信号转变并且对信号转变的数目进行计数，
-延迟估计单元，其用于从信号比较单元接收失配的数目，用于从转变检测单元接收信号转变的数目，并且用于计算与失配的数目成比例并与转变的数目成反比例的所估计的延迟，
-控制器，连接到延迟估计单元并且到可调整延迟元件以用于向可调整延迟元件提供控制信号，所述控制信号取决于所估计的延迟。
16.根据权利要求15所述的延迟生成器，其中可调整延迟元件的控制器操作以通过激活和通过去激活可调整延迟元件的各个电子组件来调整延迟。
17.根据权利要求15所述的延迟生成器，其中信号比较单元包括第一1位采样器和第二1位采样器。
18.根据权利要求15所述的延迟生成器，其中信号比较单元包括XOR门。
19.一种具有延迟生成器的集成电路，所述延迟生成器包括：
-可调整延迟元件，具有用于接收输入信号的信号输入和用于输出经延迟的输出信号的信号输出，
-参考时钟，
-信号比较单元，其用于在预定采样时间处将输入信号与输出信号进行比较并且用于对输入信号和输出信号之间的失配的数目进行计数，所述信号比较单元的预定采样时间由参考时钟提供，
-转变检测单元，其被提供在输入信号的信号路径中，所述转变检测单元操作以检测信号转变并且对信号转变的数目进行计数，
-延迟估计单元，其用于从信号比较单元接收失配的数目，用于从转变检测单元接收信号转变的数目，并且用于计算与失配的数目成比例并与转变的数目成反比例的所估计的延迟，
-控制器，连接到延迟估计单元并且到可调整延迟元件以用于向可调整延迟元件提供控制信号，所述控制信号取决于所估计的延迟，
所述延迟生成器包括集成电路的半导体组件。
20.一种通信电子系统，所述通信功率系统包括具有延迟生成器的集成电路，所述延迟生成器包括：
-可调整延迟元件，具有用于接收输入信号的信号输入和用于输出经延迟的输出信号的信号输出，
-参考时钟，
-信号比较单元，其用于在预定采样时间处将输入信号与输出信号进行比较并且用于对输入信号和输出信号之间的失配的数目进行计数，所述信号比较单元的预定采样时间由参考时钟提供，
-转变检测单元，其被提供在输入信号的信号路径中，所述转变检测单元操作以检测信号转变并且对信号转变的数目进行计数，
-延迟估计单元，其用于从信号比较单元接收失配的数目，用于从转变检测单元接收信号转变的数目，并且用于计算与失配的数目成比例并与转变的数目成反比例的所估计的延迟，
-控制器，连接到延迟估计单元并且到可调整延迟元件以用于向可调整延迟元件提供控制信号，所述控制信号取决于所估计的延迟，
所述延迟生成器包括集成电路的半导体组件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SG10201402890UA SG10201402890UA (en) | 2014-06-04 | 2014-06-04 | Probabilistic digital delay measurement device |
| SG10201402890U | 2014-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105158591A true CN105158591A (zh) | 2015-12-16 |
| CN105158591B CN105158591B (zh) | 2018-05-22 |
Family
ID=54799511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510300801.4A Active CN105158591B (zh) | 2014-06-04 | 2015-06-04 | 概率数字延迟测量设备 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9843437B2 (zh) |
| EP (1) | EP2961065B1 (zh) |
| JP (1) | JP6311147B2 (zh) |
| KR (2) | KR102030870B1 (zh) |
| CN (1) | CN105158591B (zh) |
| BR (1) | BR102015011305A2 (zh) |
| SG (1) | SG10201402890UA (zh) |
| TW (1) | TWI571059B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109039310A (zh) * | 2017-06-09 | 2018-12-18 | 扬智科技股份有限公司 | 自适应调整相位延迟的方法及装置 |
| CN112816858A (zh) * | 2020-12-31 | 2021-05-18 | 成都华微电子科技有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
| CN114584112A (zh) * | 2020-11-30 | 2022-06-03 | 上海寒武纪信息科技有限公司 | 延迟电路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6344175B2 (ja) * | 2014-09-18 | 2018-06-20 | 株式会社デンソーウェーブ | デジタルフィルタ装置 |
| KR102410014B1 (ko) * | 2017-08-03 | 2022-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
| EP3856040B1 (en) | 2018-09-28 | 2024-01-03 | Nidek Co., Ltd. | Ultrasonic tonometer and ultrasonic actuator |
| KR102449951B1 (ko) * | 2020-12-11 | 2022-10-04 | 한국전자기술연구원 | 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로 |
| US12055571B2 (en) * | 2022-08-01 | 2024-08-06 | Winbond Electronics Corp. | Frequency detection device for clock signal and detection method thereof |
| CN115903998A (zh) * | 2022-11-11 | 2023-04-04 | 深圳天德钰科技股份有限公司 | 校准方法、电路、存储介质、时钟恢复电路及电子装置 |
| CN117498858B (zh) * | 2024-01-02 | 2024-03-29 | 上海米硅科技有限公司 | 一种信号质量检测方法及信号质量检测电路 |
| CN118400083B (zh) * | 2024-06-26 | 2024-09-17 | 光本位科技(苏州)有限公司 | 一种光电混合计算系统中adc欠采样校准方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117585A (ja) * | 2003-10-10 | 2005-04-28 | Nec Saitama Ltd | ダイバーシティ送信機 |
| JP2008157881A (ja) * | 2006-12-26 | 2008-07-10 | Yokogawa Electric Corp | タイミング検査装置 |
| CN102025350A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 脉冲衰减环路及延迟测量装置 |
| CN102165692A (zh) * | 2008-09-24 | 2011-08-24 | 株式会社爱德万测试 | 延迟电路和使用其的定时发生器以及测试装置 |
| US20110298501A1 (en) * | 2010-06-03 | 2011-12-08 | Praveen Mosalikanti | Methods and Apparatuses for Delay-Locked Loops and Phase-Locked Loops |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488169A (en) * | 1977-12-26 | 1979-07-13 | Ono Sokki Seisakusho Kk | Method of measuring phase difference signal |
| JPS6356013A (ja) * | 1986-08-26 | 1988-03-10 | Nec Corp | デユテイ・サイクル制御回路 |
| JP2704635B2 (ja) * | 1988-07-29 | 1998-01-26 | 株式会社アドバンテスト | 遅延時間測定装置 |
| JP2969892B2 (ja) * | 1990-10-03 | 1999-11-02 | 株式会社デンソー | 時間計測装置における周期決定方法 |
| US5452333A (en) * | 1992-06-19 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital jitter correction method and signal preconditioner |
| JP3080480B2 (ja) * | 1992-07-15 | 2000-08-28 | 富士通株式会社 | 信号遅延時間測定装置 |
| JPH0658965A (ja) * | 1992-08-12 | 1994-03-04 | Yokogawa Electric Corp | 位相計 |
| JPH07242064A (ja) | 1994-03-04 | 1995-09-19 | Nippon Paper Ind Co Ltd | 可逆性感熱記録体 |
| US5890100A (en) * | 1997-08-19 | 1999-03-30 | Advanced Micro Devices, Inc. | Chip temperature monitor using delay lines |
| US6754613B2 (en) * | 2000-03-17 | 2004-06-22 | Vector 12 Corporation | High resolution time-to-digital converter |
| JP2002162441A (ja) * | 2000-11-22 | 2002-06-07 | Nec Corp | 半導体装置 |
| JP2002221554A (ja) * | 2001-01-26 | 2002-08-09 | Seiko Epson Corp | 半導体装置 |
| US7339984B1 (en) * | 2003-04-10 | 2008-03-04 | Agilent Technologies, Inc. | Method and apparatus for jitter measurement using phase and amplitude undersampling |
| US7453255B2 (en) * | 2003-11-20 | 2008-11-18 | Logicvision, Inc. | Circuit and method for measuring delay of high speed signals |
| JP2005326918A (ja) * | 2004-05-12 | 2005-11-24 | Ricoh Co Ltd | 半導体集積回路 |
| JP5124904B2 (ja) * | 2005-03-14 | 2013-01-23 | 日本電気株式会社 | 半導体試験方法及び半導体装置 |
| US8489947B2 (en) * | 2010-02-15 | 2013-07-16 | Mentor Graphics Corporation | Circuit and method for simultaneously measuring multiple changes in delay |
| JP2011176615A (ja) | 2010-02-24 | 2011-09-08 | Elpida Memory Inc | クロック制御回路及びこれを備える半導体装置 |
-
2014
- 2014-06-04 SG SG10201402890UA patent/SG10201402890UA/en unknown
-
2015
- 2015-05-18 BR BR102015011305A patent/BR102015011305A2/pt not_active IP Right Cessation
- 2015-05-22 EP EP15168850.4A patent/EP2961065B1/en active Active
- 2015-05-22 KR KR1020150071425A patent/KR102030870B1/ko active IP Right Grant
- 2015-05-26 TW TW104116838A patent/TWI571059B/zh not_active IP Right Cessation
- 2015-06-02 US US14/728,034 patent/US9843437B2/en active Active
- 2015-06-03 JP JP2015113299A patent/JP6311147B2/ja active Active
- 2015-06-04 CN CN201510300801.4A patent/CN105158591B/zh active Active
-
2018
- 2018-04-09 KR KR1020180041029A patent/KR20180038436A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117585A (ja) * | 2003-10-10 | 2005-04-28 | Nec Saitama Ltd | ダイバーシティ送信機 |
| JP2008157881A (ja) * | 2006-12-26 | 2008-07-10 | Yokogawa Electric Corp | タイミング検査装置 |
| CN102165692A (zh) * | 2008-09-24 | 2011-08-24 | 株式会社爱德万测试 | 延迟电路和使用其的定时发生器以及测试装置 |
| CN102025350A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 脉冲衰减环路及延迟测量装置 |
| US20110298501A1 (en) * | 2010-06-03 | 2011-12-08 | Praveen Mosalikanti | Methods and Apparatuses for Delay-Locked Loops and Phase-Locked Loops |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109039310A (zh) * | 2017-06-09 | 2018-12-18 | 扬智科技股份有限公司 | 自适应调整相位延迟的方法及装置 |
| CN109039310B (zh) * | 2017-06-09 | 2021-11-12 | 扬智科技股份有限公司 | 自适应调整相位延迟的方法及装置 |
| CN114584112A (zh) * | 2020-11-30 | 2022-06-03 | 上海寒武纪信息科技有限公司 | 延迟电路 |
| CN112816858A (zh) * | 2020-12-31 | 2021-05-18 | 成都华微电子科技有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
| CN112816858B (zh) * | 2020-12-31 | 2022-09-16 | 成都华微电子科技股份有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102030870B1 (ko) | 2019-10-10 |
| EP2961065B1 (en) | 2020-05-13 |
| SG10201402890UA (en) | 2016-01-28 |
| TW201601457A (zh) | 2016-01-01 |
| CN105158591B (zh) | 2018-05-22 |
| BR102015011305A2 (pt) | 2015-12-08 |
| US9843437B2 (en) | 2017-12-12 |
| US20160020896A1 (en) | 2016-01-21 |
| EP2961065A1 (en) | 2015-12-30 |
| TWI571059B (zh) | 2017-02-11 |
| JP6311147B2 (ja) | 2018-04-18 |
| KR20150139776A (ko) | 2015-12-14 |
| JP2016006421A (ja) | 2016-01-14 |
| KR20180038436A (ko) | 2018-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105158591A (zh) | 概率数字延迟测量设备 | |
| US9071234B2 (en) | High-resolution link-path delay estimator and method for estimating a signal-path delay | |
| CN106253883B (zh) | 内建于芯片内的测量抖动的装置与方法 | |
| JP2007519005A (ja) | ジッタを測定する方法および装置 | |
| KR101107849B1 (ko) | 클록 및 데이터 복구 방법과 장치 | |
| US10142043B2 (en) | Time differential digital circuit | |
| AU2017398160B2 (en) | Phase difference estimator and signal source locating system | |
| TWI436630B (zh) | 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 | |
| KR20240073780A (ko) | 반도체 장치 및 지연 제어 방법 | |
| US8472561B2 (en) | Receiver circuit | |
| US8588355B2 (en) | Timing recovery controller and operation method thereof | |
| US8436604B2 (en) | Measuring apparatus, parallel measuring apparatus, testing apparatus and electronic device | |
| US7835469B2 (en) | Method of compensating skew, digital communication system, receiver, electronic device, circuit and computer program product | |
| US9369268B2 (en) | Reception circuit | |
| US7454647B1 (en) | Apparatus and method for skew measurement | |
| US11422242B2 (en) | Method and evaluation unit for determining a time of a flank in a signal | |
| US12095470B2 (en) | Measurement and control of clock signal phases | |
| US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
| KR20120126242A (ko) | 반도체 장치의 데이터 출력 타이밍 제어 회로 | |
| US7983372B2 (en) | Method, system and computer program product for an even sampling spread over differing clock domain boundaries |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200812 Address after: California, USA Patentee after: INTEL Corp. Address before: German Neubiberg Patentee before: Link Bateline Total Co.,Ltd. |
|
| TR01 | Transfer of patent right |