CN115903998A - 校准方法、电路、存储介质、时钟恢复电路及电子装置 - Google Patents

Abstract

本申请提供一种校准方法、电路、存储介质、时钟恢复电路及电子装置。校准方法包括配置参考信号源输出参考信号，且参考信号包括第一数量的参考信号波；通过延迟链延迟参考信号以输出延迟信号，延迟链包括若干延迟单元；同步采样参考信号及延迟信号；当采样结果为预设状态时，进行加1计数并获取最终的计数值；判断计数值与第一数量的比值是否在预设范围内；当比值在预设范围内时，根据参考信号波的时间宽度及开启的延迟单元的数量，获取平均延迟时间；根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。本申请提供的校准方法可实现针对时钟恢复电路的动态校准。

Description

校准方法、电路、存储介质、时钟恢复电路及电子装置

技术领域

本发明涉及电路领域，尤其涉及一种用于校准时钟恢复电路中的延迟时间的校准方法、校准电路、存储介质、时钟恢复电路及电子装置。

背景技术

目前的高速串行总线协议中，通常都在数据中包含了时钟信号，而不再需要一根独立的时钟信号和数据并行传输。如此，为了在接收端能够正确对数据进行采样，需要在接收端将数据信号中的时钟信号提取出来，即是时钟恢复过程。

在时钟恢复电路的工作过程中需要提供适当的延迟时间，以避免因电路产生的抖动(Jitter)、偏移(Skew)及/或符号间干扰等使得数据传输失败的问题。然而现有的时钟恢复电路中，受到温度、电压、制程等影响，时钟恢复电路中每一延迟单元的延迟时间可能会出现偏差，使得延迟时间出现较大误差，从而导致数据无法正常传输。例如在一些情况下，温度每提升10度，时钟恢复电路的延迟时间增加1％，对应工作频率要降1％；电压每增加5％，延迟时间减少3％，对应工作频率提高3％。也就是说，目前时钟恢复电路中的延迟时间容易受到环境影响，从而影响数据传输。因此，如何提供一种降低时钟恢复电路中的延迟时间的误差，成为一个亟需解决的问题。

发明内容

鉴于上述内容，有必要提供一种校准方法、校正电路及具有该电路的电子装置，以校正延迟时间，保障数据正常传输。

本申请第一方面提供一种校准方法，包括配置参考信号源输出参考信号，且参考信号包括第一数量的参考信号波；通过延迟链延迟参考信号，以输出延迟信号，延迟链包括若干延迟单元；同步采样参考信号及延迟信号；当采样结果为预设状态时，进行加1计数，并获取最终的计数值；判断计数值与第一数量的比值是否在预设范围内；当比值在预设范围内时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取平均延迟时间；根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。

在一些实施例中，延迟信号包括若干延迟信号波，且预设状态为参考信号波与延迟信号波至少部分重叠。

在一些实施例中，当比值达到预设阈值时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取平均延迟时间包括：根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取初始延迟时间；重复执行校准方法，以获取若干组初始延迟时间；根据预设规则及若干组初始延迟时间，获取平均延迟时间。

在一些实施例中，预设规则包括：获取若干组初始延迟时间的平均值作为平均延迟时间；或获取若干组初始延迟时间的中值作为平均延迟时间。

在一些实施例中，根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间包括：获取时钟恢复电路的目标延迟时间；根据平均延迟时间及目标延迟时间，确定时钟恢复电路开启的延迟单元的数量，记为第二数量；输出控制信号至时钟恢复电路，且控制信号包括第二数量的数值。

在一些实施例中，当比值不在预设范围内时，重新配置延迟链中的延迟单元的数量，并重新执行校准方法，直至比值在预设范围内。

本申请第二方面提供一种计算机可读存储介质，计算机程序产品中的指令由电子设备的处理器执行时，使得电子设备执行如上任一项所述的校准方法。

本申请第三方面提供一种校准电路，用于校准时钟恢复电路的延迟时间，校准电路包括：参考信号源，用于输出参考信号，且参考信号包括第一数量的参考信号波；延迟链，用于延迟参考信号，以输出延迟信号，延迟链包括若干延迟单元；采样电路，同步采样参考信号及延迟信号；计数器，用于当采样电路的采样结果为预设状态时，进行加1计数，并获取最终的计数值；计算电路，用于获取计数器最终的计数值，以判断计数值与第一数量的比值是否在预设范围内；计算电路还用于当比值在预设范围内时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，计算平均延迟时间；控制电路，用于根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。

本申请第四方面提供一种时钟恢复电路，时钟恢复电路连接至如上所述的校准电路，时钟恢复电路用于接收校准电路输出的控制信号，以根据控制信号调整校准延迟时间。

本申请第五方面提供一种电子装置，包括如上所述的时钟恢复电路。

本申请通过配置参考信号源输出参考信号，并通过延迟链延迟参考信号以得到延迟信号，从而基于参考信号波的宽度及对于参考信号及延迟信号的同步采样，估算延迟链中每一延迟单元的平均延迟时间并输出至时钟恢复电路，以校准时钟恢复电路的延迟时间。可以理解，本申请提供的校准方法相较于现有的通过对接收到的包数据的前置序列进行解码以进一步调整延迟时间的方法，无需占用数据通道的资源，且调整更方便快速，控制逻辑简单，可实现针对时钟恢复电路的动态校准，从而降低温度、电压及/或制程等因素对时钟恢复电路输出的延迟时间造成的干扰。

附图说明

图1为本申请一实施例提供的校准方法的流程框图。

图2为图1所示的流程框图中涉及的部分信号的时序图。

图3为图1所示步骤S160包括的子步骤的流程框图。

图4为图1所示步骤S170包括的子步骤的流程框图。

图5为本申请一实施例提供的电子装置的电路框图。

图6为应用本申请实施例提供的校准方法实现校准的电子设备的结构示意图。

主要元件符号说明

电子设备                                100

处理器                                  101

存储器                                  102

计算机程序                              103

校准电路                                200

参考信号源                              210

延迟链                                  220

采样电路                                230

计数器                                  240

计算电路                                250

控制电路                                260

时钟恢复电路                            300

电子装置                                400

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

需要说明的是，当一个元件被称为“电连接”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“电连接”另一个元件，它可以是接触连接，例如，可以是导线连接的方式，也可以是非接触式连接，例如，可以是非接触式耦合的方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

目前的高速串行总线协议中，通常都在数据中包含了时钟信号，而不再需要一根独立的时钟信号和数据并行传输。如此，为了在接收端能够正确对数据进行采样，需要在接收端通过时钟恢复电路将数据信号中的时钟信号提取出来，即是时钟恢复过程。

时钟恢复电路包括延迟链，且延迟链包括若干延迟单元。延迟链用于提供适当的延迟时间，以避免因电路产生的抖动(Jitter)、偏移(Skew)及/或符号间干扰等使得数据传输失败。然而现有的时钟恢复电路中，受到温度、电压、制程等影响，每一延迟单元的延迟时间可能会出现偏差，使得延迟时间出现较大误差，从而导致数据无法正常传输。例如在一些情况下，温度每提升10度，时钟恢复电路的延迟时间增加1％，对应工作频率要降1％；电压每增加5％，延迟时间减少3％，对应工作频率提高3％。也就是说，目前时钟恢复电路中的延迟时间容易受到环境影响，从而影响数据传输。

为此，请参阅图1，本申请一实施例提供一种校准方法，通过计算获取每一延迟单元的平均延迟时间，并将平均延迟时间输出至时钟恢复电路，以辅助时钟恢复电路调整开启的延迟单元的数量，从而校准时钟恢复电路中的延迟时间。可以理解，本申请提供的校准方法可通过连接至时钟恢复电路的其他电路，例如校准电路实现。

在一些实施例中，本申请一实施例提供的校准方法包括如下步骤：

步骤S110：配置参考信号源输出参考信号CLOCK，且参考信号CLOCK包括第一数量的参考信号波。

其中，参考信号源用于输出周期性的信号。例如，在一些实施例中，采用低速时钟作为参考信号源，以获取较精准的时钟信号作为参考信号CLOCK。可以理解，本申请并不对参考信号源的类型做限定，在其他实施例中，可根据实际情况，选择其他信号源作为参考信号源。比如，在一些实施例中，可使用外部信号源，例如外部晶振输出参考信号CLOCK，或使用内部信号源，例如锁相环的输出信号作为参考信号CLOCK。

可以理解，参考信号波可以是方波，可以是三角波等波形，本申请并不对参考信号波的波形及数量进行限制。在本申请实施例中，以参考信号波为方波，且参考信号源每次启动后输出1000个方波(即第一数量为1000)举例说明校准方法的具体工作过程。

步骤S120：通过延迟链延迟参考信号CLOCK，以输出延迟信号DLY。

在步骤S120中，延迟链包括若干延迟单元，用于延迟参考信号CLOCK。且延迟链中配置的延迟单元的数量可以根据需要进行调整。例如，在本申请实施例中，可先配置延迟链中的10个延迟单元用于延迟参考信号CLOCK，后续可再进行调整。

可以理解，理想状态下，延迟信号DLY具有的延迟信号波的数量与参考信号波的数量相等，且延迟信号波的时间宽度与参考信号波的时间宽度相等。请一并参阅图2，即理想情况下，延迟信号DLY亦具有1000个方波，且每一方波的时间宽度与参考信号CLOCK中的方波的时间宽度相等。

可以理解，延迟单元可以是反相器、缓冲器等用于延迟相位的元件或实现延迟相位的电路等。

步骤S130：同步采样参考信号CLOCK及延迟信号DLY。

步骤S140：当采样结果为预设状态时，进行加1计数，并获取最终的计数值。

在本申请中，预设状态为参考信号波与延迟信号波至少部分重叠。

例如，在本申请实施例中，参考信号波为方波，相应地，延迟信号波亦为方波，则在步骤S140中，预设状态可为参考信号CLOCK处于下降沿及延迟信号DLY处于高电平。

请再次参阅图2，可以理解，当参考信号的第一个参考信号波及延迟信号的第一个延迟信号波满足预设状态时，说明在参考信号波的时间宽度，例如△T内，延迟链已经将参考信号CLOCK中的至少一个信号完成相位的延迟。如此，当前延迟链中开启的延迟单元的总的延迟时间小于等于△T。尤其地，当采样结果为参考信号CLOCK处于下降沿，且延迟信号DLY刚好处于上升沿，即延迟信号DLY的相位滞后参考信号CLOCK的相位180度时，说明当前延迟链中开启的延迟单元的总延迟时间等于△T。

可以理解，由于参考信号波的时间宽度△T的时间较短(例如达到了纳秒级别)，因此，当参考信号的第一个参考信号波及延迟信号的第一个延迟信号波满足预设状态时，则可以近似认为延迟链中开启的延迟单元的总延迟时间为△T。

进一步地，当采样结果为预设状态时，执行加1计数。也就是说，参考信号CLOCK输出后，当采样结果第一次为预设状态时，记为1；当采样结果再次为预设状态时，记为2，以此类推，直至当对全部的1000个参考信号CLOCK及对应的1000个延迟信号DLY完成同步采样时，最终得到的计数值即为步骤S140中采样结果为预设状态的次数。

步骤S150：判断计数值与第一数量的比值是否在预设范围内。

可以理解，在理想情况下，当延迟信号DLY滞后参考信号的相位小于180度时，那么步骤S140中获取到的计数值应为1000。然而，由于延迟链工作过程中可能出现的误差，及/或采样过程中可能出现的误差，使得步骤S140中的获取到的计数值略小于1000；当延迟链中的延迟单元的数量过多时，将使得延迟信号DLY滞后参考信号CLOCK的相位大于180度时，那么步骤S140中获取到的计数值可能将远远小于1000，此时，参考信号波的时间宽度△T小于。如此，可设置一预设范围，通过确认计数值与第一数量的比值是否在预设范围内，进而判断当前延迟链中设置的延迟单元的数量是否合适。例如，在本申请实施例中，预设范围可以是[90％，100％]。

例如，在本申请实施例中，当步骤S140中获取到的最终计数值为900时，则计数值与第一数量的比值为90％，落在预设范围内。如此，可以认为当前步骤S120中的延迟链配置的开启的延迟单元的数量满足计算每一延迟单元的平均延迟时间的要求。

可以理解，本申请并不对预设范围进行限定，在其他实施例中，预设范围还可以是其他数值区间。

步骤S160：当比值在预设范围内时，根据参考信号波的时间宽度△T及延迟链中开启的延迟单元的数量，获取平均延迟时间。

可以理解，在本申请实施例中，步骤S120中配置的延迟单元的数量为10个。那么以△T为10ns(纳秒)举例，则延迟链中每一延迟单元的平均延迟时间为1ns。

可以理解，当步骤S150中的比值不在预设范围内时，可重新配置延迟链中的延迟单元的数量，并重新执行上述步骤，直至比值在预设范围内，从而可进一步得到平均延迟时间。

步骤S170：根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。

可以理解，本申请实施例中用于计算平均延迟时间的延迟单元与时钟恢复电路中的延迟单元为相同的电子元件。如此，可将步骤S160中计算得到的平均延迟时间转换为数字信号，以输出至时钟恢复电路。时钟恢复电路根据目标延迟时间及接收到的平均延迟时间，调整其本身的延迟链中开启的延迟单元的数量。

可以理解，目标延迟时间可以是基于多组实验数据计算得到的时钟恢复电路提供的延迟时间，用于降低因电路产生的抖动(Jitter)、偏移(Skew)及/或符号间干扰等使得数据传输失败的概率。

例如，在一些实施例中，当时钟恢复电路的目标延迟时间为15ns，那么根据步骤S160计算得到的每一延迟单元的平均延迟时间为1ns，则时钟恢复电路的延迟链开启的延迟单元的个数为15/1＝15个。

可以理解，在一些实施例中，上述校准方法可在电子装置上电后每隔预设时间运行，以动态计算平均延迟时间并输出至时钟恢复电路，从而动态调整时钟恢复电路中开启的延迟单元的数量，进而动态校准时钟恢复电路的延迟时间。

本申请提供的校准方法，通过配置参考信号源输出参考信号CLOCK，并通过延迟链延迟参考信号CLOCK以得到延迟信号DLY，从而基于参考信号波的时间宽度△T及对于参考信号CLOCK及延迟信号DLY的同步采样，估算延迟链中每一延迟单元的平均延迟时间并输出至时钟恢复电路，以校准时钟恢复电路的延迟时间。可以理解，本申请提供的校准方法相较于现有的通过对接收到的包数据的前置序列进行解码以进一步调整延迟时间的方法，无需占用数据通道的资源，且调整更方便快速，控制逻辑简单，可实现针对时钟恢复电路的实时动态校准，从而降低温度、电压及/或制程等因素对时钟恢复电路输出的延迟时间造成的干扰。

进一步地，请继续参阅图3，在一些实施例中，步骤S160还包括：

步骤S161：根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，获取初始延迟时间。

可以理解，步骤S161中计算初始延迟时间的方法与上述步骤S160中计算平均延迟时间的方法相同或类似，均通过参考信号波的时间宽度△T除以延迟链中配置的延迟单元的数量得到。

步骤S162：重复执行校准方法中的上述步骤，以获取若干组初始延迟时间。

可以理解，在步骤S161得到平均延迟时间后，重复执行步骤S110-步骤S161，以获取若干组所述初始延迟时间。

步骤S163：根据预设规则及若干组初始延迟时间，获取平均延迟时间。

在一些实施例中，预设规则可以是获取若干组初始延迟时间的平均值作为平均延迟时间。

在另一些实施例中，预设规则还可以是获取若干组初始延迟时间的中值作为平均延迟时间。

可以理解，在另一些实施例中，还可基于预设公式，根据若干组初始延迟时间，获取平均延迟时间。本申请并不对预设公式进行具体的限定。

如此，在一些实施例中，通过执行上述步骤S161-步骤S163，可以通过获取多组初始延迟时间，进一步提高计算得到的平均延迟时间的准确度。

进一步地，请参阅图4，在一些实施例中，步骤S170还包括：

步骤S171：获取时钟恢复电路的目标延迟时间。

步骤S172：根据平均延迟时间及目标延迟时间，确定时钟恢复电路开启的延迟单元的数量，记为第二数量。

例如，在一些实施例中，通过目标延迟时间除以平均延迟时间，以估算时钟恢复电路开启的延迟单元的数量。可以理解，当目标延迟时间除以平均延迟时间的值不为整数时，可以通过取整函数进行处理，以获得一个表征时钟恢复电路中的延迟单元数量的整数。

步骤S173：输出控制信号至时钟恢复电路，且控制信号包括第二数量的数值。

在步骤S173中，先将第二数量转化为数字编码，如此，可通过输出包括该第二数量的编码的控制信号至时钟恢复电路。如此，时钟恢复电路接收该控制信号后，根据控制信号中包括的编码信息，调整本身的延迟链中开启的延迟单元的数量。

可以理解，在一些实施例中，通过执行上述步骤S171-步骤S173，降低时钟恢复电路的电路结构的复杂度，简化时钟恢复电路的控制逻辑。

在一些实施例中，校准方法还包括，接收反馈信号，该反馈信号用于反馈当前接收端的采样是否发生异常。

当通过该反馈信号确认当前接收端的采样发生异常时，重新执行上述步骤S110-步骤S170，以重新校准时钟恢复电路的延迟时间。

需注意的是，本申请并不对时钟恢复电路的具体结构进行限制，本申请提供的校准方法或校准电路应用于任意具有若干延迟单元的时钟恢复电路中。

请继续参阅图5，本申请另一实施例还提供一种校准电路200，用于实现上述校准方法。在本申请实施例中，校准电路200包括参考信号源210、延迟链220、采样电路230、计数器240、计算电路250及控制电路260。

其中，参考信号源210用于输出参考信号。参考信号源210为周期性信号源。且参考信号包括第一数量的参考信号波。

延迟链220用于延迟参考信号，以输出延迟信号。延迟链220包括若干延迟单元(图未示出)，且延迟链220中开启的延迟单元的数量可以调整。

采样电路230用于同步采样参考信号及延迟信号。

计数器240，用于当采样电路的采样结果为预设状态时，进行加1计数。

计算电路250，用于获取计数器最终的计数值，并判断所述计数值与所述第一数量的比值是否在预设范围内。

计算电路250还用于当比值在预设范围内时，根据参考信号波的时间宽度及延迟链中开启的延迟单元的数量，计算平均延迟时间。

控制电路260用于根据平均延迟时间输出控制信号至时钟恢复电路，以校准时钟恢复电路的延迟时间。

可以理解，校准电路200中的参考信号源210、延迟链220、采样电路230、计数器240、计算电路250及控制电路260用于执行图1、及图3-图4中对应的实施例中的各步骤，具体请参阅上面相关内容的描述，在此不再赘述。

可以理解，计算电路250还包括滤波器(图未示)。滤波器用于实现计算电路250在执行步骤S161-步骤S163时，从若干组初始延迟时间中获取到平均延迟时间。可以理解，在一些实施例中，滤波器可以是平均滤波器或中值滤波器；在另一些实施例中，滤波器还可以是无限脉冲响应(Finite Impulse Response，IIR)滤波器或有限长单位冲激响应(FiniteImpulse Response，FIR)滤波器的任意一种或组合，本申请并不对此进行限定。

请再次参阅图5，本申请另一实施例还提供一种时钟恢复电路300。其中，时钟恢复电路300连接至如上所述的校准电路200。时钟恢复电路300用于接收校准电路200输出的控制信号，以根据控制信号调整开启的延迟单元的数量，进而校准延迟时间。

可以理解，本申请并不对时钟恢复电路300的具体结构做限制。且时钟恢复电路300的实现方式不应用来限制本发明的范畴。

请继续参阅图5，本申请另一实施例还提供一种电子装置400。电子装置400包括如上所述的校准电路200及时钟恢复电路300。可以理解，在一些实施例中，电子装置400可以是具有高速传输接口，例如符合移动产业处理器接口(Mobile Industry ProcessorInterface，MIPI)C-PHY规格的接口的从装置，用于从主装置(图未示)接收信息。在一些实施例中，电子装置400可以包括，但不限于显示器、笔记本电脑、智能音箱等可接收信息的装置。

请继续参阅图6，本申请一实施例还提供一种计算机可读存储介质。其存储有包括至少一个指令的计算机程序103，至少一个指令被电子设备100中的处理器101执行以实现如上的校准方法。

示例性的，计算机程序可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器102中，并由处理器101执行，以完成本发明提供的校准方法。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，指令段用于描述计算机程序103在电子设备中的执行过程。

本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序103来指令相关的硬件来完成。计算机程序可存储于一计算机可读存储介质中，计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、电信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都将属于本发明保护的范围。

Claims (10)

1.一种校准方法，用于校准时钟恢复电路的延迟时间，其特征在于，所述方法包括：

配置参考信号源输出参考信号，且所述参考信号包括第一数量的参考信号波；

通过延迟链延迟所述参考信号，以输出延迟信号，所述延迟链包括若干延迟单元；

同步采样所述参考信号及所述延迟信号；

当采样结果为预设状态时，进行加1计数，并获取最终的计数值；

判断所述计数值与所述第一数量的比值是否在预设范围内；

当所述比值在所述预设范围内时，根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取平均延迟时间；

根据所述平均延迟时间输出控制信号至所述时钟恢复电路，以校准所述时钟恢复电路的延迟时间。

2.如权利要求1所述的校准方法，其特征在于，所述延迟信号包括若干延迟信号波，所述预设状态为所述参考信号波与所述延迟信号波至少部分重叠。

3.如权利要求1所述的校准方法，其特征在于，所述当所述比值达到预设阈值时，根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取平均延迟时间包括：

根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，获取初始延迟时间；

重复执行所述校准方法，以获取若干组所述初始延迟时间；

根据预设规则及若干组所述初始延迟时间，获取所述平均延迟时间。

4.如权利要求3所述的校准方法，其特征在于，所述预设规则包括：

获取若干组所述初始延迟时间的平均值作为所述平均延迟时间；或

获取若干组所述初始延迟时间的中值作为所述平均延迟时间。

5.如权利要求1所述的校准方法，其特征在于，所述根据所述平均延迟时间输出控制信号至所述时钟恢复电路，以校准所述时钟恢复电路的延迟时间包括：

获取所述时钟恢复电路的目标延迟时间；

根据所述平均延迟时间及所述目标延迟时间，确定所述时钟恢复电路开启的延迟单元的数量，记为第二数量；

输出控制信号至所述时钟恢复电路，且所述控制信号包括所述第二数量的数值。

6.如权利要求1所述的校准方法，其特征在于，当所述比值不在所述预设范围内时，重新配置所述延迟链中的延迟单元的数量，并重新执行所述校准方法，直至所述比值在所述预设范围内。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中的指令由电子设备的处理器执行时，使得所述电子设备执行如权利要求1至6中任意一项所述的校准方法。

8.一种校准电路，用于校准时钟恢复电路的延迟时间，其特征在于，所述校准电路包括：

参考信号源，用于输出参考信号，且所述参考信号包括第一数量的参考信号波；

延迟链，用于延迟所述参考信号，以输出延迟信号，所述延迟链包括若干延迟单元；

采样电路，同步采样参考信号及延迟信号；

计数器，用于当采样电路的采样结果为预设状态时，进行加1计数，并获取最终的计数值；

计算电路，用于获取所述计数器最终的计数值，以判断所述计数值与所述第一数量的比值是否在预设范围内；

所述计算电路还用于当所述比值在预设范围内时，根据所述参考信号波的时间宽度及所述延迟链中开启的延迟单元的数量，计算平均延迟时间；

控制电路，用于根据所述平均延迟时间输出控制信号至所述时钟恢复电路，以校准所述时钟恢复电路的延迟时间。

9.一种时钟恢复电路，其特征在于，所述时钟恢复电路连接至如权利要求8所述的校准电路，所述时钟恢复电路用于接收所述校准电路输出的控制信号，以根据所述控制信号调整校准延迟时间。

10.一种电子装置，其特征在于：所述电子装置包括如权利要求9所述的时钟恢复电路。

Images