CN107436620A - 通信装置的控制电路及控制方法 - Google Patents

通信装置的控制电路及控制方法 Download PDF

Info

Publication number
CN107436620A
CN107436620A CN201610355771.1A CN201610355771A CN107436620A CN 107436620 A CN107436620 A CN 107436620A CN 201610355771 A CN201610355771 A CN 201610355771A CN 107436620 A CN107436620 A CN 107436620A
Authority
CN
China
Prior art keywords
package
frequency
clock
circuit
work clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610355771.1A
Other languages
English (en)
Inventor
施俊仰
张吉甫
罗国光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Priority to CN201610355771.1A priority Critical patent/CN107436620A/zh
Publication of CN107436620A publication Critical patent/CN107436620A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明揭露一种通信装置的控制电路,包含:一周期性封包侦测单元,用来侦测一数据信号的一周期性封包,以产生对应该周期性封包的一封包指示信号;一频率合成电路,耦接该周期性封包侦测单元,用来依据一参考时钟产生一工作时钟;以及一设定值产生电路,耦接该周期性封包侦测单元及该频率合成电路,用来依据该工作时钟及该封包指示信号的频率关系产生一设定值;其中,该频率合成电路更依据该设定值调整该工作时钟,以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。

Description

通信装置的控制电路及控制方法
技术领域
本发明是关于通信装置,尤其是关于通信装置的数据接收端的控制电路与控制方法。
背景技术
多数通信装置对时钟的精准度有一定程度的要求,以确保能够正确地从数据信号中取得数据。以通用串行总线(universal serial bus,以下简称USB)为例,工作时钟的频率的精准度必须在+/-500ppm以内。另一方面,因应电子产品日益轻薄短小的趋势,许多通信装置舍弃占用体积的晶体振荡器(crystaloscillator)而以芯片内的振荡电路取代,然而振荡电路无法产生精准的时钟,这对需要精准时钟的通信装置而言是一大考验。因此有必要提出应用于无晶体振荡器的通信装置的控制电路与控制方法,在缩小通信装置的体积之余仍确保通信装置稳定运作。
发明内容
鉴于先前技术的不足,本发明的一目的在于提供一种通信装置的控制电路及控制方法,以产生高精准度的时钟。
本发明揭露一种通信装置的控制电路,包含:一周期性封包侦测单元,用来侦测一数据信号的一周期性封包,以产生对应该周期性封包的一封包指示信号;一频率合成电路,耦接该周期性封包侦测单元,用来依据一参考时钟产生一工作时钟;以及一设定值产生电路,耦接该周期性封包侦测单元及该频率合成电路,用来依据该工作时钟及该封包指示信号的频率关系产生一设定值;其中,该频率合成电路更依据该设定值调整该工作时钟,以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。
本发明另揭露一种通信装置的控制方法,包含:侦测一数据信号的一周期性封包,以产生指示该周期性封包的一封包指示信号;依据一参考时钟产生一工作时钟;以及依据该工作时钟及该封包指示信号的频率关系调整该工作时钟,以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。
本发明的通信装置的控制电路及控制方法能够依据传送端所传送的一预设封包的周期,在本地端产生高精准度的时钟。相较于传统技术,本发明的控制电路及控制方法不需要晶体振荡器亦能产生准确的时钟。
有关本发明的特征、实作与功效,兹配合图式作实施例详细说明如下。
附图说明
图1为本发明的通信装置的控制电路的其中一实施例的功能方块图;
图2为本发明的通信装置的控制方法的流程图;
图3为初始值决定电路130的一实施例的功能方块图;
图4为设定值产生电路150的一实施例的功能方块图;
图5为频率偏移侦测电路160的一实施例的功能方块图;以及
图6为以不同频率的工作时钟过取样数据信号的示意图。
符号说明
100 控制电路
110 周期性封包侦测单元
120 非晶体振荡器
130 初始值决定电路
140 频率合成电路
150 设定值产生电路
160 频率偏移侦测电路
310 候选值产生电路
320、520 判断电路
330 多工器
410 计数器
420 决策电路
510 过取样电路
S205~S295 步骤
具体实施方式
本发明的揭露内容包含通信装置的控制电路及控制方法,能够产生高精准度的时钟。在实施为可能的前提下,本技术领域具有通常知识者能够依本说明书的揭露内容来选择等效的元件或步骤来实现本发明,亦即本发明的实施并不限于后叙的实施例。
在一些通信系统中,传送于发送端与接收端之间的数据信号载有周期性的封包,该些封包可以被用来作为频率参考的依据。图1系本发明的通信装置的控制电路的其中一实施例的功能方块图。控制电路100包含周期性封包侦测单元110、非晶体振荡器120、初始值决定电路130、频率合成电路140、设定值产生电路150以及频率偏移侦测电路160。以下配合图2的本发明的通信装置的控制方法的流程图,来说明本发明如何不使用晶体振荡器而得到精准的工作时钟。
首先非晶体振荡器120(例如环形振荡器(ring oscillator)、LC振荡器等,但不以此为限)自行振荡产生参考时钟(步骤S205),频率合成电路140再利用非晶体振荡器120所产生的参考时钟来产生控制电路100所需的工作时钟。产生工作时钟之前,频率合成电路140先依据初始值决定电路130所产生的候选值及参考时钟来产生候选时钟(步骤S210),周期性封包侦测单元110利用候选时钟侦测数据信号Data的周期性封包,以产生指示该周期性封包的封包指示信号(步骤S220)。频率合成电路140可以由常见的锁相回路(phaselocked loop,PLL)加上一除频电路实作。此除频电路依据输入值(即此处的候选值)来产生除数,频率合成电路140的输出时钟(即候选时钟或工作时钟)的频率趋近于参考时钟的频率与该除数的乘积。
通信系统对周期性封包的封包格式或内容有详细的定义,因此周期性封包侦测单元110可以依据控制电路100所应用的通信系统,将数据信号Data与特定的封包格式或内容做比对,以找出周期性封包。当找到周期性封包时,周期性封包侦测单元110发出一个脉冲来指示已收到一个周期性封包。因为周期性封包在数据信号Data中周期性地出现,所以封包指示信号会是一个周期性的脉冲信号,其频率等于周期性封包的出现频率。
图3系初始值决定电路130的一实施例的功能方块图。候选值产生电路310储存多个候选值,例如10个,候选值产生电路310依序将这10个候选值,一方面输出至判断电路320,另一方面透过多工器330输出至频率合成电路140。在10个候选值输出完毕之前,候选值产生电路310控制多工器330选取候选值输出(此时选择信号为0)。频率合成电路140依据参考时钟及候选值产生前述的候选时钟,周期性封包侦测单元110再根据候选时钟产生封包指示信号。判断电路320依据封包指示信号判断目前所产生的候选时钟是否能够侦测到周期性封包(如果侦测到周期性封包,则封包指示信号有脉冲产生,反之则否),如果能够侦测到,则判断电路320记下该候选值。候选值产生电路310持续输出候选值以及周期性封包侦测单元110持续依据对应该候选值的候选时钟侦测周期性封包(重复步骤S210~S230),直到所有的候选值输出完毕(步骤S230判断为是)。所有的候选值输出完毕时(此时选择信号为1),判断电路320从刚才记下的候选值中决定一初始值,也就是说该初始值实际上是判断电路320依据封包指示信号所决定,此时候选值产生电路310的选择信号控制多工器330选取初始值作为初始值决定电路130的输出(亦即频率合成电路140的除频电路的输入值)(步骤S240),频率合成电路140再依据此初始值及参考时钟产生工作时钟(步骤S250)。因为此时的工作时钟已能侦测到数据信号Data中的周期性封包,表示至步骤S250结束时,控制电路100已得到一个初步的可用于取样数据信号Data的工作时钟,但是此时的工作时钟的精准度可能还未达到最佳状态,所以还必须对该工作时钟进行微调。
请注意,在一个实施例中,上述的判断电路320可以依据封包指示信号从多个能够侦测到周期性封包的候选值中选取其中之一以作为该初始值。承上例,假设上述10个候选值依序对应频率逐渐增大的候选时钟,且依据第5、6、7个候选值所对应的候选时钟皆可侦测到周期性封包,则判断电路320以该三个候选值的中间值(即第6个候选值)作为该初始值,以得到较佳的初始的工作时钟。
当工作时钟产生之后,设定值产生电路150依据封包指示信号及工作时钟产生设定值,频率合成电路140再依据该设定值调整工作时钟(步骤S260~S280)。图4系设定值产生电路150的一实施例的功能方块图。设定值产生电路150包含计数器410及决策电路420。计数器410依据控制信号动作,当控制信号使计数器410致能(enabled)时,计数器410才开始计数。一开始计数器410预设为致能状态。计数器410并依据工作时钟及封包指示信号产生计数值(步骤S260),更详细地说,计数器410依据工作时钟的上升缘(或下降缘)增加计数值,并且依据封包指示信号的脉冲将计数值归零。因此该计数值即代表封包指示信号与工作时钟的周期的比值。由于封包指示信号的频率相对准确,所以当决策电路420将计数值与一默认值做比较,即可得知工作时钟的频率是否接近理想频率(与该默认值相关),并产生据以调整工作时钟的设定值(步骤S270)。更详细地说,此默认值即是工作时钟的理想频率与封包指示信号的频率的比值(等同封包指示信号的周期与工作时钟的理想周期的比值)。当计数器410产生计数器后即进入非致能(disabled)状态,之后再依据控制信号切换其致能/非致能状态。当计数值小于默认值时,表示工作时钟的频率低于理想频率,此时决策电路420增加设定值,以使频率合成电路140产生频率更高的工作时钟;相反地,当计数值大于默认值时,表示工作时钟的频率高于理想频率,此时决策电路420减小设定值,以使频率合成电路140产生频率较低的工作时钟(步骤S280)。
步骤S260~S280可视为工作时钟的微调步骤。因为封包指示信号有一定的精准度,而且工作时钟系根据封包指示信号做微调,所以调整后的工作时钟具有与封包指示信号同样等级的精准度,微调后的工作时钟便可用来取样数据信号Data。然而实际操作时,控制电路100于长时间工作后,可能因为环境温度发生变化而导致工作时钟的频率产生偏移。因此,控制电路100更包含用来侦测工作时钟是否偏移的频率偏移侦测电路160。频率偏移侦测电路160藉由以工作时钟对数据信号Data过取样来得到工作时钟的频率偏移值(步骤S290),并且将频率偏移值与一门槛值做比较(步骤S295),以决定是否控制设定值产生电路150更新设定值。更详细地说,如图5所示,频率偏移侦测电路160包含过取样电路510及判断电路520。过取样电路510依据多个不同的相位延迟工作时钟以产生多个取样时钟,并以该些取样时钟取样数据信号Data以得到多个取样值。判断电路520根据连续相同取样值的个数,即可得知工作时钟的频率偏移程度。
举例来说,如图6所示,假设频率偏移侦测电路160依据工作时钟产生10个取样时钟(相邻的取样时钟的相位差为2π/10),则在理想的情况下(工作时钟没有频率偏移,如工作时钟1所示),数据信号Data的同一笔数据应该会对应连续9笔相同的取样结果。然而如果工作时钟的频率变高(如工作时钟3所示),则数据信号Data的同一笔数据会对应大于9笔的连续相同的取样结果(例如图6中的工作时钟3取样同一笔数据得到10笔相同的取样结果);相反的,如果工作时钟的频率变低(如工作时钟2所示),则数据信号Data的同一笔数据会对应小于9笔的连续相同的取样结果(例如图6中的工作时钟2取样同一笔数据得到8笔相同的取样结果)。根据此原理,判断电路520可以依据取样结果得到工作时钟的频率偏移程度,10笔及8笔连续相同的取样结果分别代表工作时钟的频率约略偏移11%及-11%,11笔及7笔连续相同的取样结果分别代表工作时钟的频率约略偏移22%及-22%,以此类推。判断电路520再依据频率偏移值(即上述的百分比,或等效于连续相同的取样结果的笔数)是否超过门槛值来决定是否以控制信号控制设定值产生电路150更新设定值(即控制计数器410致能以重新计数)。例如门槛值设定为10%,当频率偏移值的绝对值大于等于10%时,则判断电路520以控制信号控制计数器410致能,以使设定值产生电路150重新依据工作时钟及封包指示信号产生计数值,并依据计数值更新设定值,频率合成电路140再依据新的设定值调整工作时钟(步骤S260~S280)。频率偏移侦测电路160可以例如由时钟数据回复(clock datarecovery,CDR)过取样电路实作,但不以此为限。
请注意,当设定值产生电路150根据封包指示信号及工作时钟产生设定值时(步骤S260、S270),频率偏移侦测电路160暂不侦测工作时钟的频率偏移(步骤S290);相对的,当频率偏移侦测电路160侦测工作时钟的频率偏移时(步骤S290),设定值产生电路150暂不产生设定值(步骤S260、S270)。
在USB 2.0的规格中,USB的主机(Host)端会在数据信号Data之间传递帧起始(Start of Frame,SOF)封包,而且根据USB 2.0的规范,该封包的出现频率的精准度有+/-500ppm的限制。当上述的控制电路100应用于USB装置时,周期性封包侦测单元110系侦测数据信号Data中的帧起始封包。帧起始封包存在于每个帧的起始点,其周期为125μs,而工作时钟的理想周期为2.083ns(对应USB 2.0的操作频率480MHz),所以前述的默认值约为125000/2.083=60010。当计数值小于60010时,设定值产生电路150便增加设定值(即频率合成电路140的除频电路的输入值),使频率合成电路140的除频电路增大除数,以提高工作时钟的频率;相反的,当计数值小于60010时,设定值产生电路150便减少设定值,使频率合成电路140的除频电路减低除数,以降低工作时钟的频率。因为两个连续的帧起始封包之间包含多个数据,亦即在USB的数据信号Data中数据的频率高于帧起始封包的频率,因此藉由频率偏移侦测电路160对数据过取样可以更及时地侦测工作时钟是否偏移,当频率偏移侦测电路160一发现偏移,即立刻通知设定值产生电路150依据接下来的帧起始封包计数并更新设定值。
由于本技术领域具有通常知识者可藉由图1、图3及图4的装置发明的揭露内容来了解图2的方法发明的实施细节与变化,因此虽然本发明的实施例如上所述,然而该些实施例并非用来限定本发明,本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化,凡此种种变化均可能属于本发明所寻求的专利保护范畴,换言之,本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (16)

1.一种通信装置的控制电路,包含:
一周期性封包侦测单元,用来侦测一数据信号的一周期性封包,以产生对应该周期性封包的一封包指示信号;
一频率合成电路,耦接该周期性封包侦测单元,用来依据一参考时钟产生一工作时钟;以及
一设定值产生电路,耦接该周期性封包侦测单元及该频率合成电路,用来依据该工作时钟及该封包指示信号的频率关系产生一设定值;
其中,该频率合成电路更依据该设定值调整该工作时钟,以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。
2.如权利要求1所述的控制电路,其特征在于,该封包指示信号的频率为该周期性封包于该数据信号中的出现频率。
3.如权利要求1所述的控制电路,其特征在于,该设定值产生电路包含:
一计数器,耦接该周期性封包侦测单元及该频率合成电路,用来依据该封包指示信号及该工作时钟产生一计数值;以及
一决策电路,耦接该计数器,用来依据该计数值及该预设倍数产生该设定值。
4.如权利要求1所述的控制电路,其特征在于,更包含:
一候选值产生电路,用来选取多个候选值的其中之一;
其中,该频率合成电路可依据该候选值产生一候选时钟,并且该周期性封包侦测单元系利用该候选时钟侦测该周期性封包。
5.如权利要求4所述的控制电路,其特征在于,更包含:
一判断电路,耦接该周期性封包侦测单元及该候选值产生电路,用来依据该封包指示信号从该些候选值中决定一初始值;
其中,该频率合成电路可依据该初始值及该参考时钟产生该工作时钟。
6.如权利要求1所述的控制电路,其特征在于,更包含:
一频率偏移侦测电路,耦接该设定值产生电路,用来侦测该工作时钟的频率偏移程度,以决定是否指示该设定值产生电路更新该设定值。
7.如权利要求6所述的控制电路,其特征在于,当该频率偏移侦测电路侦测该工作时钟的频率偏移程度时,该设定值产生电路暂停产生该设定值,以及当该设定值产生电路产生该设定值时,该频率偏移侦测电路暂停侦测该工作时钟的频率偏移程度。
8.如权利要求1所述的控制电路,其特征在于,被用于一USB装置,该周期性封包侦测单元系侦测该数据信号的一帧起始封包,以产生该封包指示信号。
9.一种通信装置的控制方法,包含:
侦测一数据信号的一周期性封包,以产生指示该周期性封包的一封包指示信号;
依据一参考时钟产生一工作时钟;以及
依据该工作时钟及该封包指示信号的频率关系调整该工作时钟,以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。
10.如权利要求9所述的控制方法,其特征在于,该封包指示信号的频率为该周期性封包于该数据信号中的出现频率。
11.如权利要求9所述的控制方法,其特征在于,该依据该工作时钟及该封包指示信号的频率关系调整该工作时钟的步骤包含:
依据该封包指示信号及该工作时钟产生一计数值;
依据该计数值及该预设倍数产生一设定值;以及
依据该设定值调整该工作时钟。
12.如权利要求9所述的控制方法,其特征在于,更包含:
选取多个候选值的其中之一,并依据该选取的候选值及该参考时钟产生一候选时钟;
其中,该侦测该数据信号的该周期性封包的步骤系依据该候选时钟完成。
13.如权利要求12所述的控制方法,其特征在于,更包含:
依据该封包指示信号从该些候选值中决定一初始值;
其中该工作时钟系依据该参考时钟及该初始值产生。
14.如权利要求9所述的控制方法,其特征在于,更包含:
侦测该工作时钟的频率偏移程度,以决定是否再次调整该工作时钟。
15.如权利要求14所述的控制方法,其特征在于,更包含:
当侦测该工作时钟的频率偏移程度时,暂停产生该设定值;以及
当产生该设定值时,暂停侦测该工作时钟的频率偏移程度。
16.如权利要求9所述的控制方法,其特征在于,被用于一USB装置,该侦测该数据信号的该周期性封包的步骤系侦测该数据信号的一帧起始封包。
CN201610355771.1A 2016-05-26 2016-05-26 通信装置的控制电路及控制方法 Pending CN107436620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610355771.1A CN107436620A (zh) 2016-05-26 2016-05-26 通信装置的控制电路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610355771.1A CN107436620A (zh) 2016-05-26 2016-05-26 通信装置的控制电路及控制方法

Publications (1)

Publication Number Publication Date
CN107436620A true CN107436620A (zh) 2017-12-05

Family

ID=60453390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610355771.1A Pending CN107436620A (zh) 2016-05-26 2016-05-26 通信装置的控制电路及控制方法

Country Status (1)

Country Link
CN (1) CN107436620A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830552B (zh) * 2022-11-11 2024-01-21 大陸商深圳天德鈺科技股份有限公司 校準方法、電路、存儲介質、時鐘恢復電路及電子裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830552B (zh) * 2022-11-11 2024-01-21 大陸商深圳天德鈺科技股份有限公司 校準方法、電路、存儲介質、時鐘恢復電路及電子裝置

Similar Documents

Publication Publication Date Title
CN106850179B (zh) 一种数据窗口查询方法及电路
US8427219B1 (en) Clock generator and a method of generating a clock signal
CN102356549A (zh) 工艺、电压、温度补偿振荡器
US20080258700A1 (en) Method and apparatus for adjusting on-chip delay with power supply control
CN102819282B (zh) 一种时钟恢复电路装置及相应的方法
CN106877963B (zh) 一种具有学习功能的同步时钟保持系统和方法
CN102346499A (zh) 串行总线时钟脉冲频率校准系统及其方法
TW202036315A (zh) 用於提供快速穩定正交偵測與校正的設備及方法
CN104685483A (zh) 用于时钟恢复的方法及设备
CN101110590B (zh) 一种时序余量检测过程中相位调整的方法及装置
CN103236841B (zh) 基于周期比较的开关式鉴频鉴相器及数字锁相环
TWI407317B (zh) 序列匯流排時脈頻率校準系統及其方法
CN107436620A (zh) 通信装置的控制电路及控制方法
CN103546124B (zh) 一种信号触发时刻值获取装置
CN102281062B (zh) 一种输出时钟信号的方法和设备
CN103187925A (zh) 使用跟踪振荡器电路的hs-can总线时钟恢复
CN105933001A (zh) 一种减少电路中电磁干扰的装置及方法
CN102931969B (zh) 数据提取的方法与装置
CN105337591B (zh) 基于usb设备实现时钟恢复的电路结构及方法
TWI582566B (zh) 通訊裝置的控制電路及控制方法
CN204065907U (zh) 一种mcu芯片分频时钟校正装置
WO2016064535A1 (en) Signal sampling timing drift compensation
CN205247370U (zh) 随机数生成装置
CN109787620A (zh) 一种基于数字分频器的校准频率的方法及装置
CN109976964B (zh) 一种异步通讯的数据发送方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171205