BR102015011305A2 - dispositivo de medição de retardo digital probabilístico - Google Patents

dispositivo de medição de retardo digital probabilístico Download PDF

Info

Publication number
BR102015011305A2
BR102015011305A2 BR102015011305A BR102015011305A BR102015011305A2 BR 102015011305 A2 BR102015011305 A2 BR 102015011305A2 BR 102015011305 A BR102015011305 A BR 102015011305A BR 102015011305 A BR102015011305 A BR 102015011305A BR 102015011305 A2 BR102015011305 A2 BR 102015011305A2
Authority
BR
Brazil
Prior art keywords
delay
signal
input signal
sampling
value
Prior art date
Application number
BR102015011305A
Other languages
English (en)
Inventor
Biju Sukumaran
Juraj Povazanec
Mario Traeber
Original Assignee
Lantiq Beteiligungs Gmbh & Co Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lantiq Beteiligungs Gmbh & Co Kg filed Critical Lantiq Beteiligungs Gmbh & Co Kg
Publication of BR102015011305A2 publication Critical patent/BR102015011305A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B2001/70706—Spread spectrum techniques using direct sequence modulation using a code tracking loop, e.g. a delay locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Measuring Phase Differences (AREA)

Abstract

resumo patente de invenção: "dispositivo de medição de retardo digital probabilístico". um método e um dispositivo correspondente para produzir um valor de retardo de uma unidade eletrônica de comunicação. um sinal de entrada digital é retardado por um elemento de retardo. os sinais de entrada e de saída do elemento de retardo são amostrados e os sinais amostrados são comparados. um contador de desacordo é incrementado quando as amplitudes dos sinais amostrados não são iguais e um contador da transição do sinal n é incrementado quando o sinal de entrada transita. o valor de retardo fornecido é proporcional ao valor da contagem do desacordo, proporcional à duração dos intervalos de amostragem e inversamente proporcional ao valor de contagem da transição do sinal.

Description

Relatório Descritivo da Patente de Invenção para "DISPOSITIVO DE MEDIÇÃO DE RETARDO DIGITAL PROBABILÍSTICO".
[0001] O presente relatório descritivo refere-se a um dispositivo de medição de retardo digital, um método para medir o retardo de um sinal digital e a dispositivos incluindo o dispositivo de medição de retardo digital, tal como um elemento de retardo constante.
[0002] Nos dispositivos eletrônicos de comunicação, é frequentemente desejado retardar um sinal por uma duração fixa de tempo, por exemplo, em um sistema de GPS ou na transmissão de dados de vídeo e áudio. Entretanto, pode ser difícil ou caro construir um elemento que mantém esse retardo suficientemente constante através do tempo já que influências relacionadas com a produção, tais como mudanças devido à variação litográfica durante a fabricação do IC e outras variações químicas significativas, e condições de operação, tais como variações de temperatura e tensão, afetam o retardo do elemento de retardo.
[0003] Aplicações adicionais de um elemento de retardo constante incluem o controle da velocidade do relógio do computador. Chips de computador atuais frequentemente usam altas velocidades de relógio. Em altas velocidades de relógio, as variações da produção e as condições de operação que influenciam a velocidade do retardo podem afetar a sincronização dos componentes eletrônicos.
[0004] Um exemplo específico do circuito digital usando uma cadeia de retardo para retardar um sinal por uma duração de tempo predeterminada é um laço bloqueado do retardo (DLL). Um DLL pode ser usado para mudar a fase de um sinal do relógio, geralmente para aumentar as características de sincronização válidas de elevação do relógio para a saída dos dados dos circuitos integrados. DLLs podem também ser usados para recuperação do relógio (CDR).
[0005] O componente principal de um DLL é uma cadeia de retar- do composta de muitos portões de retardo conectados frente com traseira. A entrada da cadeia de retardo é conectada no relógio que deve ser negativamente retardado. Um multiplexador é conectado em cada estágio da cadeia do retardo e o seletor desse multiplexador é atualizado automaticamente por um circuito de controle para produzir o efeito do retardo negativo. A saída do DLL é o sinal resultante do relógio negativamente retardado.
[0006] O presente relatório descritivo revela um mecanismo de realimentação melhorado para compensar as variações do retardo medindo um retardo real e ajustando o retardo através do tempo de acordo com o retardo medido. Em particular, o mecanismo de realimentação de acordo com o presente relatório descritivo compreende uma amostragem de baixa frequência, em que um sinal de saída e/ou um sinal de entrada são amostrados em um período de amostragem que pode ser grande comparado com a precisão de um retardo a ser medido.
[0007] De acordo com o presente relatório descritivo, um pequeno período de amostragem pode ser usado, entre outros, para fornecer um dispositivo de baixo custo com precisão suficiente ou para ainda aumentar a precisão de uma medição do retardo. Em particular, para aplicações de multimídia, tais como a transmissão e a exibição de dados de vídeo, um dispositivo de baixo custo pode fornecer uma precisão de retardo suficiente.
[0008] Em particular, os sinais a ser comparados, tais como o sinal de entrada e o sinal de saída de uma cadeia de retardo, são fornecidos por dois sinais digitais tendo a mesma amplitude e tendo essencialmente a mesma forma retangular ou sendo compostos de essencialmente os mesmos pulsos retangulares. Os dois sinais seguem o mesmo relógio do sinal de entrada. Além disso, o retardo esperado é sempre menor do que um período de relógio do relógio do sinal de en- trada e o retardo não muda abruptamente ou por uma grande quantidade através do tempo. Além disso, as duas amostragens não são elas próprias sujeitas ao retardo de amostragem ou pelo menos esses retard os são insignificantes e é permissível fornecer uma estimativa do retardo com base em um grande número de amostras.
[0009] A cadeia de retardo pode ser realizada, por meio de exemplo, por uma linha de retardo derivada que contém um número de células com tempos de retardo bem definidos. Isso pode ser realizado, por exemplo, com células biestáveis D com tempos de retardo predeterminados, que são conectadas em série.
[0010] De preferência, o período de amostragem é mais curto do que um período do relógio do sinal de entrada ou a distância mínima entre duas transições do sinal de entrada. Em uma modalidade adicional, o período de amostragem é pelo menos ligeiramente mais curto do que um retardo esperado. Por outro lado, o período de amostragem pode ser muito mais longo do que a precisão da medição do retardo a ser realizada.
[0011] O presente relatório descritivo revela um método implementado por computador para fornecer ou gerar um valor de retardo de uma unidade eletrônica de comunicação com uma cadeia de retardo.
[0012] Um sinal de entrada digital e seu sinal de saída retardado correspondente da unidade eletrônica de comunicação são amostrados em um intervalo de amostragem de um comprimento predeterminado, especialmente com um longo período de amostragem que é comparável a ou pelo menos não muito mais curto do que um retardo esperado.
[0013] A amplitude ou o nível de tensão do sinal de entrada amostrado é comparada com uma amplitude do sinal de saída amostrado e um valor de contagem do desacordo M é incrementado toda vez quando a amplitude do sinal de entrada amostrado não é igual à ampli- tude do sinal de saída amostrado dentro de uma tolerância predeterminada.
[0014] Um valor de contagem da transição do sinal N é incrementado toda vez que o sinal de entrada transita, em que a transição do sinal de entrada pode também ser derivada da transição do sinal de saída.
[0015] O valor do retardo do sinal entre o sinal de entrada e o sinal de saída é gerado como um valor que é também chamado como valor probabilístico. O valor do retardo do sinal gerado é diretamente proporcional ao valor da contagem de desacordo M, diretamente proporcional à duração dos intervalos de amostragem e inversa mente proporcional ao valor de contagem da transição do sinal N.
[0016] Em uma modalidade, a amostragem é executada simultaneamente como a amostragem de um sinal de entrada e de um sinal de saída de uma cadeia de retardo.
[0017] Em particular, a amostragem pode ser executada por um ou mais amostradores de um bit para amostrar um sinal com dois níveis de tensão.
[0018] Em uma modalidade, a amostragem é disparada regularmente usando um relógio de referência, em que um período de amostragem do relógio de referência é diferente de um período de relógio do sinal de entrada digital. Por meio disso, os pulsos do relógio de referência mudam em relação aos pulsos do relógio do sinal de entrada digital e o alinhamento dos pulsos do relógio de referência é feito independente do alinhamento dos pulsos do relógio do sinal de entrada digital.
[0019] Em particular, em uma modalidade, um período do relógio de referência é escolhido, tal que um múltiplo de um período de amostragem do relógio de referência que está mais próximo de um período do relógio do sinal de entrada é deslocado contra um período de reló- gio do sinal de entrada por não mais do que 10% do período do relógio do sinal de entrada. Com isso, os pulsos do relógio de referência são somente mudados por uma pequena quantidade toda vez com relação aos pulsos do relógio de entrada. Isso pode proporcionar uma resolução de tempo mais fina.
[0020] De acordo com uma modalidade, as transições do sinal de entrada são detectadas no sinal de entrada, em particular detectando transições do sinal de entrada em uma entrada de uma cadeia de retardo. Por meio disso, a detecção das transições do sinal de entrada é sincronizada com a detecção do valor do sinal de entrada.
[0021] De acordo com outra modalidade, as transições do sinal de entrada são detectadas no sinal de saída, em particular detectando as transições do sinal de entrada em uma saída do elemento de retardo ajustável. A relação entre o sinal de entrada e o de saída é tal que a transição é seguida por uma inversão dos níveis ou valores do sinal de entrada e do sinal de saída.
[0022] Em uma modalidade, o valor do retardo probabilístico é determinado a partir de um período de tempo que é igual a um tempo entre a transição do sinal de entrada e a inversão dos valores de entrada e saída.
[0023] Em particular, o valor do retardo probabilístico D pode ser calculado de acordo com a equação D = T ref * M/N, em que o quoci-ente é calculado com uma precisão predeterminada e em que T_ref é um período de amostragem entre dois tempos de amostragem consecutivos, M é o valor da contagem do desacordo e N é o valor da contagem da transição.
[0024] De acordo com o presente relatório descritivo, vários critérios podem ser aplicados para determinar quando uma precisão suficiente foi alcançada. De acordo com uma modalidade, um intervalo de integração depois do qual o valor do retardo é calculado depende de um número predeterminado de transições do sinal de entrada. De acordo com outra modalidade, um intervalo de integração depois do qual o valor do retardo é calculado depende de um número predeterminado de desacordos. De acordo com ainda outra modalidade, um intervalo de integração é limitado por um tempo de integração predeterminado. Esses critérios podem também ser combinados.
[0025] De acordo com uma modalidade adicional, o valor do retardo probabilístico é calculado com base nos desacordos do sinal e transições que ocorrem dentro de uma janela de tempo móvel. Por meio de exemplo, janelas de tempo móveis podem ser realizadas com um registrador de deslocamento ou semelhante, lendo novos valores no começo e descartando valores antigos no fim de uma fila.
[0026] De acordo com uma modalidade adicional, o método compreende o ajuste de um retardo de acordo com o valor do retardo probabilístico desativando ou ativando componentes de uma cadeia de retardo. Nela, o número de componentes a ser ativado ou desativado depende do retardo. Em particular, o número pode ser proporcional ao retardo.
[0027] Além disso, o presente relatório descritivo revela um gerador de retardo para proporcionar um retardo predeterminado de um sinal de entrada digital. O gerador de retardo compreende um elemento de retardo ajustável, tal como uma cadeia de retardo. O elemento de retardo ajustável compreende uma entrada do sinal para receber um sinal de entrada e uma saída de sinal para liberar um sinal de saída retardado.
[0028] Um relógio de referência é fornecido para sincronizar uma amostragem do sinal de entrada e do sinal de saída. Uma unidade de comparação de sinal, por exemplo, na forma de dois amostradores de um bit e um portão XOR ou outros componentes eletrônicos para comparar os dois sinais de entrada digital, é fornecida para comparar o sinal de entrada com o sinal de saída nos tempos de amostragem predeterminados e para contar o número de desacordos entre o sinal de entrada e o sinal de saída. Os tempos de amostragem predeterminados da unidade de comparação do sinal são fornecidos pelo relógio de referência.
[0029] Uma unidade de detecção de transição, por exemplo, na forma de um detector de borda para um sinal digital, tal como um bies-tável ou outro componente eletrônico, é fornecida em uma trajetória de sinal do sinal de entrada. A unidade de detecção de transição é operativa para detectar transições do sinal e para contar o número das transições do sinal.
[0030] Uma unidade de estimativa do retardo é conectada na unidade de comparação do sinal e na unidade de detecção da transição. A unidade de estimativa do retardo é fornecida para receber um número de desacordos da unidade de comparação do sinal, para receber um número de transições de sinal da unidade de detecção da transição e para calcular um retardo estimado. Por meio de exemplo, a unidade de estimativa do retardo pode ser fornecida por uma unidade de computação, tal como uma unidade lógica aritmética (ALU) compreendendo componentes eletrônicos, tais como somadores e registradores de memória.
[0031] O retardo estimado da unidade de estimativa do retardo, que é também chamado como o valor do retardo probabilístico ou o valor do retardo, é proporcional ao número de desacordos e inversamente proporcional ao número de transições.
[0032] O gerador de retardo ainda compreende um controlador que é conectado na unidade de estimativa do retardo e no elemento de retardo ajustável. Em particular, a unidade de estimativa do retardo pode compreender o controlador. O gerador de retardo proporciona um sinal de controle para o elemento de retardo ajustável, o sinal de controle dependendo do retardo estimado.
[0033] Em uma modalidade particular, o controlador do elemento de retardo ajustável é operativo para ajustar o retardo ativando e desativando componentes eletrônicos individuais do elemento de retardo ajustável. Em particular, a ativação e a desativação podem se referir a ligar e desligar os componentes eletrônicos.
[0034] De acordo com uma modalidade, a unidade de comparação do sinal compreende um primeiro amostrador de um bit e um segundo amostrador de um bit. Em particular, o primeiro amostrador de um bit e o segundo amostrador de um bit podem ser realizados por amostrado-res de um bit que compreendem um elemento biestável.
[0035] Em uma modalidade particular, a unidade de comparação do sinal compreende um portão XOR para comparar um primeiro sinal que representa um primeiro bit com um segundo sinal que representa um segundo bit.
[0036] Além do mais, o presente relatório descritivo revela um circuito integrado com o gerador de retardo acima mencionado, em que o gerador de retardo é realizado por componentes semicondutores do circuito integrado.
[0037] Além disso, o presente relatório descritivo revela um sistema eletrônico de comunicação com o circuito integrado.
[0038] Um dispositivo de compensação do retardo de acordo com o presente relatório descritivo não exige duas cadeias de retardo variáveis correspondentes. Por meio disso, o consumo de força pode ser reduzido, já que o consumo de força de uma cadeia de retardo é definido pela frequência da entrada e cada cadeia de retardo consome força. Além do mais, a compensação do retardo de acordo com o presente relatório descritivo não é limitada a uma resposta linear de uma célula de retardo a um sinal de controle e pode ser usada para considerar as não linearidades.
[0039] Em resumo, um dispositivo de compensação do retardo de acordo com o presente relatório descritivo pode ser projetado para exigir menos áreas no chip e para consumir menos força do que um dispositivo de compensação do retardo com duas cadeias de retardo e ele pode ser projetado para acomodar não linearidades da cadeia. Além disso, pelo uso de um projeto com somente uma cadeia de retardo, não existe retardo em desacordo entre as duas cadeias de retardo.
[0040] Em particular, de acordo com o presente relatório descritivo, um retardo pode ser medido em incrementos que são muito menores do que é possível usando uma medição direta com um relógio de referência disponível. Isso é realizado medindo o retardo usando uma acumulação estatística dos eventos de transição.
[0041] De acordo com o presente relatório descritivo, ambos o sinal de entrada e o sinal de saída retardado são amostrados em intervalos regulares. Cada vez que um estado é detectado, tal que a entrada não é igual à saída, um contador de desacordo M é incrementado. Além disso, um contador separado N conta as transições do sinal de entrada. Um retardo estimado entre a entrada e a saída é calculado que é direta mente proporcional ao valor de contagem do número de desacordo M e inversamente proporcional ao número N de transições do sinal de entrada.
[0042] O assunto do presente relatório descritivo é agora explicado em mais detalhes com relação às figuras seguintes, em que [0043] A fig. 1 mostra um dispositivo de retardo para gerar um retardo predeterminado usando um controle direto de alimentação de acordo com uma primeira modalidade, [0044] A fig. 2 mostra um dispositivo de retardo para gerar um retardo predeterminado usando um controle de realimentação e suba-mostragem de acordo com uma segunda modalidade, [0045] A fig. 3 ilustra um cálculo da estimativa do retardo de uma unidade de estimativa do retardo da fig. 1 e [0046] A fig. 4 mostra um dispositivo de retardo de acordo com uma terceira modalidade que é similar à modalidade da fig. 2.
[0047] Na descrição seguinte, detalhes são fornecidos para descrever as modalidades do presente relatório descritivo. Será evidente para um versado na técnica, entretanto, que as modalidades podem ser praticadas sem tais detalhes.
[0048] A fig. 1 mostra uma primeira modalidade de um dispositivo de retardo 10 para gerar um retardo controlado. O dispositivo de retardo de acordo com a fig. 1 usa um controle direto de alimentação para gerar um sinal de controle para ajustar um circuito de retardo do dispositivo de retardo.
[0049] O dispositivo de retardo compreende uma unidade da cadeia de retardo 11 com um circuito da cadeia de retardo. A unidade da cadeia de retardo 11 é conectada em uma linha de entrada e uma linha de saída. Um controlador 14 é eletricamente conectado em um elemento ajustável da unidade da cadeia de retardo 11.
[0050] Além disso, o dispositivo de retardo compreende um relógio de referência que é conectado em uma entrada de uma unidade da cadeia de retardo de referência 15 com um circuito da cadeia de retardo de referência. Em particular, a unidade da cadeia de retardo de referência 15 pode compreender componentes similares ou idênticos à unidade da cadeia de retardo 11. Uma entrada de um comparador 16 é conectada em uma saída do relógio de referência e em uma saída da unidade da cadeia de retardo de referência 15. Uma saída do comparador 16 é conectada em uma entrada do controlador 14.
[0051] Em particular, o comparador 16 pode ser operativo para calcular um retardo entre um sinal do relógio do relógio de referência e um sinal de saída da unidade da cadeia de retardo de referência 15.
Durante a operação, o controlador 14 ajusta o circuito da cadeia de retardo da unidade da cadeia de retardo 11 e/ou o circuito da cadeia de retardo de referência da unidade da cadeia de retardo de referência 15 de acordo com um sinal de saída do comparador 16.
[0052] Em uma modalidade, as duas cadeias de retardo 11,15 são de desenho idêntico. Dessa maneira, um retardo medido na cadeia de referência 15 pode ser aplicado na cadeia de retardo do sinal real 11. De acordo com uma modalidade, a cadeia de referência 15 é usada para equiparar um retardo predeterminado, por exemplo, 1 ns, e uma leitura é feita para encontrar o número de estágios de retardo necessários para equiparar o retardo predeterminado. Assumindo que o retardo da cadeia é proporcional ao valor de controle, o valor de controle para a primeira cadeia de retardo 11 pode ser derivado, conhecendo o valor de controle da cadeia de referência 15.
[0053] Se uma medição direta do retardo é usada, tal como na modalidade da fig. 1, um retardo de 100ns pode ser medido dentro de uma precisão de +/- 1ns com um relógio de 1 GHz contando o número de pulsos do relógio de 1 GHz, 100 nesse exemplo, que leva para o sinal propagar da entrada para a saída. Entretanto, não é possível medir um retardo de 500ps dentro de uma precisão de +/- 10ps dessa maneira usando um relógio de 1GHz, já que os eventos acontecem 100 vezes mais frequentemente do que os pulsos de relógio do relógio de 1GHz.
[0054] A fig. 2 mostra um dispositivo de retardo 20 para gerar um retardo controlado de acordo com uma segunda modalidade.
[0055] O dispositivo de retardo 20 compreende uma cadeia de retardo ajustável 21 e um dispositivo de medição do retardo 31. Entre outros, o dispositivo de medição do retardo compreende um detector de desacordo ou ndetector 01, 10l24, um detector de borda 25, um contador de desacordo 26, um contador de transição 27, um primeiro amostrador de bit único 32 e um segundo amostrador de bit único 33.
[0056] A cadeia de retardo ajustável 11,21 é uma cadeia de retardo digital ou analógica, para a qual um retardo pode ser incrementado ou decrementado via a entrada de controle. Os amostradores de bit único 32, 33 são elementos de bit único de sincronização que são capazes de amostrar um valor de entrada de 0 ou 1 e fornecê-lo de forma síncrona para processamento adicional. Os amostradores 32, 33, ambos usam o relógio de referência 42.
[0057] O detector de desacordo 24 compreende um portão XOR de entrada dupla que é capaz de indicar quando as duas entradas têm valores diferentes, que podem ser 01 ou 10 nas modalidades das figuras 2 e 4. Depois, o portão XOR libera 1=0 XOR 1 = 1 XOR 0. Se as duas entradas são as mesmas, o portão XOR libera 0 = 0 XOR 0 = 1 XOR 1.
[0058] O detector de borda 25 indica quando o sinal de entrada passou de um baixo para um alto nível ou de um alto para um baixo nível. A indicação dura um ciclo único do relógio de referência de um relógio de referência, que não é mostrado na figura 2.
[0059] O contador de desacordo 26 conta o número de desacordos detectados pelo detector de desacordo 24. O contador de desacordo 26 compreende uma entrada de restauração para restaurar o valor de contagem M do contador de desacordo 26 para zero. O contador de transição 25, ou o detector de borda conta o número de transições do sinal de entrada. O contador de transição compreende uma entrada de restauração para restaurar o valor de contagem N do contador de transição para zero. De acordo com uma modalidade, os valores de contagem dos contadores 26, 27 são restaurados para zero quando o número de transições alcança um valor predeterminado de N. Isso pode ser determinado por um comparador N, que não é mostrado na fig. 2.
[0060] O primeiro amostrador de bit único 32 é conectado em uma entrada do sínai 22 da cadeia de retardo 21 e o segundo amostrador de bit único 32 é conectado em uma saída do sinal retardado 23 da cadeia de retardo 21.
[0061] Uma saída do primeiro amostrador de bit único 32 é conectada em uma entrada do detector de desacordo 24 e em uma entrada do detector de borda 25. Uma saída do segundo amostrador de bit único 33 é conectada em uma entrada do detector de borda 25.
[0062] Uma entrada do contador de desacordo 26 é conectada em uma saída do detector de desacordo 24 e uma entrada do contador de transição 27 é conectada em uma entrada do detector de borda 25.
[0063] Uma saída do 26 é conectada em uma primeira entrada de um controlador 40 e uma saída do 27 é conectada em uma segunda entrada do controlador 40. Uma saída do controlador 40 é conectada em uma entrada da cadeia de retardo 21. A cadeia de retardo 21 é operativa para ajustar o retardo em resposta a um sinal do controlador 40, por exemplo, colocando em cadeia um número de elementos de retardo ou ajustando uma tensão de polarização de um transistor.
[0064] Em uma modalidade, o controlador 40 compreende um primeiro comparador 38 para a contagem de desacordo M, um segundo comparador 39 para a contagem de transição N e um módulo de ajuste 41 que é conectado em uma saída do primeiro comparador e uma saída do segundo comparador. De acordo com outra modalidade, o primeiro e o segundo comparadores 38, 39 são partes do dispositivo de medição de retardo 31. Os comparadores 38, 39 e o módulo de ajuste 41 são mostrados na modalidade da fig. 4.
[0065] No seguinte, é assumido que o sinal de entrada é um sinal digital com um alto nível, citado como 11 e um baixo nível, citado como 0 . Uma transição do alto nível para o baixo nível é chamada como transição 10 e uma transição do baixo nível para o alto nível é chamada como transição D1L Entretanto, isso não limita o assunto do presente relatório descritivo a um método de codificação de dados específico. Entre outros, as transições do sinal de entrada podem ser usadas em maneiras diferentes para codificar um fluxo de dados binários ou elas podem ser usadas para representar um pulso de relógio digital.
[0066] Em uma modalidade mais geral, um dispositivo de medição de retardo 31, 3lzde acordo com o presente relatório descritivo pode também ser usado para determinar um retardo para um sinal digital com múltiplos níveis, por exemplo, um sinal de áudio digital antes de uma conversão digital/analógica.
[0067] Durante a operação, o sinal de entrada e o sinal de saída da cadeia de retardo são amostrados simultaneamente pelos dois amostradores de bit único. Em uma modalidade, a amostragem é regular, usando um relógio de referência que é independente do sinal de entrada. Um relógio de referência independente fornece amostras de bit com uma boa estatística que é independente do sinal de entrada. Em particular, é vantajoso se um período do relógio de referência, ou um múltiplo do período do relógio de referência, é ligeiramente diferente de um múltiplo de um período de relógio do sinal de entrada. A partir de um número suficiente de amostras, o valor de retardo aproximado pode ser derivado.
[0068] Por meio de exemplo, se um período de amostragem, ou um múltiplo do período de amostragem, é ligeiramente mais longo do que um múltiplo do período do relógio do sinal de entrada, as localizações dos pontos de amostragem atrás de transições do sinal sucessivas são ligeiramente deslocadas com relação uma a outra. Por meio disso, a densidade efetiva dos pontos de amostragem pode ser aumentada. Por exemplo, no exemplo da fig. 3, cinco períodos de amostragem são ligeiramente mais longos do que um tempo mínimo entre transições consecutivas do sinal de entrada.
[0069] O detector de borda 25 detecta as transições do sinal de entrada. Cada vez que uma transição acontece, ela é seguida por um inverso nos valores de entrada/saída quando o sinal de entrada não é igual ao sinal de saída devido ao retardo. Isso pode ser mais bem observado na fig. 3. Esse estado de transição existe por um período de tempo igual ao retardo da cadeia de retardo. Aqui, é assumido que o retardo de tempo é mais curto do que uma distância mínima entre duas transições do sinal de entrada. Essa suposição é satisfeita para muitas aplicações.
[0070] Pela amostragem em intervalos regulares, o estado de transição pode ser atingido ou perdido. A probabilidade do atingimento e da perda está diretamente relacionada com o valor do retardo. Portanto, o valor do retardo gerado por essa proposta pode ser considerado como um valor de retardo probabilístico. Aqui, é assumido que o retardo não muda ou muda somente muito pouco durante uma janela do tempo de avaliação durante a qual o retardo é determinado. Isso é especialmente o caso para um retardo que é causado por condições vagarosamente variadas, tais como a temperatura ou a composição química do material semicondutor. A janela do tempo de avaliação é também chamada como tempo de integração.
[0071] Sempre que um atingimento ou, em outras palavras, um desacordo entre o sinal de entrada e o sinal de saída retardado, é detectado, o contador de desacordo M é incrementado. Um segundo contador, N, conta o número de transições do sinal de entrada e é incrementado sempre que uma transição do sinal de entrada é detectada.
[0072] De acordo com o presente relatório descritivo, um retardo total depois de N transições do sinal é aproximado pelo contador de desacordo M vezes o período de amostragem T ref. Dessa forma, o retardo D depois de uma transição do sinal é aproximado dividindo o número M de desacordos entre o sinal de entrada e o sinal de saída retardado vezes o período de amostragem T_ref pelo numero N de transições do sinal, que produz a fórmula [0073] Além disso, uma estimativa de um retardo relativo pode ser derivada do valor de retardo D, por exemplo, dividindo a estimativa D do retardo por um tempo de relógio do sinal de entrada ou pelo período de amostragem.
[0074] Quando o retardo não muda durante um tempo de integração ou quando a mudança do retardo é insignificante, o estado de transição depois de uma transição do sinal se torna um processo repetitivo mesmo embora o próprio sinal de entrada possa não ser repetitivo ou até mesmo ter uma sequência predeterminada de transições. De acordo com o presente relatório descritivo, esse efeito é usado para amostrar uma pluralidade de estados de transição em tempos de amostragem diferentes depois das transições do sinal correspondente ao invés da amostragem com um menor período de amostragem depois de uma dada transição de sinal.
[0075] A estimativa D do retardo melhora para uma janela de amostragem mais longa. Além disso, é vantajoso se a frequência da amostragem, ou um múltiplo dela, não é um múltiplo da frequência do relógio do sinal de entrada, mas ligeiramente diferente de um múltiplo da frequência do relógio do sinal de entrada. Em particular, uma estimativa D do retardo real t_D pode ser considerada como suficientemente precisa por um número mínimo predeterminado de pulsos de amostragem e/ou para um número mínimo predeterminado Nmin de transições do sinal de entrada.
[0076] Pelo uso de uma contagem das transições do sinal de entrada de acordo com o presente relatório descritivo, não é necessário usar um sinal de teste periódico ou até mesmo um sinal de teste com um padrão predeterminado de transições, a fim de determinar o retardo entre o sinal de entrada e o sinal de saída retardado, embora tais sinais possam ser usados se desejado. O sinal de entrada somente precisa ter um número suficiente de transições dentro de um tempo de integração. Por meio disso, o retardo do sinal pode ser determinado enquanto a informação é transmitida através de uma linha do sinal de entrada.
[0077] Sinais com somente umas poucas transições, que são menos adequadas para uma determinação do retardo, podem ser pré-processados. Por exemplo, um sinal bruto codificando uma imagem de linha preta e branca geralmente tem longas sequências do mesmo bit. Essas sequências podem ser menores usando uma compactação, tal como a codificação run length. Além disso, a distribuição de 1s e Os pode ser feita mais igualmente com um misturador de sinal. O pré-processamento ou a codificação pode ser invertido em um lado de de-codificação usando uma unidade de descompactação e uma unidade de anulação de mistura.
[0078] O tempo de integração não precisa ser fixado antecipadamente, mas a contagem do desacordo M pode ser incrementada até que um número predeterminado de transições N do sinal de entrada ou um número predeterminado de desacordos M seja alcançado.
[0079] A fig. 3 mostra um exemplo do cálculo de uma estimativa do retardo de tempo entre um sinal de entrada. No exemplo da fig. 3, uma janela de amostragem compreende 14 períodos de amostragem.
[0080] No segundo tempo de amostragem, o sinal de entrada entrada do sinal tem um nível Cli e o sinal de saída retardado saída do sinal item um nível 0 , produzindo um sinal de diferença com o nível 1 . No terceiro tempo de amostragem, nenhum desacordo entre o sinal de entrada do sinal de saída é detectado. Portanto, o contador de desacordo M é aumentado por um. Além disso, uma transição do sinal de entrada é detectada entre o primeiro e o segundo tempos de amostragem. Portanto, o contador de transição N é aumentado por um.
[0081] No sexto e sétimo tempos de amostragem, um desacordo entre o sinal de entrada e de saída é detectado, mas não no oitavo tempo de amostragem. Portanto, o contador de desacordo M é aumentado por dois. Além disso, uma transição do sinal de entrada é determinada no sexto tempo de amostragem e o contador de transição N é aumentado por um.
[0082] No décimo primeiro tempo de amostragem, um desacordo entre o sinal de entrada e de saída é detectado, mas não no décimo segundo tempo de amostragem. Portanto, o contador de desacordo M é aumentado por um. Além disso, uma transição do sinal de entrada é determinada no décimo primeiro tempo de amostragem e o contador de transição N é aumentado por um.
[0083] Isso fornece um retardo estimado ou medido D de [0084] A comparação visual dos sinais na fig. 4 mostra que o retardo é ligeiramente maior do que um período de amostragem, o que é consistente com a estimativa acima. A acumulação de um maior número de amostras, enquanto tendo uma amostragem não relacionada com a frequência do sinal, aumentaria a precisão do valor do retardo medido D.
[0085] A fig. 4 mostra uma modalidade adicional de um dispositivo de retardo 20 com um dispositivo de medição do retardo 31 e um controlador 40 . Por brevidade, componentes que foram explicados acima com relação à fig. 2 não são explicados de novo.
[0086] O dispositivo de medição do retardo 31 compreende um comparador de desacordo 38, que é conectado em uma saída do contador de desacordo 26 e a uma fonte de um número esperado M_exp de desacordos. Por exemplo, o comparador de desacordo 38 pode ser conectado em uma unidade de computação que é operativa para ler o número esperado de desacordos M_exp de uma memória legível do computador. O comparador de desacordo 38 compara o número de desacordos acumulados através de um número N_max de transições e o compara com M_exp, o número de desacordos esperados.
[0087] Além disso, o dispositivo de medição de retardo 31 l compreende um comparador de transição 39, que é conectado em uma saída do contador de transição 27 e a uma fonte de um número exigido de transições N_max. Por exemplo, o comparador de desacordo 38 pode ser conectado em uma unidade de computação que é operativa para ler o número exigido de transições N_max de uma memória legível por computador. O comparador de transição 39 acompanha o número de transições. Quando um número exigido N_max de transições é alcançado, ambos os contadores são restaurados.
[0088] O controlador 40 compreende um módulo de ajuste 41, que é conectado em uma saída do comparador de desacordo 38 e a uma saída do comparador de transição 39. A saída do comparador de transição 39 é usada como um pulso regular para disparar uma ação do módulo de ajuste 41.
[0089] Em cada marcação recebida do comparador de transição 39, o módulo de ajuste 41 verifica a saída do comparador de desacordo 38 e decide incrementar, decrementar ou manter um valor de controle ou parâmetro de controle da cadeia de retardo 21 ajustável. Com isso, o retardo da cadeia de retardo 21 é mantido dentro de uma faixa estreita exigida.
[0090] A fig. 4 ilustra dois meios para restaurar os contadores 26, 27, que podem ser usados sozinhos ou em combinação. De acordo com uma primeira condição de restauração, os contadores são restaurados quando um número predeterminado N_max de transições foi alcançado. De acordo com uma segunda condição de restauração, os contadores são restaurados quando um número máximo predeterminado de pulsos de relógio do relógio de referência 42 foi alcançado. As condições podem ser usadas em combinação, por exemplo, usando a condição que é alcançada primeiro ou que é alcançada por último como um gatilho para uma restauração.
[0091] As modalidades podem também ser descritas com as seguintes listas de elementos sendo organizadas em itens. As combinações respectivas das características que são reveladas na lista de itens são consideradas como matéria independente, respectivamente, que podem também ser combinadas com outras características do pedido.
[0092] 1. Um método para fornecer, ou gerar, um valor de retardo predeterminado de um sinal de saída de uma cadeia de retardo de uma unidade eletrônica de comunicação, o método compreendendo: - providenciar intervalos de amostragem predeterminados com um relógio de referência, os intervalos de amostragem predeterminados sendo diferentes de um período do relógio do sinal de entrada digital, - amostrar um sinal de entrada digital da cadeia de retardo com um amostrador de um bit nos intervalos de amostragem predeterminados, - amostrar o sinal de saída digital da cadeia de retardo nos intervalos de amostragem predeterminados, - comparar uma amplitude, tal como um nível de tensão, do sinal de entrada amostrado com uma amplitude do sinal de saída amostrado, - incrementar um contador de desacordo M toda vez quando a amplitude do sinal de entrada amostrado não é igual à amplitude do sinal de saída amostrado dentro de uma tolerância predeterminada, - detectar transições do sinal do sinal de entrada com um detector de transição, o detector de transição sendo fornecido em uma trajetória do sinal do sinal de entrada, - incrementar um contador de transição do sinal N toda vez que uma transição do sinal de entrada é detectada e, depois de um tempo de integração, - gerar o valor do retardo do sinal entre o sinal de entrada e o sinal de saída como um quociente do valor da contagem de desacordo Meo contador de transição N, multiplicado pelo comprimento dos intervalos de amostragem.
[0093] Aqui, a transição do sinal de entrada pode ser detectada na entrada ou na saída do elemento de retardo ajustável. A duração dos intervalos de amostragem é também citada como período de amostragem.
[0094] 2. Um gerador de retardo para produzir um retardo predeterminado de um sinal de entrada do sinal digital, em particular um sinal de entrada tendo dois níveis ou amplitudes, o gerador de retardo compreendendo - uma cadeia de retardo ajustável com uma entrada de sinal e uma saída de sinal, - um relógio de referência para providenciar um período de amostragem, - um primeiro amostrador de um bit, o primeiro amostrador de um bit sendo conectado na entrada do sinal da cadeia de retardo ajustável e em uma saída do relógio de referência, - um segundo amostrador de um bit, o segundo amostrador de um bit sendo conectado na saída do sinal da cadeia de retardo ajustável e em uma saída do relógio de referência, - uma unidade de detecção de transição, a unidade de detecção de transição sendo conectada na entrada do sinal da cadeia de retardo ajustável ou na saída do sinal da cadeia de retardo ajustável, - uma unidade de detecção de desacordo do sinal com uma primeira entrada, uma segunda entrada e uma saída, a primeira entrada da unidade de detecção de desacordo do sinal sendo conectada em uma saída do primeiro amostrador de um bit e a segunda entrada do detector de desacordo do sinal sendo conectada em uma saída do segundo amostrador de um bit, - uma unidade de contagem de desacordo do sinal, a unidade de contagem de desacordo do sinal sendo conectada na saída da unidade de detecção de desacordo do sinal, - uma unidade de contagem de transição, a unidade de contagem de transição sendo conectada em uma saída da unidade de detecção de transição, - um controlador de retardo, o controlador de retardo sendo operativamente conectado em uma entrada de controle da cadeia de retardo ajustável, o controlador de retardo sendo operativo para controlar um retardo da cadeia de retardo ajustável e o controlador de retardo sendo conectado em uma saída da unidade de contagem de desacordo e em uma saída da unidade de contagem de transição.
[0095] Embora a descrição acima contenha muita especificidade, essas não devem ser interpretadas como limitando o escopo das modalidades, mas meramente fornecendo ilustração das modalidades previsíveis. Várias modificações são possíveis dentro do escopo do presente relatório descritivo. Por exemplo, o relógio de referência pode ser parte do dispositivo de medição de retardo ou externo a ele, os comparadores podem ser parte do dispositivo de medição de retardo, eles podem ser parte do controlador ou eles podem ser externos a ambos os componentes. Os componentes mostrados na fig. 2 e na fig. 4 podem ficar localizados em um circuito integrado ou em vários circuitos integrados ou eles podem compreender componentes em uma pia- ca de circuito impresso, entre outros.
[0096] Além disso, o retardo pode ser estimado usando intervalos de integração sem sobreposição ou o retardo pode também ser estimado usando uma janela de tempo móvel. Por exemplo, para uma estimativa atualizada do retardo, os desacordos depois das transições antes da posição atual da janela de tempo móvel são desconsiderados e os desacordos depois das transições que estão dentro da nova posição da janela de tempo móvel são contados.
[0097] Em particular, as vantagens declaradas acima das modalidades não devem ser interpretadas como limitando o escopo das modalidades, mas meramente para explicar realizações possíveis se as modalidades descritas são colocadas em prática. Assim, o escopo das modalidades deve ser determinado pelas reivindicações e seus equivalentes, ao invés de pelos exemplos dados. Números de referência 10 dispositivo de retardo 11 cadeia de retardo 12 entrada do sinal 13 saída do sinal 14 controlador 15 cadeia de retardo de referência 16 comparador 20 dispositivo de retardo 21 cadeia de retardo 22 entrada do sinal 23 saída do sinal 24 detector de desacordo 25 detector de transição/borda 26 contador de desacordo 27 contador de transição/borda 31, 31 unidade/dispositivo de medição de retardo 32 amostrador de um bit 33 amostrador de um bit 38 comparador 39 comparador 40, 40lcontrolador 41 módulo de ajuste 42 relógio de referência REIVINDICAÇÕES

Claims (20)

1. Método para fornecer um valor de retardo de uma unidade eletrônica de comunicação, caracterizado pelo fato de que compreende; - amostrar um sinal de entrada digital e seu sinal de saída retardado correspondente da unidade eletrônica de comunicação em um intervalo de amostragem de uma duração predeterminada, - comparar uma amplitude do sinal de entrada amostrado com uma amplitude do sinal de saída amostrado, - incrementar um valor de contagem do desacordo M toda vez quando a amplitude do sinal de entrada amostrado não é igual à amplitude do sinal de saída amostrado, - incrementar um valor de contagem da transição do sinal N toda vez que o sinal de entrada transita e - gerar o valor do retardo do sinal entre o sinal de entrada e o sinal de saída como um valor probabilistic© que é diretamente proporcional ao valor da contagem de desacordo M, diretamente proporcional à duração dos intervalos de amostragem e inversamente proporcional ao valor de contagem da transição do sinal N.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a etapa de amostragem é executada simultaneamente como a amostragem de uma entrada e uma saída de uma cadeia de retardo.
3. Método, de acordo com a reivindicação 1 ou reivindicação 2, caracterizado pelo fato de que a amostragem é executada por um ou mais amostradores de um bit.
4. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que a amostragem é disparada regularmente usando um relógio de referência, em que um período de amostragem do relógio de referência é diferente de um período de re- lógio do sinal de entrada digital.
5. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que um múltiplo de um período de amostragem do relógio de referência que está mais perto de um período de relógio do sinal de entrada é deslocado contra um período de relógio do sinal de entrada por não mais do que 10% do período de relógio do sinal de entrada.
6. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que as transições do sinal de entrada são derivadas do sinal de entrada.
7. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que as transições do sinal de entrada são derivadas do sinal de saída.
8. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que o valor do retardo probabilístico é determinado a partir de um período de tempo igual a um tempo entre a transição e uma inversão dos valores de entrada e saída.
9. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que o valor do retardo probabilístico D é calculado usando a equação seguinte: D = T_ref * M/N, em que T__ref é um período de amostragem entre dois tempos de amostragem consecutivos, M é o valor da contagem do desacordo e N é o valor da contagem da transição.
10. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que um intervalo de integração depois do qual o valor do retardo é calculado depende de um número predeterminado de transições do sinal de entrada.
11. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que um intervalo de integração depois do qual o valor do retardo é calculado depende de um número predeterminado de desacordos.
12. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que um intervalo de integração não excede um tempo de integração predeterminado.
13. Método, de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o valor do retardo probabilístico é calculado com base nos desacordos do sinal e transições que ocorrem dentro de uma janela de tempo móvel.
14. Método, de acordo com qualquer uma das reivindicações prévias, caracterizado pelo fato de que compreende o ajuste de um retardo de acordo com o valor do retardo probabilístico, o ajuste compreendendo desativar ou ativar componentes de uma cadeia de retardo, o número de componentes dependendo do retardo.
15. Gerador de retardo para produzir um retardo predeterminado de um sinal de entrada do sinal digital, o gerador de retardo caracterizado pelo fato de que compreende - um elemento de retardo ajustável com uma entrada de sinal para receber um sinal de entrada e uma saída de sinal para liberar um sinal de saída retardado, - um relógio de referência, - uma unidade de comparação do sinal para comparar o sinal de entrada com o sinal de saída nos tempos de amostragem predeterminados e para contar um número de desacordos entre o sinal de entrada e o sinal de saída, os tempos de amostragem predeterminados da unidade de comparação do sinal sendo fornecidos pelo relógio de referência, - uma unidade de detecção de transição que é fornecida em uma trajetória do sinal do sinal de entrada, a unidade de detecção de transição sendo operativa para detectar transições do sinal e para contar um número de transições do sinal, - uma unidade de estimativa de retardo para receber um número de desacordos da unidade de comparação do sinal, para receber um número de transições do sinal da unidade de detecção da transição e para calcular um retardo estimado que é proporcional ao número de desacordos e inversamente proporcional ao número de transições, - um controlador que é conectado na unidade de estimativa do retardo e no elemento de retardo ajustável para fornecer um sinal de controle para o elemento de retardo ajustável, o sinal de controle dependendo do retardo estimado.
16. Gerador de retardo, de acordo com a reivindicação 15, caracterizado pelo fato de que o controlador do elemento de retardo ajustável é operativo para ajustar o retardo ativando e desativando componentes eletrônicos individuais dos elementos de retardo ajustáveis.
17. Gerador de retardo, de acordo com a reivindicação 15 ou reivindicação 16, caracterizado pelo fato de que a unidade de comparação do sinal compreende um primeiro amostrador de um bit e um segundo amostrador de um bit.
18. Gerador de retardo, de acordo com uma das reivindicações 15 a 17, caracterizado pelo fato de que a unidade de comparação do sinal compreende um portão XOR.
19. Circuito integrado, caracterizado pelo fato de que tem um gerador de retardo como definido em uma das reivindicações 15 a 18, o gerador de retardo compreendendo componentes semicondutores do circuito integrado.
20. Sistema eletrônico de comunicação, o sistema eletrônico de comunicação caracterizado pelo fato de que compreende o circuito integrado como definido na reivindicação 18.
BR102015011305A 2014-06-04 2015-05-18 dispositivo de medição de retardo digital probabilístico BR102015011305A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SG10201402890UA SG10201402890UA (en) 2014-06-04 2014-06-04 Probabilistic digital delay measurement device

Publications (1)

Publication Number Publication Date
BR102015011305A2 true BR102015011305A2 (pt) 2015-12-08

Family

ID=54799511

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102015011305A BR102015011305A2 (pt) 2014-06-04 2015-05-18 dispositivo de medição de retardo digital probabilístico

Country Status (8)

Country Link
US (1) US9843437B2 (pt)
EP (1) EP2961065B1 (pt)
JP (1) JP6311147B2 (pt)
KR (2) KR102030870B1 (pt)
CN (1) CN105158591B (pt)
BR (1) BR102015011305A2 (pt)
SG (1) SG10201402890UA (pt)
TW (1) TWI571059B (pt)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344175B2 (ja) * 2014-09-18 2018-06-20 株式会社デンソーウェーブ デジタルフィルタ装置
CN109039310B (zh) * 2017-06-09 2021-11-12 扬智科技股份有限公司 自适应调整相位延迟的方法及装置
KR102410014B1 (ko) * 2017-08-03 2022-06-21 삼성전자주식회사 클락 지터 측정 회로 및 이를 포함하는 반도체 장치
EP3856040B1 (en) 2018-09-28 2024-01-03 Nidek Co., Ltd. Ultrasonic tonometer and ultrasonic actuator
CN114584112A (zh) * 2020-11-30 2022-06-03 上海寒武纪信息科技有限公司 延迟电路
KR102449951B1 (ko) * 2020-12-11 2022-10-04 한국전자기술연구원 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로
CN112816858B (zh) * 2020-12-31 2022-09-16 成都华微电子科技股份有限公司 数字电路延时测试方法、测试电路和集成电路芯片
US12055571B2 (en) * 2022-08-01 2024-08-06 Winbond Electronics Corp. Frequency detection device for clock signal and detection method thereof
CN115903998A (zh) * 2022-11-11 2023-04-04 深圳天德钰科技股份有限公司 校准方法、电路、存储介质、时钟恢复电路及电子装置
CN117498858B (zh) * 2024-01-02 2024-03-29 上海米硅科技有限公司 一种信号质量检测方法及信号质量检测电路
CN118400083B (zh) * 2024-06-26 2024-09-17 光本位科技(苏州)有限公司 一种光电混合计算系统中adc欠采样校准方法及装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5488169A (en) * 1977-12-26 1979-07-13 Ono Sokki Seisakusho Kk Method of measuring phase difference signal
JPS6356013A (ja) * 1986-08-26 1988-03-10 Nec Corp デユテイ・サイクル制御回路
JP2704635B2 (ja) * 1988-07-29 1998-01-26 株式会社アドバンテスト 遅延時間測定装置
JP2969892B2 (ja) * 1990-10-03 1999-11-02 株式会社デンソー 時間計測装置における周期決定方法
US5452333A (en) * 1992-06-19 1995-09-19 Advanced Micro Devices, Inc. Digital jitter correction method and signal preconditioner
JP3080480B2 (ja) * 1992-07-15 2000-08-28 富士通株式会社 信号遅延時間測定装置
JPH0658965A (ja) * 1992-08-12 1994-03-04 Yokogawa Electric Corp 位相計
JPH07242064A (ja) 1994-03-04 1995-09-19 Nippon Paper Ind Co Ltd 可逆性感熱記録体
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
US6754613B2 (en) * 2000-03-17 2004-06-22 Vector 12 Corporation High resolution time-to-digital converter
JP2002162441A (ja) * 2000-11-22 2002-06-07 Nec Corp 半導体装置
JP2002221554A (ja) * 2001-01-26 2002-08-09 Seiko Epson Corp 半導体装置
US7339984B1 (en) * 2003-04-10 2008-03-04 Agilent Technologies, Inc. Method and apparatus for jitter measurement using phase and amplitude undersampling
JP2005117585A (ja) * 2003-10-10 2005-04-28 Nec Saitama Ltd ダイバーシティ送信機
US7453255B2 (en) * 2003-11-20 2008-11-18 Logicvision, Inc. Circuit and method for measuring delay of high speed signals
JP2005326918A (ja) * 2004-05-12 2005-11-24 Ricoh Co Ltd 半導体集積回路
JP5124904B2 (ja) * 2005-03-14 2013-01-23 日本電気株式会社 半導体試験方法及び半導体装置
JP2008157881A (ja) * 2006-12-26 2008-07-10 Yokogawa Electric Corp タイミング検査装置
WO2010035309A1 (ja) * 2008-09-24 2010-04-01 株式会社アドバンテスト 遅延回路およびそれを用いたタイミング発生器および試験装置
CN102025350B (zh) 2009-09-18 2013-03-06 中芯国际集成电路制造(上海)有限公司 脉冲衰减环路及延迟测量装置
US8489947B2 (en) * 2010-02-15 2013-07-16 Mentor Graphics Corporation Circuit and method for simultaneously measuring multiple changes in delay
JP2011176615A (ja) 2010-02-24 2011-09-08 Elpida Memory Inc クロック制御回路及びこれを備える半導体装置
US8248124B2 (en) 2010-06-03 2012-08-21 Intel Corporation Methods and apparatuses for delay-locked loops and phase-locked loops

Also Published As

Publication number Publication date
KR102030870B1 (ko) 2019-10-10
EP2961065B1 (en) 2020-05-13
SG10201402890UA (en) 2016-01-28
TW201601457A (zh) 2016-01-01
CN105158591B (zh) 2018-05-22
CN105158591A (zh) 2015-12-16
US9843437B2 (en) 2017-12-12
US20160020896A1 (en) 2016-01-21
EP2961065A1 (en) 2015-12-30
TWI571059B (zh) 2017-02-11
JP6311147B2 (ja) 2018-04-18
KR20150139776A (ko) 2015-12-14
JP2016006421A (ja) 2016-01-14
KR20180038436A (ko) 2018-04-16

Similar Documents

Publication Publication Date Title
BR102015011305A2 (pt) dispositivo de medição de retardo digital probabilístico
US7804290B2 (en) Event-driven time-interval measurement
Ljuslin et al. An integrated 16-channel CMOS time to digital converter
US10615810B2 (en) Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator
US7414483B2 (en) Test circuit, delay circuit, clock generating circuit, and image sensor
US9484894B2 (en) Self-adjusting duty cycle tuner
US9541591B2 (en) Periodic signal measurement using statistical sampling
JP7116375B2 (ja) オンチップ・タイミング不確実性測定の分解能を増大させるシステムおよび方法
US5180937A (en) Delay compensator and monitor circuit having timing generator and sequencer
US7684533B2 (en) Phase lock loop jitter measurement
US8055969B2 (en) Multi-strobe circuit
US20060269030A1 (en) Phase lock loop jitter measurement
Christiansen et al. 32 channel general purpose time to digital converter
KR20080000218A (ko) 지연 고정 루프의 딜레이 라인 및 그 딜레이 타임 제어방법
CN112152596B (zh) 用于产生脉冲输出的电路及方法
US10911035B1 (en) Fixed-width pulse generator
US8121240B1 (en) Statistical measurement of average edge-jitter placement on a clock signal
EP3591477B1 (en) Device and method for measuring the relative time of arrival of signals
SU1626186A2 (ru) Цифровой фазометр
US20050220238A1 (en) Unit interval discovery for a bus receiver
KR970004355A (ko) 동기식 업 다운 카운터

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B25A Requested transfer of rights approved

Owner name: INTEL CORPORATION (US)

B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 7A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2671 DE 15/03/2022.