KR20060111325A - 지연시간 측정 장치 - Google Patents

지연시간 측정 장치 Download PDF

Info

Publication number
KR20060111325A
KR20060111325A KR1020050033824A KR20050033824A KR20060111325A KR 20060111325 A KR20060111325 A KR 20060111325A KR 1020050033824 A KR1020050033824 A KR 1020050033824A KR 20050033824 A KR20050033824 A KR 20050033824A KR 20060111325 A KR20060111325 A KR 20060111325A
Authority
KR
South Korea
Prior art keywords
delay
signal
unit
time
test signal
Prior art date
Application number
KR1020050033824A
Other languages
English (en)
Inventor
구태운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050033824A priority Critical patent/KR20060111325A/ko
Publication of KR20060111325A publication Critical patent/KR20060111325A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

지연시간 측정 장치가 개시된다. 본 발명에 의한 지연시간 측정 장치는 복수 개의 지연 소자를 구비하여 신호를 지연시키는 신호 지연부, 신호 지연부에 입력되는 소정의 시험신호와 신호 지연부로부터 출력되는 시험신호를 비교하는 신호 비교부 및 신호 비교부에서 비교된 결과에 의하여 시험신호가 지연 소자에 의해 지연된 시간을 측정하는 지연시간 산출부를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 지연 소자에 의한 지연 시간을 정확히 측정할 수 있으며, 지연 소자의 정상적 작동 여부에 대한 판별력을 향상시켜 비정상적으로 동작하는 지연 소자를 검출할 수 있는 효과를 거둘 수 있다.

Description

지연시간 측정 장치{Apparatus for measuring delay time}
도 1은 종래의 지연시간 측정 장치의 구성을 블록도로 도시한 것이다.
도 2는 종래의 지연시간 측정을 위한 신호들의 타이밍도를 도시한 것이다.
도 3는 본 발명에 의한 지연시간 측정 장치의 구성을 블록도로 도시한 것이다.
도 4는 본 발명에 의한 지연시간 측정 장치를 설명하기 위한 타이밍도를 도시한 것이다.
도 5는 본 발명에 의한 지연시간 측정 장치를 설명하기 위한 그래프를 도시한 것이다.
〈도면의 주요 부호에 대한 간단한 설명〉
300: 시험신호 생성부 310: 신호 지연부
320 내지 329: 제1 내지 제N 지연소자
330: 신호 비교부 340: 지연시간 산출부
350: 지연소자 검사부 360: 지연소자 제어부
390: 계산부 391: 복호기
392: 복호기
본 발명은 집적 회로의 설계에 관한 것으로, 보다 상세하게는 지연 소자에 입력되는 신호와 출력되는 신호를 배타적 논리 합 연산하여 지연 소자에 의하여 지연되는 시간을 측정하는 지연시간 측정 장치에 관한 것이다.
종래의 지연시간 측정 장치를 살펴보면 다음과 같다.
도 1은 종래의 지연시간 측정 장치의 구성을 블록도로 도시한 것이다.
가변 지연부(100)는 입력된 신호를 특정 시간만큼 지연시킨다. 계산부(110)는 특정 시간만큼 입력된 신호를 지연시키는 데 필요한 지연 소자의 개수를 산정하여 제어신호를 출력한다. 복호기(120)는 제어신호에 따라 제1 내지 제N 지연소자(132 내지 138)를 온(ON)/오프(OFF)하도록 0 또는 1로 구성된 데이터를 출력한다. 신호 지연부(130)는 복호기(120)로부터 출력된 신호에 따라 제1 내지 제N 지연소자(132 내지 138)를 온/오프하여 입력된 신호를 지연시킨다.
도 2는 종래의 지연시간 측정을 위한 신호들의 타이밍도를 도시한 것이다.
(a)는 지연 소자에 의하여 신호가 지연되는 시간을 측정하기 위하여 입력되는 신호 IN이다. (b)는 입력 패드(140, input pad)를 통과하여 tIND 시간만큼 지연된 신호 IN 0이다. (c)는 입력 패드(140)를 통과한 신호 IN 0가 신호 지연부(130)에 도달할 때까지 소요되는 tIGL 시간만큼 지연된 신호 IN 1이다. (d)는 신호 지연부(130)를 통과하여 tDL 시간만큼 지연된 신호 OUT 1이다. (e)는 신호 지연부(130)로부터 출력된 신호가 출력 패드(150, output pad)에 도달할 때까지 소요되는 tOGL 시간만큼 지연된 신호 OUT 0이다. (f)는 출력 패드(150)를 통과하여 tOUTD 시간만큼 지연된 신호 OUT이다.
종래의 집적 회로에 구비된 지연 소자에 의한 지연시간의 측정은 지연 소자에 의하여 지연된 시간 tDL만 측정하는 것이 아니라 입력 패드(140) 및 출력 패드(150)를 통과하는 시간, 신호 지연부(130) 및 출력 패드(150)에 도달할 때까지 소요되는 시간도 포함된 모든 지연 시간 tIND + tIGL + tDL + tOGL + tOUTD만을 측정할 수 있으므로 지연 소자에 의한 신호의 지연 시간을 정확히 측정할 수 없는 문제점을 갖는다. 이에 의하여 집적 회로를 제조하는 과정 등에서 발생한 문제로 인하여 지연 소자가 불량인 경우에도 비정상적으로 동작하는 지연 소자를 검출하기 어려운 문제점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는, 지연 소자에 입력되는 신호와 출력되는 신호를 배타적 논리 합 연산하여 지연 소자에 의하여 신호가 지연되는 시간을 측정하는 지연시간 측정 장치를 제공하는 것이다.
상기의 과제를 이루기 위한 본 발명에 의한 지연시간 측정 장치는, 복수 개의 지연 소자를 구비하여 신호를 지연시키는 신호 지연부, 상기 신호 지연부에 입력되는 소정의 시험신호와 상기 신호 지연부로부터 출력되는 상기 시험신호를 비교하는 신호 비교부 및 상기 신호 비교부에서 비교된 결과에 의하여 상기 시험신호가 상기 지연 소자에 의해 지연된 시간을 측정하는 지연시간 산출부를 포함하는 것을 특징으로 한다.
상기 신호 비교부는 상기 신호 지연부에 입력되는 상기 시험신호와 상기 신호 지연부로부터 출력되는 상기 시험신호를 배타적 논리 합 연산하는 것이 바람직하다.
상기 지연 소자에서 신호가 지연되는 시간을 측정하기 위하여 소정의 시간 동안 하이(HIGH) 논리 레벨로 시험신호를 생성하는 시험신호 생성부를 더 구비하고, 상기 지연시간 산출부는 상기 신호 비교부에서 하이 논리 레벨로 출력되는 시간을 산출함으로써 상기 지연 소자가 상기 시험신호를 지연시키는 시간을 측정하는 것이 바람직하다.
상기 신호 지연부에서 상기 시험신호가 통과하는 상기 지연 소자의 개수를 순차적으로 증가하도록 제어하는 지연소자 제어부 및 상기 지연시간 산출부에서 측정된 시간이 상기 지연 소자의 개수에 비례하여 증가하는지 여부를 검사하는 지연소자 검사부를 더 포함하는 것이 바람직하다.
상기 지연소자 검사부는 상기 지연 소자의 개수에 비례하여 상기 지연시간 산출부에서 측정된 시간이 증가하는 기울기가 소정의 범위에 포함되는지 여부를 검사하는 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 지연시간 측정 장치에 대해 상세히 설명한다.
도 3는 본 발명에 의한 지연시간 측정 장치의 구성을 블록도로 도시한 것으로서, 상기 지연시간 측정 장치는 시험신호 생성부(300), 신호 지연부(310), 신호 비교부(330), 지연시간 산출부(340), 지연소자 검사부(350), 지연소자 제어부(360), 계산부(390), 복호기(391) 및 복호기(392)를 포함하여 이루어진다.
시험신호 생성부(300)는 지연 소자에서 신호가 지연되는 시간을 측정하기 위한 시험 신호 TEST_IN를 생성한다. 상기 시험신호 생성부(300)는 시험 신호를 소정의 시간동안 논리 하이 레벨(HIGH Level)로 출력한다.
신호 지연부(310)는 제1 내지 제N 지연소자(320 내지 329)를 구비하고 지연소자 제어부(360)의 제어에 따라 입력되는 신호 IN 1을 지연시킨다.
신호 비교부(330)는 신호 지연부(310)에 입력되는 신호 IN 1과 신호 지연부(310)로부터 출력되는 신호 OUT 1를 비교한다. 상기 신호 비교부(330)는 신호 IN 1와 신호 OUT 1를 XOR 게이트(gate)에 의해 배타적 논리 합 연산하여 출력한다. 상기 XOR 게이트에 의하여 신호 IN 1에 비하여 신호 OUT 1이 지연된 시간 tDL만큼 논리 하이 신호를 출력한다.
지연시간 산출부(340)는 신호 비교부(330)에서 배타적 논리 합 연산하여 출력한 신호 OUT에 의하여 지연 시간을 산정한다. 상기 지연시간 산출부(340)는 신호 비교부(330)에서 하이 논리 레벨로 출력되는 시간 tDL을 측정한다. 단위 지연소자에 의한 신호의 지연 시간은 지연시간 산출부(340)에서 측정된 시간을 신호 비교부(330)에서 신호 IN 1이 통과한 지연 소자의 개수로 나눈 값이다.
계산부(390)는 특정 시간만큼 신호를 지연시키는 데 필요한 지연 소자의 개수를 산정하여 제어 신호 Sel[n:0]를 출력한다.
지연소자 제어부(360)는 지연 소자의 지연 시간을 측정하기 위하여 제1 내지 제N 지연소자(320 내지 329)를 제어한다. 비정상적으로 동작하는 지연 소자를 검출하기 위하여 지연소자 제어부(360)는 신호 지연부(310)에서 시험 신호가 통과하는 지연 소자의 개수를 순차적으로 증가하도록 제어한다. 상기 지연소자 제어부(360)는 지연소자의 지연 시간을 측정하기 위한 제어 신호 Delay_test 및 제1 내지 제N 지연소자(320 내지 329)를 제어하는 신호 Delay_Sel[m:0]를 출력한다. 복호기(391)는 지연소자 제어부(360)로부터 신호 Delay_Sel[m:0]를 입력받아 신호 test_sel[n:0]를 출력한다.
복호기(392)는 신호 Sel[n:0] 또는 신호 test_sel[n:0]에 따라 제1 내지 제N 지연소자(320 내지 329)를 온(ON)/오프(OFF)하도록 0 또는 1 로 구성된 데이터 신호 Sel 0 내지 n를 출력한다.
지연소자 검사부(350)는 지연소자 제어부(360)의 제어에 의해 신호 지연부(310)에서 시험 신호가 통과하는 지연 소자의 개수가 순차적으로 증가함에 따라 지연시간 산출부(340)에서 측정된 지연 시간이 증가하는 기울기가 소정의 범위에 포함되는지 여부를 검사한다. 도 5와 같이 시험 신호가 통과하는 지연소자의 개수에 비례하여 증가하는 지연 시간에 대한 최소 기울기와 최대 기울기의 범위를 설정하고, 지연시간 산출부(340)에서 측정된 기울기가 최소 기울기와 최대 기울기의 범위에 포함되어 있는지 여부를 검사한다. 도 5에 따르면 최소 기울기와 최대 기울기의 범위 내에 측정된 기울기가 포함되어 있으므로 비정상적인 동작을 하는 지연 소자가 없다고 판단된다.
도 4는 본 발명에 의한 지연시간 측정 장치를 설명하기 위한 타이밍도를 도 시한 것이다. 도 3을 참조하여 본 발명에 의한 지연시간 측정 장치를 설명하기로 한다.
(a)는 지연 소자에서 신호가 지연되는 시간을 측정하기 위하여 시험신호 생성부(300)에서 생성된 시험 신호 TEST_IN이다. (b)는 시험 신호 TEST_IN가 입력 패드(303, input pad)를 통과하여 tIND 시간만큼 지연된 신호 DIN 0이다. (c)는 DIN 0가 멀티플렉서(306, multiplexer)를 통과하여 tIGL 시간만큼 지연된 신호 IN 1이다. (d)는 신호 IN 1이 신호 지연부(310)를 통과하여 tDL 시간만큼 지연된 신호 OUT 0이다. (e)는 신호 비교부(330)에서 연산한 결과를 출력한 후 멀티플렉서(370, multiplexer)를 통과한 신호 OUT 0이다. (f)는 OUT 0가 출력 패드(373, output pad)를 통과하여 tOUTD 시간만큼 지연된 신호 OUT이다.
시험신호 생성부(300)는 (a)에 도시된 시험 신호 TEST_IN을 소정의 시간동안 하이 논리 레벨로 생성한다.
신호 지연부(310)는 입력 패드(303)와 멀티플렉서(306)를 통과하여 tIND + tIGL 시간만큼 지연된 (c)에 도시된 신호 IN 1을 입력받는다.
신호 지연부(310)는 tDL 시간만큼 신호 IN 1을 지연시켜 (d)에 도시된 신호 OUT 1을 출력한다.
신호 비교부(330)는 IN 1 신호와 OUT 1 신호를 배타적 논리 합 연산함으로써 지연 시간만큼 (e)에 도시된 바와 같이 tDL 시간동안 논리 하이 신호를 출력한다.
지연시간 산출부(340)는 출력 패드(373)를 통과하여 tOUTD 시간만큼 지연된 (f)에 도시된 신호 OUT을 입력받아서 신호 비교부(330)에서 연산하여 출력된 tDL 시간동안의 논리 하이 신호에 의해 지연소자에 의한 신호의 지연 시간을 산정한다.
이러한 본원 발명인 지연시간 측정 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 의한 지연시간 측정 장치에 의하면, 지연 소자에 입력되는 신호와 출력되는 신호를 배타적 논리 합 연산하여 지연 소자에 의하여 신호가 지연되는 시간을 측정할 수 있다. 이렇게 함으로써 지연 소자에 의한 신호의 지연 시간을 정확히 측정할 수 있으며, 지연 소자의 정상적 작동 여부에 대한 판별력을 향상시켜 비정상적으로 동작하는 지연 소자를 검출할 수 있는 효과를 거둘 수 있다.

Claims (5)

  1. 복수 개의 지연 소자를 구비하여 신호를 지연시키는 신호 지연부;
    상기 신호 지연부에 입력되는 소정의 시험신호와 상기 신호 지연부로부터 출력되는 상기 시험신호를 비교하는 신호 비교부; 및
    상기 신호 비교부에서 비교된 결과에 의하여 상기 시험신호가 상기 지연 소자에 의해 지연된 시간을 측정하는 지연시간 산출부를 포함하는 것을 특징으로 하는 지연시간 측정 장치.
  2. 제1항에 있어서, 상기 신호 비교부는
    상기 신호 지연부에 입력되는 상기 시험신호와 상기 신호 지연부로부터 출력되는 상기 시험신호를 배타적 논리 합 연산하는 것을 특징으로 하는 지연시간 측정 장치.
  3. 제2항에 있어서,
    상기 지연 소자에서 신호가 지연되는 시간을 측정하기 위하여 소정의 시간 동안 하이(HIGH) 논리 레벨로 시험신호를 생성하는 시험신호 생성부를 더 구비하고,
    상기 지연시간 산출부는
    상기 신호 비교부에서 하이 논리 레벨로 출력되는 시간을 산출함으로써 상기 지연 소자가 상기 시험신호를 지연시키는 시간을 측정하는 것을 특징으로 하는 지연시간 측정 장치.
  4. 제1항에 있어서,
    상기 신호 지연부에서 상기 시험신호가 통과하는 상기 지연 소자의 개수를 순차적으로 증가하도록 제어하는 지연소자 제어부; 및
    상기 지연시간 산출부에서 측정된 시간이 상기 지연 소자의 개수에 비례하여 증가하는지 여부를 검사하는 지연소자 검사부를 더 포함하는 것을 특징으로 하는 지연시간 측정 장치.
  5. 제4항에 있어서, 상기 지연소자 검사부는
    상기 지연 소자의 개수에 비례하여 상기 지연시간 산출부에서 측정된 시간이 증가하는 기울기가 소정의 범위에 포함되는지 여부를 검사하는 것을 특징으로 하는 지연시간 측정 장치.
KR1020050033824A 2005-04-23 2005-04-23 지연시간 측정 장치 KR20060111325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050033824A KR20060111325A (ko) 2005-04-23 2005-04-23 지연시간 측정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033824A KR20060111325A (ko) 2005-04-23 2005-04-23 지연시간 측정 장치

Publications (1)

Publication Number Publication Date
KR20060111325A true KR20060111325A (ko) 2006-10-27

Family

ID=37620144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033824A KR20060111325A (ko) 2005-04-23 2005-04-23 지연시간 측정 장치

Country Status (1)

Country Link
KR (1) KR20060111325A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862277B2 (en) 2021-09-03 2024-01-02 Samsung Electronics Co., Ltd. Deterioration detection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862277B2 (en) 2021-09-03 2024-01-02 Samsung Electronics Co., Ltd. Deterioration detection device

Similar Documents

Publication Publication Date Title
IL299556A (en) Margin measurement in an integrated circuit for structural testing
MX2014013620A (es) Metodos y aparatos para detectar corriente de fuga en un detector de temperatura por resistencia.
US10481204B2 (en) Methods and systems to measure a signal on an integrated circuit die
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
US7782064B2 (en) Test apparatus and test module
US20140189612A1 (en) Test coverage of integrated circuits with masking pattern selection
KR101009375B1 (ko) 반도체 집적 회로 및 그 제어 방법, 및 정보 처리 장치
WO2008044391A1 (fr) Dispositif de contrôle, procédé de contrôle et procédé de fabrication
US9021324B2 (en) Calibration arrangement
US20090044054A1 (en) Dynamic critical path detector for digital logic circuit paths
US8261222B2 (en) Methods for analyzing and adjusting semiconductor device, and semiconductor system
US8898530B1 (en) Dynamic built-in self-test system
KR20060111325A (ko) 지연시간 측정 장치
US8310246B2 (en) Continuity testing apparatus and continuity testing method including open/short detection circuit
US7565582B2 (en) Circuit for testing the AC timing of an external input/output terminal of a semiconductor integrated circuit
Liu et al. Using programmable delay monitors for wear-out and early life failure prediction
US7260490B2 (en) Method for measuring a delay time of a digital circuit and corresponding device and digital circuit
JP5124904B2 (ja) 半導体試験方法及び半導体装置
JP2008157881A (ja) タイミング検査装置
JP2008249372A (ja) 信号処理回路、電子装置、および信号処理回路の試験方法
Ghasemi et al. SLM ISA and Hardware Extensions for RISC-V Processors
JP2001264394A (ja) ディジタルノイズ発生回路とアナログセルの評価方法
JPH05281307A (ja) 半導体回路
CN117783808A (zh) 集成电路延迟故障检测装置及检测方法
JP2005003628A (ja) Ｌｓｉテスト回路およびそのテスト方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination