JPWO2010029772A1 - 試験装置および試験方法 - Google Patents
試験装置および試験方法 Download PDFInfo
- Publication number
- JPWO2010029772A1 JPWO2010029772A1 JP2010528665A JP2010528665A JPWO2010029772A1 JP WO2010029772 A1 JPWO2010029772 A1 JP WO2010029772A1 JP 2010528665 A JP2010528665 A JP 2010528665A JP 2010528665 A JP2010528665 A JP 2010528665A JP WO2010029772 A1 JPWO2010029772 A1 JP WO2010029772A1
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- device under
- under test
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
出願番号12/209,213 出願日 2008年9月12日
Claims (9)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源端子に電力を供給する電源部と、
複数の電圧レベルで前記電源部が前記電力を出力するよう制御する電源制御部と、
前記電源部から前記電源端子に供給される前記被試験デバイスの電源電流であって、前記被試験デバイスに入力される論理パターンが遷移してから所定の時間が経過した時点における静止時電流を、前記複数の電圧レベルごとに測定する電流測定部と、
前記電流測定部が測定した電圧レベルごとの電流値のうち少なくとも3つの電流値を利用して、前記被試験デバイスの欠陥の有無を解析する解析部と、
を備えた試験装置。 - 前記解析部は、
所定の欠陥の無いデバイスに前記静止時電流として流れる正常電流および前記電圧レベルの関係と、所定の欠陥の有るデバイスに前記静止時電流として流れる異常電流および前記電圧レベルの関係とを予め格納し、
前記少なくとも3つの電流値と、前記正常電流および前記電圧レベルの関係と、前記異常電流および前記電圧レベルの関係とに基づいて、前記被試験デバイスの欠陥の有無を解析する
請求項1に記載の試験装置。 - 前記解析部は、前記正常電流および前記電圧レベルの関係として、指数関数で表わされる関係を格納し、前記異常電流および前記電圧レベルの関係として、線形な関係を格納する
請求項2に記載の試験装置。 - 前記解析部は、前記少なくとも3つの電流値と、前記正常電流および前記電圧レベルの関係と、前記異常電流および前記電圧レベルの関係とに基づいて、前記電圧レベルに対して線形に変化する前記静止時電流の線形成分と、前記電圧レベルに対して指数関数的に変化する前記静止時電流の指数成分とを分離し、前記静止時電流の線形成分に基づいて、前記被試験デバイスの欠陥の有無を解析する
請求項3に記載の試験装置。 - 前記解析部は、前記電源端子に供給される静止時電流を表す式であって、印加される電圧に対して指数関数的に値が増加する第1電流項および印加される電圧に比例して値が増加する第2電流項を有する静止時電流式に基づき、前記欠陥に関連する抵抗値を求める、
請求項1に記載の試験装置。 - 前記解析部は、第1電圧レベルに対応する第1電流値を前記静止時電流式に代入した第1式、第2電圧レベルに対応する第2電流値を前記静止時電流式に代入した第2式、および、第3電圧レベルに対応する第3電流値を前記静止時電流式に代入した第3式、を互いに演算することにより前記第1電流項を消去して得た関係式から、前記抵抗値を求める、
請求項5に記載の試験装置。 - 前記被試験デバイスに与えるパターンを生成するパターン生成部をさらに備え、
前記電流測定部は、前記パターン生成部で生成した前記パターンが前記被試験デバイスに加えられている状態で、前記電圧レベルごとの前記静止時電流を測定する、
請求項1に記載の試験装置。 - 前記パターン生成部は、複数のパターンを生成し、
前記電流測定部は、前記複数のパターンごとに前記静止時電流を測定する、
請求項7に記載の試験装置。 - 被試験デバイスを試験する試験方法であって、
前記被試験デバイスの電源端子に第1電圧を印加して、電源部から前記電源端子に供給される前記被試験デバイスの電源電流であって、前記被試験デバイスに入力される論理パターンが遷移してから所定の時間が経過した時点における静止時電流を、前記第1電圧に対応する第1電流値として測定する段階と、
前記被試験デバイスの電源端子に第2電圧を印加して、前記電源端子に供給される前記被試験デバイスの前記静止時電流を、前記第2電圧に対応する第2電流値として測定する段階と、
前記被試験デバイスの電源端子に第3電圧を印加して、前記電源端子に供給される前記被試験デバイスの前記静止時電流を、前記第3電圧に対応する第3電流値として測定する段階と、
前記第1電流値、前記第2電流値および前記第3電流値を利用して、前記被試験デバイスの欠陥の有無を解析する段階と、
を備えた試験方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/209,213 | 2008-09-12 | ||
US12/209,213 US7859288B2 (en) | 2008-09-12 | 2008-09-12 | Test apparatus and test method for testing a device based on quiescent current |
PCT/JP2009/004547 WO2010029772A1 (ja) | 2008-09-12 | 2009-09-11 | 試験装置および試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2010029772A1 true JPWO2010029772A1 (ja) | 2012-02-02 |
Family
ID=42005036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010528665A Ceased JPWO2010029772A1 (ja) | 2008-09-12 | 2009-09-11 | 試験装置および試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7859288B2 (ja) |
JP (1) | JPWO2010029772A1 (ja) |
CN (1) | CN102132165B (ja) |
TW (1) | TW201013202A (ja) |
WO (1) | WO2010029772A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI483104B (zh) * | 2011-12-20 | 2015-05-01 | Hon Hai Prec Ind Co Ltd | 電子裝置測試系統及方法 |
JP2013181831A (ja) | 2012-03-01 | 2013-09-12 | Advantest Corp | 試験装置 |
US10082856B1 (en) * | 2016-09-29 | 2018-09-25 | Juniper Networks, Inc. | Performing a health check on power supply modules that operate in a current sharing mode |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10332775A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 電界効果トランジスタの寄生ソース抵抗評価方法 |
JP2000171529A (ja) * | 1998-12-01 | 2000-06-23 | Agilent Technol Inc | 回路欠陥検出システム及び回路欠陥検出方法 |
JP2004219115A (ja) * | 2003-01-09 | 2004-08-05 | Sony Corp | 欠陥検出装置及び方法、並びに欠陥検出プログラム |
WO2006041064A1 (ja) * | 2004-10-12 | 2006-04-20 | Advantest Corporation | 試験装置、試験方法、電子デバイス、及びデバイス生産方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06308197A (ja) * | 1993-04-27 | 1994-11-04 | Fujitsu Ltd | Ic素子試験装置 |
JP2001091568A (ja) * | 1999-09-17 | 2001-04-06 | Advantest Corp | 半導体集積回路の試験装置及び試験方法 |
JP3696507B2 (ja) * | 2000-12-28 | 2005-09-21 | 株式会社アドバンテスト | 試験装置、試験方法、及び生産方法 |
JP4630122B2 (ja) | 2005-05-11 | 2011-02-09 | 株式会社アドバンテスト | 試験装置、及び試験方法 |
-
2008
- 2008-09-12 US US12/209,213 patent/US7859288B2/en active Active
-
2009
- 2009-09-11 WO PCT/JP2009/004547 patent/WO2010029772A1/ja active Application Filing
- 2009-09-11 CN CN2009801332571A patent/CN102132165B/zh active Active
- 2009-09-11 JP JP2010528665A patent/JPWO2010029772A1/ja not_active Ceased
- 2009-09-11 TW TW098130793A patent/TW201013202A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10332775A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 電界効果トランジスタの寄生ソース抵抗評価方法 |
JP2000171529A (ja) * | 1998-12-01 | 2000-06-23 | Agilent Technol Inc | 回路欠陥検出システム及び回路欠陥検出方法 |
JP2004219115A (ja) * | 2003-01-09 | 2004-08-05 | Sony Corp | 欠陥検出装置及び方法、並びに欠陥検出プログラム |
WO2006041064A1 (ja) * | 2004-10-12 | 2006-04-20 | Advantest Corporation | 試験装置、試験方法、電子デバイス、及びデバイス生産方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102132165A (zh) | 2011-07-20 |
US7859288B2 (en) | 2010-12-28 |
CN102132165B (zh) | 2013-07-03 |
TW201013202A (en) | 2010-04-01 |
US20100066403A1 (en) | 2010-03-18 |
WO2010029772A1 (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8122423B2 (en) | Analog circuit testing and test pattern generation | |
US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
TWI392887B (zh) | 測試裝置、測試方法以及記錄媒體 | |
Biswas et al. | An industrial study of system-level test | |
WO2010029772A1 (ja) | 試験装置および試験方法 | |
Devarakond et al. | Concurrent device/specification cause–effect monitoring for yield diagnosis using alternate diagnostic signatures | |
US7759962B2 (en) | Methodology for bias temperature instability test | |
US7539589B2 (en) | Testing radio frequency and analogue circuits | |
TWI384241B (zh) | 測量設備、測試系統以及測量方法 | |
US20190179987A1 (en) | Activity Coverage Assessment of Circuit Designs Under Test Stimuli | |
US20100079163A1 (en) | Measurement equipment, test system, and measurement method | |
JP2009164241A (ja) | 半導体集積回路設計装置および半導体集積回路の設計方法 | |
JPWO2008069025A1 (ja) | 半導体装置 | |
JP3372488B2 (ja) | 半導体cmos集積回路の試験装置 | |
JP2006119101A (ja) | 半導体試験装置及び半導体集積回路の試験方法 | |
JP2003107135A (ja) | バーンイン装置 | |
Kundu et al. | On detection of resistive bridging defects by low-temperature and low-voltage testing | |
JP2004257815A (ja) | 半導体集積回路の検査方法および半導体集積回路装置 | |
Inuyama et al. | Critical-area-aware test pattern generation and reordering | |
Suenaga et al. | Built-in IDDT appearance time sensor for detecting open faults in 3D IC | |
Nakanishi et al. | A BIC sensor capable of adjusting IDDQ limit in tests | |
Dalpasso et al. | Correlation between I/sub DDQ/testing quality and sensor accuracy | |
Wen et al. | Functional OBIRCH strategy in analyzing complex functional failures including logic failures | |
Ahmed et al. | Built-in-current-sensor for testing short and open faults in CMOS digital circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140729 |