TWI392887B - 測試裝置、測試方法以及記錄媒體 - Google Patents

測試裝置、測試方法以及記錄媒體 Download PDF

Info

Publication number
TWI392887B
TWI392887B TW098136502A TW98136502A TWI392887B TW I392887 B TWI392887 B TW I392887B TW 098136502 A TW098136502 A TW 098136502A TW 98136502 A TW98136502 A TW 98136502A TW I392887 B TWI392887 B TW I392887B
Authority
TW
Taiwan
Prior art keywords
test
vector
value
device under
analog
Prior art date
Application number
TW098136502A
Other languages
English (en)
Other versions
TW201024766A (en
Inventor
Yasuo Furukawa
Goerschwin Fey
Satoshi Komatsu
Masahiro Fujita
Original Assignee
Advantest Corp
Univ Tokyo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Univ Tokyo filed Critical Advantest Corp
Publication of TW201024766A publication Critical patent/TW201024766A/zh
Application granted granted Critical
Publication of TWI392887B publication Critical patent/TWI392887B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

測試裝置、測試方法以及記錄媒體
本發明是有關於一種測試裝置、測試方法以及記錄媒體。本發明特別是有關於一種對半導體電路等的被測試元件(device)進行測試的測試裝置。
對於半導體電路等的被測試元件進行測試的方法，眾所周知的是如下方法，即，對使用規定的邏輯圖案(logic pattern)而使被測試元件的邏輯電路動作時，對被測試元件的特性進行測定。例如當被測試元件包括互補式金氧半導體(Complementary Metal Oxide Semiconductor，CMOS)電路時，在使施加至CMOS電路的邏輯圖案發生變動時，藉由對流經被測試元件的暫態電流(transient current)IDDT或靜態電流(resting current)IDDQ進行測定，從而對被測試元件進行測試的方法已為人所知(參照非專利文獻1)。
非專利文獻1"IDDX-Based Test Methods:A Survey",SAGAR S. SABADE and DUNCAN M. WALKER,ACM Transactions on Design Automation of Electronic Systems,Vol.9,No.2,April 2004,Pages 159-198
例如就CMOS電路而言，由於成對的電晶體(transistor)的其中一個成為斷開(off)狀態，故自H側電源線至L側電源線的貫通CMOS電路而流動的電流變得非常小。然而，當該些電晶體發生故障時，根據CMOS電路的邏輯狀態，相對較大的漏流(leak current)會貫通CMOS電路而流失。
此種漏流可藉由對流經被測試元件的靜態電流IDDQ進行監控而檢測。而且，當相對較大的漏流流經被測試元件時，藉由對施加至被測試元件的測試向量(vector)進行解析，而可推斷出被測試元件的故障部位。
例如，依序變更測試向量，從而對靜態電流IDDQ的變動進行檢測。此時，藉由對靜態電流IDDQ的變動為大於規定值前後的測試向量進行比較，而可指定成為該電流變動的原因的CMOS電路。
此外，於靜態電流IDDQ的測定中，要對與CMOS電路的漏流相當的電流進行檢測，因此必需高精度地對微小電流進行測定。然而，流經被測試元件的靜態電流IDDQ有時會依存於測試向量而發生變化。
圖10A是表示被測試元件312中所包含的電路的一例。被測試元件312包括分別使用了CMOS電路的二輸入的及閘(AND gate)302、二輸入的或閘(OR gate)304以及二輸入的或閘306。及閘302將輸入位元(bit)i2與輸入位元i3的邏輯積(logic and)予以輸出。或閘304將輸入位元i1與及閘302的輸出位元的邏輯和(logical sum)予以輸出。而且，或閘306將輸入位元i3與輸入位元i4的邏輯和予以輸出。
圖10B是針對輸入位元的每個狀態，來表示無故障的及閘302、或閘304、或閘306中的漏流的表格(table)。例如當將{i1、i2、i3、i4}={0、1、1、0}的輸入位元提供給被測試元件312時，及閘302的漏流為16pA，或閘304的漏流為13pA，或閘306的漏流為11pA。因此，被測試元件312的漏流為16pA+13pA+11pA=40pA。
與此相對，例如當將{i1、i2、i3、i4}={1、0、0、1}的輸入位元提供給被測試元件312時，及閘302的漏流為8pA，或閘304的漏流為11pA，或閘306的漏流為13pA。因此，被測試元件312的漏流為8pA+11pA+13pA=32pA。
如上所述，對於被測試元件312而言，漏流有時會相應於輸入位元的圖案而發生變化。當存在依存於相關的輸入圖案的漏流變化時，難以精確地對由故障引起的漏流的變動進行檢測。因此，無法精確地判定被測試元件312的優劣。
因此於本發明的一個側面中，是以提供一種可解決上述問題的測試裝置、測試方法及記錄媒體為目的。此目的是藉由申請專利範圍(claim)中的獨立項所記載的特徵的組合而達成。而且附屬項規定了本發明的更有利的具體例。
即，根據本發明的第1形態，提供一種對被測試元件進行測試的測試裝置、該測試裝置的測試方法、以及儲存著使計算機(computer)作為該測試裝置而發揮功能的程式(program)的記錄媒體。上述測試裝置包括：向量展開部，依序生成測試向量；模擬(simulate)部，對將與各個測試向量相對應的測試訊號供給至被測試元件時，所應測定的被測試元件的規定的特性值，藉由對被測試元件的動作進行模擬，而計算出每個測試向量的模擬值；檢測部，對將各個測試向量供給至被測試元件時的被測試元件的規定的特性值進行測定，而取得針對每個測試向量的測定值；以及判定部，根據對於各個測試向量對應的模擬值及測定值的比，來判定被測試元件的優劣。
此外，上述發明的概要並未列舉本發明所需的所有特徵，此等特徵群的次組合(subcombination)亦可成為發明。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，通過發明的實施形態來說明本發明的(一)側面，但以下的實施形態並不限定申請專利範圍的發明，而且，實施形態中所說明的特徵的所有組合不限於發明的解決手段所必需者。
圖1是表示一實施形態的測試裝置100的構成例的圖。測試裝置100是對半導體電路等的被測試元件300進行測試的裝置，包括測試向量產生單元(unit)10、波形成形部50、檢測部60以及判定部70。
測試裝置100，將具有規定的邏輯圖案的測試訊號供給至被測試元件300，以對被測試元件300進行測試。例如測試裝置100可藉由對供給測試訊號時的被測試元件300的規定的特性進行測定，來判定被測試元件300的優劣。測試裝置100可生成使被測試元件300中所包含的電路區塊動作的測試訊號。
此時，測試裝置100在將該測試訊號供給至被測試元件300後，可對被測試元件300成為靜止狀態時的被測試元件300的靜態電流IDDQ進行測定。此時，被測試元件300可為包括多個CMOS的半導體電路，上述多個CMOS對應於所提供給的測試訊號而動作。
測試裝置100依序將邏輯圖案不同的測試訊號供給至被測試元件300，藉此可針對被測試元件300中的電路區塊的各狀態來對靜態電流IDDQ進行測定。測試裝置100可根據靜態電流IDDQ顯示異常值時的測試訊號的邏輯圖案，來對被測試元件300中的不良部位進行解析。
此外，測試裝置100所測定的被測試元件300的特性，並不限定於靜態電流IDDQ。測試裝置100可對被測試元件300的特性中，其值相應於測試訊號的邏輯圖案而變化的特性來進行測定。此處，所謂被測試元件300的特性，可以是輸入至被測試元件300或自被測試元件300輸出的訊號或電力的電壓值、電流值、電壓波形、電流波形、雜訊等。而且，測試裝置100亦可對被測試元件300的內部組件的特性進行測定。例如測試裝置100亦可對被測試元件300的內部電晶體(transistor)的閾值電壓(threshold voltage)等的特性進行測定。
測試向量產生單元10，依序生成表示各個測試訊號所應具有的邏輯圖案的測試向量。例如測試向量產生單元10可生成與被測試元件300的多個被測試引腳(pin)相對應的具有多個位元的測試向量。
波形成形部50依序生成與測試向量產生單元10依序生成的測試向量相應的測試訊號。例如波形成形部50，可生成具有與測試向量的邏輯圖案相應的波形的測試訊號。而且，波形成形部50可將與測試向量的對應的位元值相應的訊號，供給至被測試元件300的各個被測試引腳中。
測定部60對已被供給測試訊號的被測試元件300的規定的特性進行測定。例如測定部60可針對每個測試訊號，而依序對上述被測試元件300的靜態電流IDDQ進行測定。
判定部70根據檢測部60測定出的測定值，來判定被測試元件300的優劣。例如判定部70可根據檢測部60測定出的測定值的偏差，來判定被測試元件300的優劣。
作為一例，判定部70可對檢測部60測定出的靜態電流IDDQ的電流值，是否在規定的篩選範圍內進行判定。當任一靜態電流IDDQ的電流值不在該規定的篩選範圍內時，判定部70可根據與該電流值相對應的測試向量，來對被測試元件300中的不良部位進行解析。
而且，當將不同的測試訊號連續供給至被測試元件300時，判定部70亦可對檢測部60測定的靜態電流IDDQ的變動量，是否在規定的篩選範圍內進行判定。當該變動量不在規定的篩選範圍內時，判定部70可藉由對靜態電流IDDQ的變動前後的測試向量進行比較，來對被測試元件300中的不良部位進行解析。
根據此種構成，可對被測試元件300進行測試。此外，當檢測部60測定的特性的測定值與被測試元件300的內部電路的優劣無關，而是依存於測試向量的邏輯圖案而變動時，有時會無法判別出檢測部60的測定值的變動是由被測試元件300的不良而引起，還是由測試向量的邏輯圖案而引起。
本例的測試裝置100，是藉由將各個測試向量施加於無故障的被測試元件300時，對該被測試元件300的動作進行模擬，而計算出針對每個測試向量應測定的特性值。藉此，可求出被測試元件300的特性值對測試向量的相依性(dependence)。而且，針對每個測試向量而將計算出的模擬值與實測的測定值加以比較，藉此可降低測定結果對測試向量的相依性。
圖2是表示測試向量產生單元10的構成例的圖。測試向量產生單元10包括向量展開部12、向量儲存部26、模擬部22以及向量供給部14。
向量展開部12依序生成邏輯圖案不同的測試向量。例如向量展開部12可相應於預先所提供的演算法(algorithm)而依序生成測試向量。
模擬部22於將與各個測試向量對應的測試訊號供給至被測試元件300時，計算出應測定的被測試元件300的規定的特性值。模擬部22藉由將各個測試向量供給至被測試元件300時，對被測試元件300的動作進行模擬，而可針對每個測試向量計算出該特性值的模擬值。
模擬部22中可預先供給被測試元件300的電路資訊。例如於模擬部22中，對於被測試元件300的各電路組件，可預先供給例如圖10B所示的動作狀態與靜態電流相關聯的電路資訊。模擬部22根據該電路資訊及所提供的測試向量的圖案，來對被測試元件300的動作進行模擬，從而可計算出每個測試向量的靜態電流。
向量儲存部26儲存由向量展開部12所生成的測試向量。而且，模擬部22可將對向量展開部12所生成的測試向量進行識別的向量編號、及對各測試向量計算出的模擬值相關聯而儲存。
向量供給部14依序將向量儲存部26所儲存的測試向量讀出，並供給至波形成形部50。向量供給部14可按向量編號順序來讀出測試向量，並供給至波形成形部50。
藉由此種動作，波形成形部50將與各個測試向量相應的測試訊號供給至被測試元件300。而且，檢測部60針對各個測試向量，來對被測試元件300的規定的特性值進行測定。以下，將說明檢測部60針對每個測試向量而取得被測試元件300的靜態電流IDDQ的測定值的示例。
對於各個測試向量，判定部70根據模擬部22計算出的模擬值，與檢測部60測定出的測定值的比，來判定被測試元件300的優劣。如此，將各個測定值與利用各個測試向量的圖案而求出的模擬值加以比較，藉此可降低各測試向量的圖案對測定結果的影響。因此，可精確地對因被測試元件300的故障而產生的靜態電流IDDQ的異常值進行檢測。
圖3是表示模擬部22所計算的模擬值，及檢測部60所取得的測定值的一例的圖。模擬部22針對各測試向量而計算出表示應測定的特性值的模擬值。模擬部22對理想的被測試元件300的動作進行模擬。因此，每個測試向量的模擬值的變動相當於藉由測試向量的圖案的差異而產生的變動，而與被測試元件300中有無故障等無關。
檢測部60取得將各測試向量供給至被測試元件300時，對被測試元件300的特性值進行實測所得的測定值。該測定值的每個測試向量的變動包括：與被測試元件300中有無故障等無關的由測試向量的圖案而產生的成分，及由被測試元件300中的故障等而產生的成分。因此，例如測試向量1及4那樣，即便有較大的靜態電流IDDQ流動時，亦難以判別出此電流變動是由被測試元件300的故障等引起，還是由測試向量的圖案而引起。
對此，本例的判定部70針對各個測試向量的每個，根據模擬值與測定值的比來判定被測試元件300的優劣。例如，當將測試向量1施加於被測試元件300時，於圖3的示例中，相對於模擬值為495μA，測定值為510μA。而且，當將測試向量4施加於被測試元件300時，於圖3的示例中，相對於模擬值為455μA，測定值為510μA，模擬值與測定值的差變得更大。
因此，將測試向量4施加於被測試元件300時的測定值顯示出較大的值，可判別為是由被測試元件300的故障等引起了上述變動。而與此相對，將測試向量1施加於被測試元件300時的測定值顯示出較大的值，可判別為是由測試向量1的圖案而引起了上述變動。因此，測試裝置100可精確地對被測試元件300進行測試。
而且，模擬部22可計算出標準化模擬值，該標準化模擬值是將各個模擬值除以與基準的測試向量相對應的模擬值而得。例如於圖3的示例中，模擬部22將測試向量0作為基準的測試向量，並將針對各個測試向量的模擬值除以測試向量0的模擬值450μA，藉此計算出標準化模擬值。
此時，檢測部60亦可同樣計算出如下的標準化測定值，該標準化測定值是將各個測定值除以與基準的測試向量相對應的測定值而得。較好的是模擬部22中的基準的測試向量與檢測部60中的基準的測試向量是同一測試向量。本例的檢測部60將針對各個測試向量的測定值除以測試向量0的測定值465μA，藉此計算出標準化測定值。
判定部70根據關於各個測試向量的對應的標準化模擬值及標準化測定值的比，來判定被測試元件300的優劣。藉由此種處理，以與規定的測試向量相對應的特性值為基準，而可求出各測試向量的特性值的偏差。而且，是將各測定值除以基準的測定值，因此即便在測定系統所產生的誤差包含於各測定值的情況下，亦能以基準的測定值所包含的該誤差的成分相抵。
判定部70可根據關於各個測試向量的對應的標準化模擬值及標準化測定值的比是否大於規定的基準值，來判定被測試元件300的優劣。例如當基準值設為1.05時，與測試向量4相對應的標準化模擬值及標準化測定值的比超過了該基準值，因此可知在將測試向量4施加於被測試元件300時，有異常的靜態電流IDDQ流動。
此外，模擬部22及檢測部60，可選擇模擬值與預先規定的基準值最接近的測試向量來作為基準的測試向量。而且，模擬部22及檢測部60亦可使用已預先確認被測試元件300正常動作的測試向量來作為基準的測試向量。而且，模擬部22及檢測部60亦可選擇模擬值與多個模擬值的平均值，最接近的測試向量來作為基準的測試向量。
圖4是表示圖1至圖3中所說明的測試裝置100的動作例的流程圖。如上述般，測試向量展開部12依序生成應施加於被測試元件300的測試向量(S400)。
而且，模擬部22針對各個測試向量而計算出模擬值(S402)。接著，波形成形部50依序將與各測試向量相應的測試訊號施加於被測試元件300(S404)。又，檢測部60針對各個測試訊號而取得測定值(S406)。另外，S402的處理可與S404及S406中的至少一個處理同時進行，亦可於S404的處理之前進行。
判定部70針對每個測試向量，來對標準化模擬值及標準化測定值進行比較，藉此判定出被測試元件300的優劣(S408)。藉由此種處理而降低依存於測試向量的圖案的測定值的偏差的影響，從而可精確判定出被測試元件300的優劣。
圖5是說明測試裝置100的另一動作例的圖。本例中，基準的測試向量為測試向量0，被測試元件300中被依序施加著測試向量0、1、2、……、i-1、i、i+1、……。
模擬部22計算出表示變動量的模擬變動值α(k)，該變動量是各個測試向量(k)所對應的標準化模擬值A(k)、與在該測試向量(k)之前供給至被測試元件300的測試向量(k-1)所對應的標準化模擬值A(k-1)之間的變動量。本例的模擬部22計算出各個標準化模擬值A(k)與標準化模擬值A(k-1)的比，並作為模擬變動值α(k)。
檢測部60計算出表示變動量的測定變動值β(k)，該變動量是各個測試向量(k)所對應的標準化測定值B(k)、與在該測試向量B(k)之前供給至被測試元件300的測試向量(k-1)所對應的標準化測定值B(k-1)之間的變動量。本例的檢測部60計算出各個標準化測定值B(k)與標準化測定值B(k-1)的比，並作為測定變動值β(k)。
判定部70根據與各個測試向量(k)相對應的、模擬變動值α(k)及測定變動值β(k)的比，來判定被測試元件300的優劣。判定部70可藉由模擬變動值α(k)及測定變動值β(k)的比是否大於規定的值，來判定被測試元件300的優劣。
藉由此種處理，即便在測試中因被測試元件300的溫度發生變動而導致靜態電流IDDQ等發生變動的情況下，亦可降低該變動對測定結果的影響。例如可考慮當因測試中的電路動作而使被測試元件300的溫度上升時，即便被測試元件300並無故障等，靜態電流IDDQ的測定值亦會變大的情況(例如圖5中的測試向量(i-1)、i、(i+1))。此時，若針對每個測試向量來比較模擬值及測定值，則於測試向量(i-1)、i、(i+1)等的情況下，即便被測試元件300實際上正常動作，亦會判定為被測試元件300的動作不正常。
對此，本例的判定部70是藉由模擬變動值α(k)及測定變動值β(k)來判定各測試向量(k)中的被測試元件300的動作的優劣。一般而言，因施加測試向量的時間間隔短，故連續施加的各測試向量間的被測試元件300的溫度變動小。因此，藉由對連續的測試向量間的模擬值的變動量與測定值的變動量進行比較，而可降低溫度變動對測定結果的影響。
例如，對測試向量(i+1)測定的靜態電流IDDQ為520μA，比模擬值的470μA大了10%左右。因此，在單純地對測定值及模擬值進行比較的情況下，則判定為該測試向量(i+1)中的被測試元件300的動作不正常。然而，本例的判定部70是對前一個測試向量(i)中的模擬值及測定值的變動量α(i+1)及β(i+1)進行比較，因此即便在因溫度變動而使靜態電流IDDQ穩定增加的情況下，亦可降低該溫度變動的影響，從而可判定出被測試元件300的動作的優劣。
而且，對於因被測試元件300的故障等，而導致靜態電流IDDQ的測定值變大的測試向量(k)的之後的測試向量(k+1)，測定變動值β(k+1)變小。此時，對於該測試向量(k+1)，判定部70可判定為被測試元件300的動作正常。
而且，判定部70可計算出該測試向量(k+1)與向前數第二個的測試向量(k-1)之間的模擬變動值及測定變動值。當針對前一個測試向量的模擬變動值及測定變動值的比、與針對向前數第二個的測試向量的模擬變動值及測定變動值的比，此兩者均不在規定的範圍內時，判定部70可判定為該測試向量中的被測試元件300的動作不正常。
圖6是表示圖5中所說明的測試裝置100的動作例的流程圖。本例中，S400至S406的處理可與圖4中所說明的S400至S406的處理相同。本例的測試裝置100是以對模擬變動值及測定變動值進行比較(S410)，代替圖4中所說明的S408的處理。藉由此種處理，可降低由溫度變動等引起的被測試元件300的特性變動的影響。
圖7是表示測試向量產生單元10的另一構成例的圖。本例中的測試向量產生單元10，除包括圖2中所說明的測試向量產生單元10的構成以外，更包括劃分生成部13。劃分生成部13以外的構成要素可具有與圖2至圖6中說明的構成要素相同的功能及構成。本例中的測試向量產生單元10將被測試元件300劃分為多個電路區塊，針對各個電路區塊的每個，進行圖2至圖6中所說明的處理，並針對各個電路區塊的每個來判定優劣。
一般而言，即便於被測試元件300的內部，有時亦會因製程(process)偏差等而導致電路組件的特性產生偏差。例如，若被測試元件300的基板的雜質濃度等產生偏差，則所形成的電晶體的特性會產生偏差。
因此，認為即便如圖1至圖6中所說明的那樣對由測試向量所引起的特性的偏差加以抑制，亦存在因被測試元件300的內部的組件特性的偏差，而無法精確地對被測試元件300進行測試的情況。本例中的測試向量產生單元10，將被測試元件300劃分為多個電路區塊，並針對各個電路區塊的每個進行圖2至圖6中所說明的處理。
測定對象中的電路組件的特性偏差的大小，會相應於測定對象中所包含的電路組件的數量、電路組件間的距離等而變大。對此，本例中的測試向量產生單元10，針對劃分被測試元件300的各個電路區塊的每個來進行測試，因此可降低電路組件的特性偏差的影響，從而可精確地判定電路區塊的優劣。
劃分生成部13將被測試元件300劃分為多個電路區塊。例如，在測試被測試元件300時，劃分生成部13可將能獨立於其他區域外而動作的區域作為電路區塊而抽出。此處，所謂能獨立於其他區域外而動作的區域，可指即便其他區域中的電路的邏輯狀態被固定，亦可將該區域的電路的邏輯狀態變更為任意狀態的區域。
劃分生成部13可預先被供給被測試元件300的電路組件間的連接資訊。劃分生成部13可根據該連接資訊而將獨立動作的區域抽出，並將被測試元件300劃分為多個電路區塊。
而且，劃分生成部13可被供給被測試元件300的各個電路組件的位置資訊。劃分生成部13可根據該位置資訊而將被測試元件300劃分為多個電路區塊。例如劃分生成部13亦可將被測試元件300劃分為等面積的多個區域，從而將各個區域中所包含的電路群作為各個電路區塊。
向量展開部12生成將其他電路區塊相對應的位元的邏輯圖案已固定時的測試向量，來作為針對各個電路區塊的測試向量。即向量展開部12一方面將其他電路區塊的邏輯狀態予以固定，一方面生成使測試對象的電路區塊的邏輯狀態依序變化的多個測試向量。本例的向量展開部12，可將測試向量中的與測試對象的電路區塊相對應的位元，以外的位元固定為預先規定的邏輯值。
向量儲存部26及模擬部22可與圖2至圖6中所說明的向量儲存部26及模擬部22相同。即，向量儲存部26可儲存各個測試向量的圖案。模擬部22可計算出針對各個測試向量的模擬值等。而且，模擬部22可將測試向量的編號、對應的電路區塊、模擬值、標準化模擬值、模擬變動值等相關聯而儲存。向量供給部14將與測試對象的電路區塊相對應的測試向量自向量儲存部26讀出，並供給至波形成形部50。
而且，判定部70根據檢測部60針對每個電路區塊而取得的各個測定值等，來判定各個電路區塊的優劣。此外，模擬部22及檢測部60可針對各個電路區塊的每個而選擇基準的測試向量。例如模擬部22及檢測部60可將預先確認為測試對象的電路區塊的動作正常的測試向量，作為該電路區塊的基準的測試向量。藉由此種構成，可降低電路組件的特性偏差的影響，從而可精確地判定出電路區塊的優劣。
此外，當進行IDDQ測定時，向量展開部12可將針對各個電路區塊的測試向量中，將其他電路區塊相對應的位元，固定為該其他電路區塊中的消耗電流最小的邏輯圖案。藉此，更降低來自其他電路區塊的影響，從而可精確地對各個電路區塊的靜態電流進行測定。向量展開部12可藉由模擬而預先求出，使用各測試向量來使其他電路區塊動作時，的該其他電路區塊的消耗電流。
圖8是表示多個電路區塊310的示例的圖。本例中的劃分生成部13將被測試元件300分割成電路區塊310A至310F。而且，向量展開部12生成N位元的測試向量。
例如，當自測試向量的位元B1至位元B3與電路區塊310A相對應時，向量展開部12將自位元B4至位元BN的邏輯值予以固定，並使自位元B1至位元B3的邏輯值依序變化，藉此可生成針對電路區塊310A的測試向量。所謂與電路區塊310相對應的位元，可指在變更該位元時該電路區塊310的邏輯狀態轉變的位元。
同樣，向量展開部12可將與電路區塊310B相對應的位元B4至位元Bk以外的位元的邏輯值予以固定，而依序生成針對電路區塊310B的測試向量。對各個電路區塊310進行此種處理，藉此針對每個電路區塊而生成測試向量群。
藉由針對每個電路區塊而進行上述測試，可降低測定結果中的依存於測試向量的圖案的成分、及依存於電路特性的偏差的成分。
圖9是表示計算機1900的構成例的圖。計算機1900根據所提供的程式，可作為圖1至圖8中所說明的測試向量產生單元10而發揮功能。例如計算機1900可作為劃分生成部13、向量展開部12、向量儲存部26、模擬部22、及向量供給部14的至少一部分而發揮功能。
本實施形態的計算機1900包括中央處理單元(Central Processing Unit，CPU)周邊部、輸入輸出部、及既有(legacy)輸入輸出部。CPU周邊部包括藉由主機控制器(Host Controller)2082而相互連接的CPU2000、隨機存取記憶體(Random Access Memory，RAM)2020、繪圖控制器(Graphic Controller)2075、以及顯示裝置2080。輸入輸出部包括藉由輸入輸出控制器2084而連接於主機控制器2082的通訊介面(Communications Interface)2030、硬碟驅動器(Hard Disk Drive)2040、以及緊密光碟-唯讀記憶體(Compact Disk Read Only Memory，CD-ROM)驅動器2060。既有輸入輸出部包括連接於輸入輸出控制器2084的唯讀記憶體(Read Only Memory，ROM)2010、軟碟驅動器(Flexible Disk Drive)2050、以及輸入輸出晶片(chip)2070。
主機控制器2082將RAM2020與以高傳輸率(transmission rate)存取(access)RAM2020的CPU2000及繪圖控制器2075相連接。CPU2000根據儲存於ROM2010及RAM2020的程式而動作，並進行各部分的控制。繪圖控制器2075取得CPU2000等在設置於RAM2020內的畫面緩衝器(Frame Buffer)上生成的影像資料，並顯示於顯示裝置2080上。繪圖控制器2075亦可取代上述情況，而於內部包括儲存CPU2000等生成的影像資料的畫面緩衝器。
輸入輸出控制器2084，將主機控制器2082與相對高速的輸入輸出裝置即通訊介面2030、硬碟驅動器2040、CD-ROM驅動器2060連接。通訊介面2030經由網路(network)而與其他裝置通訊。硬碟驅動器2040儲存計算機1900內的CPU2000所使用的程式及資料。CD-ROM驅動器2060自CD-ROM2095讀出程式或資料，並經由RAM2020而提供給硬碟驅動器2040。
而且，輸入輸出控制器2084上連接著ROM2010與軟碟驅動器2050、輸入輸出晶片2070的相對低速的輸入輸出裝置。ROM2010儲存著在計算機1900起動時執行的啟動程式(boot program)，或者依存於計算機1900的硬體(hardware)的程式等。軟碟驅動器2050自軟碟(Flexible Disk)2090讀取程式或資料，並經由RAM2020而提供給硬碟驅動器2040。輸入輸出晶片2070經由軟碟驅動器2050或者例如平行埠(parallel port)、串聯埠(serial port)、鍵盤埠(keyboard port)、滑鼠埠(mouse port)等而連接各種輸入輸出裝置。
經由RAM2020而提供給硬碟驅動器2040的程式，儲存於軟碟2090、CD-ROM2095、或積體電路卡(IC card，Integrated Circuit Card)等的記錄媒體中，並由利用者提供。程式自記錄媒體讀出，並經由RAM2020而安裝(install)於計算機1900內的硬碟驅動器2040中，從而於CPU2000中被執行。
該程式安裝於計算機1900中。該程式使CPU2000等工作，從而使計算機1900作為測試向量產生單元10而發揮功能。例如，該程式可使CPU2000作為劃分生成部13、向量展開部12、模擬部22、及向量供給部14而發揮功能。而且，該程式可使RAM2020作為向量儲存部26而發揮功能。
如上所述的程式，亦可儲存於外部的記錄媒體中。作為記錄媒體，除軟碟2090、CD-ROM2095以外，可使用數位視訊光碟(Digital Video Disc，DVD)或光碟(Compact Disk，CD)等的光學記錄媒體，磁光盤(Magnet Optical，MO)等的磁光記錄媒體，磁帶媒體(tape media)、IC卡等的半導體記憶體(memory)等。而且，亦可將與專用通訊網路或網際網路(internet)連接的伺服系統(Server System)上所設置的硬碟或RAM等的記錄裝置用作記錄媒體，並經由網路而向計算機1900提供程式。
以上，使用實施形態說明了發明的(一)側面，但本發明的技術範圍並不限定於上述實施形態所記載的範圍。可對上述實施形態添加各種變更或改良。由申請專利範圍的記載明確可知，經添加了上述變更或改良的形態亦可包含於本發明的技術範圍內。
由上述說明可明確，根據本發明的(一)實施形態，在被測試元件的測試中，可降低漏流等的測定值對測試向量的邏輯圖案的相依性。因此，可精確地對被測試元件進行測試。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．測試向量產生單元
12．．．向量展開部
13．．．劃分生成部
14．．．向量供給部
22．．．模擬部
26．．．向量儲存部
50．．．波形成形部
60．．．檢測部
70．．．判定部
100．．．測試裝置
300、312．．．被測試元件
302．．．及閘
304、306．．．或閘
310A、310B、310C、310D、310E、310F．．．電路區塊
B1、B2、B3、B4、BN．．．位元
i1、i2、i3、i4．．．輸入位元
1900．．．計算機
2000．．．CPU
2010．．．ROM
2020．．．RAM
2030．．．通訊介面
2040．．．硬碟驅動器
2050．．．軟碟驅動器
2060．．．CD-ROM驅動器
2070．．．輸入輸出晶片
2075．．．繪圖控制器
2080．．．顯示裝置
2082．．．主機控制器
2084．．．輸入輸出控制器
2090．．．軟碟
2095．．．CD-ROM
圖1是表示一實施形態的測試裝置100的構成例的圖。
圖2是表示測試向量產生單元10的構成例的圖。
圖3是表示模擬部22所計算出的模擬值及測定部60所取得的測定值的一例的圖。
圖4是表示圖1至圖3中所說明的測試裝置100的動作例的流程圖。
圖5是說明測試裝置100的另一動作例的圖。
圖6是表示圖5中所說明的測試裝置100的動作例的流程圖。
圖7是表示測試向量產生單元10的另一構成例的圖。
圖8是表示多個電路區塊310的示例的圖。
圖9是表示計算機1900的構成例的圖。
圖10A是表示被測試元件312中所包含的電路的一例。
圖10B是針對輸入位元的每個狀態來表示無故障的及閘302、或閘304、或閘306中的漏流的表。
10．．．測試向量產生單元
50．．．波形成形部
60．．．檢測部
70．．．判定部
100．．．測試裝置
300．．．被測試元件

Claims (8)

  1. 一種測試裝置，對被測試元件進行測試，包括：向量展開部，依序生成測試向量；模擬部，對於將與各個上述測試向量相對應的測試訊號供給至上述被測試元件時，所應測定的上述被測試元件的規定的特性值，藉由對上述被測試元件的動作進行模擬，而計算出每個上述測試向量的模擬值；檢測部，對將各個上述測試向量供給至上述被測試元件時，的上述被測試元件的上述規定的特性值進行測定，而取得針對每個上述測試向量的測定值；以及判定部，根據對於各個上述測試向量對應的上述模擬值及上述測定值的比，來判定上述被測試元件的優劣；上述模擬部計算出標準化模擬值，該標準化模擬值，是將各個上述模擬值，除以與基準的測試向量相對應的上述模擬值而得；上述檢測部計算出標準化測定值，該標準化測定值是將各個上述測定值，除以與上述基準的測試向量相對應的上述測定值而得；上述判定部根據各個上述測試向量的對應的上述標準化模擬值及上述標準化測定值的比，來判定上述被測試元件的優劣；多個上述測試向量，以規定的順序被供給至上述被測試元件；上述模擬部計算出表示變動量的模擬變動值，該變動 量是各個上述測試向量所對應的上述標準化模擬值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化模擬值之間的變動量；上述檢測部計算出表示變動量的測定變動值，該變動量是各個上述測試向量所對應的上述標準化測定值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化測定值之間的變動量；上述判定部根據對應的上述模擬變動值及上述測定變動值的比，來判定上述被測試元件的優劣。
  2. 如申請專利範圍第1項所述之測試裝置，其中上述被測試元件，包括相應於上述測試向量而動作的多個CMOS；上述模擬部，計算出將與各個上述測試向量相應的上述測試訊號，供給至上述被測試元件時的、上述被測試元件中的靜態電流的模擬值；上述檢測部，取得將與各個上述測試向量相應的上述測試訊號，供給至上述被測試元件時的、上述被測試元件中的靜態電流的測定值。
  3. 如申請專利範圍第1項所述之測試裝置，其中上述被測試元件，被劃分為多個電路區塊；上述模擬部及上述檢測部，針對上述多個電路區塊的每一個電路區塊，選擇上述基準的測試向量。
  4. 如申請專利範圍第3項所述之測試裝置，其中上述向量展開部，在生成針對各個上述電路區塊的上 述測試向量時，即將上述測試向量中與其他上述電路區塊相對應的位元的邏輯圖案固定。
  5. 如申請專利範圍第4項所述之測試裝置，其中上述向量展開部，在生成針對各個上述電路區塊的上述測試向量時，即將上述測試向量中與其他上述電路區塊相對應的位元，固定為該其他上述電路區塊中的消耗電流變得最小的邏輯圖案。
  6. 如申請專利範圍第5項所述之測試裝置，更包括劃分生成部，該劃分生成部預先被提供有上述被測試元件的電路組件間的連接資訊，且根據上述連接資訊而將上述被測試元件劃分為多個上述電路區塊。
  7. 一種測試方法，對被測試元件進行測試，包括：依序生成測試向量；對於將與各個上述測試向量相應的測試訊號供給至上述被測試元件時，所應測定的上述被測試元件的規定的特性值，藉由對上述被測試元件的動作進行模擬，計算出每個上述測試向量的模擬值；將各個上述測試向量供給至上述被測試元件時，對上述被測試元件的上述規定的特性值進行測定，而取得針對每個上述測試向量的測定值；根據將各個上述模擬值除以與基準的測試向量相對應的上述模擬值而得的標準化模擬值，及將各個上述測定值除以與上述基準的測試向量相對應的上述測定值而得的標準化測定值，來判定上述被測試元件的優劣； 計算出標準化模擬值，該標準化模擬值，是將各個上述模擬值，除以與基準的測試向量相對應的上述模擬值而得；計算出標準化測定值，該標準化測定值是將各個上述測定值，除以與上述基準的測試向量相對應的上述測定值而得；根據各個上述測試向量的對應的上述標準化模擬值及上述標準化測定值的比，來判定上述被測試元件的優劣；多個上述測試向量，以規定的順序被供給至上述被測試元件；計算出表示變動量的模擬變動值，該變動量是各個上述測試向量所對應的上述標準化模擬值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化模擬值之間的變動量；計算出表示變動量的測定變動值，該變動量是各個上述測試向量所對應的上述標準化測定值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化測定值之間的變動量；根據對應的上述模擬變動值及上述測定變動值的比，來判定上述被測試元件的優劣。
  8. 一種記錄媒體，記錄著使對被測試元件進行測試的測試裝置發揮功能的程式，上述記錄媒體記錄的程式，使上述測試裝置作為如下各部： 向量展開部，依序生成測試向量；模擬部，對於將與各個上述測試向量相對應的測試訊號供給至上述被測試元件時，所應測定的上述被測試元件的規定的特性值，藉由對上述被測試元件的動作進行模擬，而計算出每個上述測試向量的模擬值；檢測部，對將各個上述測試向量供給至上述被測試元件時的上述被測試元件的上述規定的特性值進行測定，而取得針對每個上述測試向量的測定值；以及判定部，根據將各個上述模擬值除以與基準的測試向量相對應的上述模擬值而得的標準化模擬值，及將各個上述測定值除以與上述基準的測試向量相對應的上述測定值而得的標準化測定值，來判定上述被測試元件的優劣；上述模擬部計算出標準化模擬值，該標準化模擬值，是將各個上述模擬值，除以與基準的測試向量相對應的上述模擬值而得；上述檢測部計算出標準化測定值，該標準化測定值是將各個上述測定值，除以與上述基準的測試向量相對應的上述測定值而得；上述判定部根據各個上述測試向量的對應的上述標準化模擬值及上述標準化測定值的比，來判定上述被測試元件的優劣；多個上述測試向量，以規定的順序被供給至上述被測試元件；上述模擬部計算出表示變動量的模擬變動值，該變動 量是各個上述測試向量所對應的上述標準化模擬值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化模擬值之間的變動量；上述檢測部計算出表示變動量的測定變動值，該變動量是各個上述測試向量所對應的上述標準化測定值、與在該測試向量之前供給至上述被測試元件的上述測試向量所對應的上述標準化測定值之間的變動量；上述判定部根據對應的上述模擬變動值及上述測定變動值的比，來判定上述被測試元件的優劣。
TW098136502A 2008-10-30 2009-10-28 測試裝置、測試方法以及記錄媒體 TWI392887B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/261,062 US8185336B2 (en) 2008-10-30 2008-10-30 Test apparatus, test method, program, and recording medium reducing the influence of variations

Publications (2)

Publication Number Publication Date
TW201024766A TW201024766A (en) 2010-07-01
TWI392887B true TWI392887B (zh) 2013-04-11

Family

ID=42132489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136502A TWI392887B (zh) 2008-10-30 2009-10-28 測試裝置、測試方法以及記錄媒體

Country Status (4)

Country Link
US (1) US8185336B2 (zh)
JP (1) JP2010107507A (zh)
KR (1) KR101187065B1 (zh)
TW (1) TWI392887B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342199B2 (ja) * 2008-09-19 2013-11-13 ルネサスエレクトロニクス株式会社 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法
US20120158346A1 (en) * 2010-12-17 2012-06-21 Silicon Image, Inc. Iddq testing of cmos devices
CN102621477A (zh) * 2012-03-19 2012-08-01 北京大学 基于归一化延迟概率分布的小延迟缺陷测试方法
US9134377B2 (en) * 2013-03-14 2015-09-15 Teradyne, Inc. Method and apparatus for device testing using multiple processing paths
US10139449B2 (en) 2016-01-26 2018-11-27 Teradyne, Inc. Automatic test system with focused test hardware
KR102066801B1 (ko) * 2018-12-20 2020-01-15 재단법인 한국기계전기전자시험연구원 전류 및 전압 수집 장치
US11164551B2 (en) 2019-02-28 2021-11-02 Clifford W. Chase Amplifier matching in a digital amplifier modeling system
US20230184821A1 (en) * 2021-12-09 2023-06-15 Nanya Technology Corporation Appratus for performing multiple tests on a device under test

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757816A (en) * 1996-10-24 1998-05-26 Advanced Micro Devices, Inc. IDDQ testing of integrated circuits
US6889164B2 (en) * 2000-10-02 2005-05-03 Sony Corporation Method and apparatus of determining defect-free semiconductor integrated circuit
US6975978B1 (en) * 2000-01-24 2005-12-13 Advantest Corporation Method and apparatus for fault simulation of semiconductor integrated circuit
TW200636268A (en) * 2005-04-12 2006-10-16 Advantest Corp Testing device and testing method
TW200736639A (en) * 2006-02-27 2007-10-01 Advantest Corp Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
TW200736642A (en) * 2005-12-28 2007-10-01 Advantest Corp Test equipment, test method and recording media
TW200746708A (en) * 2006-02-27 2007-12-16 Advantest Corp Measuring device, testing device, electronic element, measuring method, program and record medium

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
JPH10242397A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd Ｃｍｏｓ集積回路装置と試験方法
JPH1194908A (ja) * 1997-09-17 1999-04-09 Fujitsu Ltd 静止電流値算出方法、静止電流値算出装置、及び、記録媒体
JP3696009B2 (ja) * 1999-11-11 2005-09-14 株式会社東芝 半導体試験装置、半導体試験方法および記録媒体
JP3720271B2 (ja) * 2001-03-22 2005-11-24 株式会社ルネサステクノロジ 半導体集積回路装置
US7127690B2 (en) * 2003-12-03 2006-10-24 International Business Machines Corporation Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity
JP2006023089A (ja) 2004-07-06 2006-01-26 Toppan Printing Co Ltd 前面板欠陥測定装置
JP2008145199A (ja) * 2006-12-07 2008-06-26 Auto Network Gijutsu Kenkyusho:Kk 充電深度判定方法及び充電深度判定装置
JP4998285B2 (ja) * 2007-01-23 2012-08-15 東京電力株式会社 変圧器の機器定数推定システムおよび機器定数推定プログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757816A (en) * 1996-10-24 1998-05-26 Advanced Micro Devices, Inc. IDDQ testing of integrated circuits
US6975978B1 (en) * 2000-01-24 2005-12-13 Advantest Corporation Method and apparatus for fault simulation of semiconductor integrated circuit
US6889164B2 (en) * 2000-10-02 2005-05-03 Sony Corporation Method and apparatus of determining defect-free semiconductor integrated circuit
TW200636268A (en) * 2005-04-12 2006-10-16 Advantest Corp Testing device and testing method
TW200736642A (en) * 2005-12-28 2007-10-01 Advantest Corp Test equipment, test method and recording media
TW200736639A (en) * 2006-02-27 2007-10-01 Advantest Corp Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
TW200746708A (en) * 2006-02-27 2007-12-16 Advantest Corp Measuring device, testing device, electronic element, measuring method, program and record medium

Also Published As

Publication number Publication date
US20100114520A1 (en) 2010-05-06
JP2010107507A (ja) 2010-05-13
KR101187065B1 (ko) 2012-09-28
US8185336B2 (en) 2012-05-22
TW201024766A (en) 2010-07-01
KR20100048893A (ko) 2010-05-11

Similar Documents

Publication Publication Date Title
TWI392887B (zh) 測試裝置、測試方法以及記錄媒體
JP3940718B2 (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
US5889408A (en) Delta IDDQ testing
US7283918B2 (en) Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same
JP3660561B2 (ja) 半導体集積回路の故障解析装置
US7532994B2 (en) Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method
JP2000171529A (ja) 回路欠陥検出システム及び回路欠陥検出方法
US20060064607A1 (en) Test emulator, emulation program and method for manufacturing semiconductor device
KR20090130167A (ko) 디지털 시스템의 신뢰성 모니터링
JP3018996B2 (ja) 故障個所特定化方法
US7984353B2 (en) Test apparatus, test vector generate unit, test method, program, and recording medium
JP2904129B2 (ja) Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法
US6239605B1 (en) Method to perform IDDQ testing in the presence of high background leakage current
US7630845B2 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
JPH11214465A (ja) 半導体装置の製造プロセス診断システム、方法及び記録媒体
US9595316B2 (en) Design-for-test apparatuses and techniques
JP5291582B2 (ja) 測定装置、試験システム、および測定方法
JPWO2010029772A1 (ja) 試験装置および試験方法
JP7219046B2 (ja) 解析装置、解析方法および解析プログラム
JP2009164241A (ja) 半導体集積回路設計装置および半導体集積回路の設計方法
Plusquellic IC diagnosis using multiple supply pad I/sub DDQ/s
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
US20090206870A1 (en) Method for analyzing ic devices and wafers
JP7219045B2 (ja) 解析装置、解析方法および解析プログラム
TW201823748A (zh) 積體電路測試方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees