CN102621477A - 基于归一化延迟概率分布的小延迟缺陷测试方法 - Google Patents
基于归一化延迟概率分布的小延迟缺陷测试方法 Download PDFInfo
- Publication number
- CN102621477A CN102621477A CN2012100726387A CN201210072638A CN102621477A CN 102621477 A CN102621477 A CN 102621477A CN 2012100726387 A CN2012100726387 A CN 2012100726387A CN 201210072638 A CN201210072638 A CN 201210072638A CN 102621477 A CN102621477 A CN 102621477A
- Authority
- CN
- China
- Prior art keywords
- test vector
- delay
- test
- normalization
- atpg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于归一化延迟概率分布的小延迟缺陷测试方法,该方法包含三个部分:N-detect ATPG生成,归一化延迟概率计算和测试向量选取以及Top-off ATPG生成。本发明利用常规自动测试向量生成(ATPG)工具的N-detect测试向量源,考虑了工艺波动和工艺匹配等问题,选取归一化概率值最大的测试向量组成新的测试向量集,用来检测小延迟缺陷,提高由工艺波动和工艺匹配等引起的小延迟缺陷测试的有效性。相比于现有技术,本发明不仅可降低测试向量规模,而且可提高小延迟缺陷测试的有效性。
Description
技术领域
本发明涉及一种小延迟缺陷测试方法,具体是基于归一化延迟概率分布的小延迟缺陷测试方法。
背景技术
在现代复杂的集成电路设计中,越来越大的电路规模导致单一的测试模型往往不能保证足够的故障覆盖率;因此需要多种类型的测试方法混合使用,包括固定故障测试,IDDQ,延迟测试等。随着电路速度的提升,延迟测试所覆盖的整个测试故障集的比例越来越大,延迟测试成为现阶段测试过程中重要的过程。随着工艺的发展,尤其是在45nm以下,工艺波动、串扰、电源噪声分布,非正常短路和开路等会大规模引入小延迟缺陷(small delay defect),这些小延迟缺陷在低频电路中不会对功能正确性产生影响,但是在高频电路中,对于长路径,小延迟缺陷的累积很有可能引起时序功能失效,因此为了提高故障覆盖率和测试有效性,小延迟缺陷测试成为整体延迟测试的关键。
延迟测试根据故障类型,可以分成两类:路径延迟故障和跳变延迟故障。其中路径延迟故障由于故障敏化难度大,故障集数目随电路规模成指数增长等缺点,不适合运用在大规模集成电路中;而跳变延迟故障基于固定故障模型,其故障集规模与电路规模成线性关系,而且敏化容易,故障覆盖率可以达到99%以上。因此,现阶段的延迟测试基本上都是基于跳变故障模型。常规跳变延迟ATPG工具为了节省时间和测试集,尽可能让故障通过短路径敏化,而小延迟缺陷测试要求故障通过长路径敏化,因此常规延迟测试是不适合用来测试小延迟缺陷。
为了保证跳变故障通过长路径来敏化,研究人员主要通过两种方式来实现。一种是基于可测性设计方法(DFT),称为超速(Faster-than-at-speed)测试方法。在电路中增加额外的锁相环(PLL)模块,采用高于系统时钟的测试时钟减少敏化路径的时间余量(Slack)大小,进而增加长路径的覆盖率,从而提高小延迟缺陷的测试覆盖。这种方法测试时间是全速(AT-speed)测试的数倍;而且由于工作频率高,会引起PSN(power-supply-noise)问题,引起IR降,最终会导致某些门延迟增大,会出现良率损失。另一种大类是ATPG方法,通过ATPG生成长路径敏化故障的测试向量。Synopsys,Mentor等EDA厂商开发出来一种全新的时序可知(Timing-aware)ATPG工具。Timing-aware工具通过标准延迟文件(SDF)指引ATPG对于某一个特定故障点的敏化使得它能够找到一条最长的敏化通路;但是该方法为了保证覆盖率会产生非常大的测试向量数目,而且SDF定义的最长路径在实际生产中由于工艺波动等因素不一定是最长路径,也不一定是可敏化的。这种方式生成的测试向量是静态测试向量,不包含工艺波动,串扰,电源噪声分布等动态因素,在实际小延迟缺陷测试中还需要考究其有效性。研究发现,N-detect模式的ATPG在N值足够的情况下可以保证跳变故障通过长路径敏化,其生成时间相比Timing-aware ATPG有很大降低,但是生成的测试向量规模非常大。通过选取小延迟缺陷测试活性大的测试向量,不仅可以保证小延迟缺陷测试的有效性,还可以大幅度降低测试向量规模;而且在选取测试向量的同时,考虑工艺波动,串扰等参数可以选取出带有实际属性的动态测试向量。Mahmut.Yilmaz等人提出基于长路径延迟故障概率分布指导测试向量的选取的方法。通过多次的蒙特卡洛分析标准单元的门延迟形成一个门延迟概率分布(DDP),之后根据门的输入逻辑和功能,得出在特定输入下输出错误结果的概率值,计算出每个测试向量敏化的输出散失(Output Deviation)值。由于输出散失值跟路径长度成相关系数接近为1的正相关;因此通过输出散失值可以选取出最大活性的测试向量。这种方法模拟了工艺波动,串扰,PSN等因素的影响,但是在大规模电路中,计算输出散失的时候很容易出现计算饱和,而且整个计算散失的过程非常复杂,并且比较难确定测试集的最大数目,同时每个观测点的敏化概率是一样的。为了解决这些问题,Mohammad Tehranipoor和Ke Peng等人提出了采用长路径延迟概率分布(DPM)方法选择大活性的测试向量,其核心是基于正态分布概率理论,计算出每条路径的期望和方差。对每个测试向量计算出其敏化的所有路径的期望和方差,选择期望值大于阈值(一般定义为0.7*Tck)的路径,并计算该路径大于阈值的概率值,再把每个路径的概率值累积起来设置为该测试向量的权重W。显然,采用这种方法可以避免出现饱和计算的问题,而且计算路径概率参数的复杂度要远远低于计算输出散失。不足的是,这种方法容易把敏化概率高敏化数目少的测试向量遗漏;这样选取出来的测试向量在小延迟缺陷测试的有效性上会受到较大的影响。
发明内容
本发明的技术目的是:借助常规ATPG工具,在ATPG生成时间和延迟故障覆盖率满足要求的前提下,采用归一化延迟概率方法,提高由工艺波动,工艺匹配等引起的小延迟缺陷测试的有效性。
本发明实现目的的技术方案是:
本发明提供的基于归一化延迟概率分布的小延迟缺陷测试方法,如图1所示,包含三大部分:N-detect ATPG生成,归一化延迟概率参数计算和测试向量选取,Top-off ATPG生成;其中N-detect ATPG生成是用常规ATPG工具,设置为N-detect的跳变延迟故障生成(为了满足不同的覆盖率要求,可以改变N值大小)。归一化延迟概率参数计算和测试向量选取过程包括两个步骤:蒙特卡洛分析,归一化延迟概率参数计算和测试向量选取。如图2所示,蒙特卡洛分析之前要综合电路网表,提取出来相应标准单元的驱动和负载,根据不同的驱动和负载,蒙特卡洛分析标准单元生成标准单元延迟概率分布矩阵。图3为具体的归一化延迟概率参数计算和测试向量选取过程,先读入待测电路网表,然后追踪某一测试向量敏化的所有路径,基于标准单元延迟概率分布矩阵计算出所有长路径的概率参数总和,用所有长路径的概率参数总和除以长路径数目得出归一化延迟概率参数,并选取归一化延迟概率参数最大的测试向量作为本次选取;之后更新余下测试向量的归一化延迟概率参数,再次选取归一化延迟概率参数最大的测试向量作为第二次选取,直到所有长路径都被敏化,选取出来的测试向量组成已选取测试向量集。接下来做Top-off ATPG生成,即先故障模拟已选取测试向量集,导出未检测故障集,确认故障覆盖率是否满足要求,如果未满足,则用1-detect ATPG生成未检测故障的测试向量。综合已选取测试向量集和1-detect ATPG生成的测试向量集,构成整体测试向量集。
本发明的技术效果在于:
本发明可以借助于常规ATPG工具选取测试向量,最大可能保证工艺波动和工艺匹配因素的有效性,通过归一化计算延迟概率分布方法,选取出较小的测试向量集(降低为原始测试向量集的1%左右)。本发明相对于Timing-aware ATPG方法可有效减小ATPG生成时间,相对于长路径延迟概率分布方法,可提高小延迟缺陷测试的有效性。
附图说明
图1本发明流程示意图。
图2本发明蒙特卡洛分析过程示意图。
图3本发明归一化概率计算和ATPG选取示意图。
具体实施方式
以下结合附图详细描述本发明所提供的基于归一化延迟概率分布的小延迟缺陷测试方法,但不构成对本发明的限制。
本发明基于归一化延迟概率分布的小延迟缺陷测试方法,其步骤包括:
第一阶段:建立标准单元延迟概率分布矩阵
Step1:用Design Compiler工具综合待测电路(DUT),提取标准单元的驱动和负载信息;
Step2:依照设计规格,用Spectre工具搭建带有驱动和负载属性的标准单元(包括Design Compiler综合时需要的所有标准单元),并设置工艺波动范围和工艺匹配特性,做200次标准单元的蒙特卡洛分析;
Step3:通过蒙特卡洛分析提取标准单元延迟概率分布矩阵;
第二阶段:测试向量归一化延迟概率参数计算
Step4:用Tetramax工具生成待测电路(DUT)的N-detect测试向量源;
Step5:分析各测试向量敏化的长路径数目和相应的路径长度,根据各标准单元的延迟概率分布矩阵,计算出每条长路径的概率分布,平均计算所有长路径的概率分布,得出该测试向量的归一化延迟概率参数(小于等于1)。
第三阶段:根据测试向量的归一化延迟概率参数选择测试向量集
Step8:按归一化延迟概率参数的大小从大到小排列测试向量,选取归一化延迟概率参数最大,敏化路径最多的测试向量。
Step9:把已选取的测试向量敏化的长路径在余下的测试向量中删掉,重新计算归一化延迟概率参数,依照上面的选择同样选出下一个测试向量。
Step10:达到归一化延迟概率参数阈值(小于等于0.5)时停止选择,选取的测试向量构成已选取测试向量集;
第四阶段:Top-offATPG生成
Step11:用Tetramax工具读入电路网表和已选取测试向量集,做故障模拟,分析跳变延迟故障覆盖率。
Step11:如果故障覆盖率没有满足要求,则提取未检测的故障做1-detect ATPG过程,增加的少量测试向量加上已选取测试向量集构成整体测试向量集。
本发明小延迟缺陷测试方法,借助于常用ATPG,并且考虑了工艺波动,工艺匹配等因素,通过归一化延迟概率指导测试向量选取,可有效地检测出大规模集成电路中存在的小延迟缺陷,并大幅度减低测试向量数目,是一种实际可行而且有效的测试方法。
Claims (4)
1.一种基于归一化延迟概率分布的小延迟缺陷测试方法,其特征在于,包含三个部分:N-detect ATPG生成,归一化延迟概率计算和测试向量选取以及Top-off ATPG生成;其中,归一化延迟概率计算和测试向量选取过程包括两个步骤:
1)综合电路网表,提取出相应标准单元的驱动和负载,蒙特卡洛分析生成标准单元延迟概率分布矩阵;
2)读入电路网表,追踪某一测试向量敏化的所有路径,基于标准单元延迟概率分布矩阵计算出所有长路径的概率参数总和,计算归一化延迟概率参数,并选取归一化延迟概率参数最大的测试向量作为本次选取;之后更新余下测试向量的归一化延迟概率参数,再次选取归一化延迟概率参数最大的测试向量作为第二次选取,直到所有长路径都被敏化,选取出来的测试向量组成已选取测试向量集。
2.如权利要求1所述的方法,其特征在于,蒙特卡洛分析标准单元时,需要先提取出该标准单元特定的驱动和负载,作为蒙特卡洛分析的属性。
3.如权利要求1所述的方法,其特征在于,N-detect ATPG是采用常规ATPG工具,设置为N-detect的跳变延迟故障生成。
4.如权利要求1所述的方法,其特征在于,Top-off ATPG生成包括:先故障模拟已选取测试向量集,导出未检测故障集,确认故障覆盖率是否满足要求,如果未满足,则用1-detectATPG生成未检测故障的测试向量,综合已选取测试向量集和1-detect ATPG生成的测试向量集,构成整体测试向量集。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100726387A CN102621477A (zh) | 2012-03-19 | 2012-03-19 | 基于归一化延迟概率分布的小延迟缺陷测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100726387A CN102621477A (zh) | 2012-03-19 | 2012-03-19 | 基于归一化延迟概率分布的小延迟缺陷测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102621477A true CN102621477A (zh) | 2012-08-01 |
Family
ID=46561507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100726387A Pending CN102621477A (zh) | 2012-03-19 | 2012-03-19 | 基于归一化延迟概率分布的小延迟缺陷测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102621477A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9201116B1 (en) | 2014-07-25 | 2015-12-01 | Freescale Semiconductor, Inc. | Method of generating test patterns for detecting small delay defects |
CN111650496A (zh) * | 2020-06-08 | 2020-09-11 | 中国科学院微电子研究所 | 统计延时分析方法与系统 |
CN112131808A (zh) * | 2020-08-28 | 2020-12-25 | 浙江工业大学 | 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 |
CN112526326A (zh) * | 2020-11-24 | 2021-03-19 | 海光信息技术股份有限公司 | 时序测试方法、系统、装置及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6453437B1 (en) * | 1999-07-01 | 2002-09-17 | Synopsys, Inc. | Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation |
US20070288822A1 (en) * | 2006-04-27 | 2007-12-13 | Xijiang Lin | Timing-aware test generation and fault simulation |
US20100114520A1 (en) * | 2008-10-30 | 2010-05-06 | Advantest Corporation | Test apparatus, test method, program, and recording medium reducing the influence of variations |
US20100262394A1 (en) * | 2009-04-09 | 2010-10-14 | Lsi Corporation | Method and an apparatus for evaluating small delay defect coverage of a test pattern set on an ic |
-
2012
- 2012-03-19 CN CN2012100726387A patent/CN102621477A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6453437B1 (en) * | 1999-07-01 | 2002-09-17 | Synopsys, Inc. | Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation |
US20070288822A1 (en) * | 2006-04-27 | 2007-12-13 | Xijiang Lin | Timing-aware test generation and fault simulation |
US20100114520A1 (en) * | 2008-10-30 | 2010-05-06 | Advantest Corporation | Test apparatus, test method, program, and recording medium reducing the influence of variations |
US20100262394A1 (en) * | 2009-04-09 | 2010-10-14 | Lsi Corporation | Method and an apparatus for evaluating small delay defect coverage of a test pattern set on an ic |
Non-Patent Citations (1)
Title |
---|
MAHMUT YILMAZ: "《Automated test grading and pattern selection for small-delay defects》", 26 July 2011 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9201116B1 (en) | 2014-07-25 | 2015-12-01 | Freescale Semiconductor, Inc. | Method of generating test patterns for detecting small delay defects |
CN111650496A (zh) * | 2020-06-08 | 2020-09-11 | 中国科学院微电子研究所 | 统计延时分析方法与系统 |
CN111650496B (zh) * | 2020-06-08 | 2022-07-05 | 中国科学院微电子研究所 | 统计延时分析方法与系统 |
CN112131808A (zh) * | 2020-08-28 | 2020-12-25 | 浙江工业大学 | 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 |
CN112131808B (zh) * | 2020-08-28 | 2023-11-14 | 国网江苏省电力有限公司响水县供电分公司 | 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 |
CN112526326A (zh) * | 2020-11-24 | 2021-03-19 | 海光信息技术股份有限公司 | 时序测试方法、系统、装置及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040025123A1 (en) | System and method to facilitate evaluation of integrated circuits through delay testing | |
CN101464921B (zh) | 一种生成芯片工艺调整的测试向量的方法及系统 | |
Yamato et al. | A fast and accurate per-cell dynamic IR-drop estimation method for at-speed scan test pattern validation | |
CN102621477A (zh) | 基于归一化延迟概率分布的小延迟缺陷测试方法 | |
CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
CN103076559A (zh) | 一种针对扫描测试中移位功耗的优化方法 | |
CN105786678A (zh) | 一种基于相关性模型的测试性预计方法 | |
Sauer et al. | SAT-based analysis of sensitisable paths | |
Pan et al. | Leveraging root cause deconvolution analysis for logic yield ramping | |
US8566766B2 (en) | Method for detecting small delay defects | |
CN102116841B (zh) | 基于模型量化的fpga互联结构评估方法 | |
Yilmaz et al. | Adaptive testing: Conquering process variations | |
Song et al. | Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs | |
Shanmugasundaram et al. | Externally tested scan circuit with built-in activity monitor and adaptive test clock | |
US20110270548A1 (en) | Automated verification and estimation of quiescent power supply current | |
Nelson et al. | Extracting defect density and size distributions from product ICs | |
CN102156259B (zh) | 一种集成电路的测试方法及一种集成电路 | |
US20170010325A1 (en) | Adaptive test time reduction | |
Lee et al. | Failing frequency signature analysis | |
Yao et al. | Path selection based on static timing analysis considering input necessary assignments | |
Deobarro et al. | On-chip sampling and EMC modeling of I/Os switching to evaluate conducted RF disturbances propagation | |
Pradeep et al. | An optimised SDD ATPG and SDQL computation method across different pattern sets | |
Bhaskaran et al. | Test method and scheme for low-power validation in modern SoC integrated circuits | |
Arai et al. | Layout-aware 2-step window-based pattern reordering for fast bridge/open test generation | |
Aljubouri et al. | Diagnosis of segment delay defects with current sensing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120801 |