CN112131808A - 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 - Google Patents

一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 Download PDF

Info

Publication number
CN112131808A
CN112131808A CN202010883895.3A CN202010883895A CN112131808A CN 112131808 A CN112131808 A CN 112131808A CN 202010883895 A CN202010883895 A CN 202010883895A CN 112131808 A CN112131808 A CN 112131808A
Authority
CN
China
Prior art keywords
circuit
node
fopt
input
fanout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010883895.3A
Other languages
English (en)
Other versions
CN112131808B (zh
Inventor
肖杰
吴泽成
诸玮东
季奇瓯
施展辉
胡海根
龙海霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Pengzhou Technology Co ltd
Xiangshui Power Supply Branch Company State Grid Jiangsu Electric Power Co
Xiangshui Xingyuan Electric Branch Of Yancheng Electric Power Design Institute Co ltd
Yancheng Power Supply Co of State Grid Jiangsu Electric Power Co Ltd
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Priority to CN202010883895.3A priority Critical patent/CN112131808B/zh
Publication of CN112131808A publication Critical patent/CN112131808A/zh
Application granted granted Critical
Publication of CN112131808B publication Critical patent/CN112131808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法，首先，读取并解析网表，标识出电路的原始输入端、原始输出端及基本门信息等，并以电路基本门为节点构建电路的完整性链表LC；接着，提取电路的原始输入端信号，并构建与之相对应的输入概率分布；提取电路的基本门类型，并构建与之相对应的概率转移矩阵与理想转移矩阵；然后，根据节点扇出源的关联特点，基于概率模型并利用节点的消减技术以获得节点的概率输出；最后，在电路的原始输出端，通过相应节点的概率转移矩阵与理想转移矩阵的点乘运算以求取输入向量在相应原始输出端的电路可靠性。本发明实现了组合与时序电路可靠性的快速有效计算。

Description

一种基于节点扇出源追踪与迭代消减技术的组合与时序电路 可靠性度量方法
技术领域
本发明涉及组合与时序电路可靠性的度量，具体来说是一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法。
背景技术
随着集成电路特征尺寸的缩小与工作频率的增加，工艺技术也随之变得愈为复杂，使之不可避免地容易导致电路的可靠性容限下降，从而影响到在其上运行应用的安全，如深度神经网络等。因此，有必要开展对电路可靠性度量方法的研究，这有助于选择或设计合理的电路结构以改善电路的可靠性水平。
目前业界已提出多种针对组合与时序电路可靠性的评测方法，如概率转移矩阵模型，贝叶斯方法与随机计算模型等。它们有力地推动了电路可靠性理论的发展与完善。然而，随着电路规模的增大，已有方法往往难以有效平衡计算开销与度量精度之间难以有效兼容的矛盾，且已有方法也不利于与可靠性相关的电路关键性单元的定位。因此，有必要提出一种有效的基于概率模型的适用于组合与时序电路的可靠性计算模型，以方便用于组合与时序电路中关键性单元的定位。
发明内容
为解决上述问题，本发明基于概率模型，通过对电路中节点扇出源的追踪，并利用迭代消减技术，实现了扇出所关联节点概率信号的有效度量。同时，基于信号概率的编码特点，以基本门为单位，实现了电路概率信号的迭代传播。该策略的实施，使实现了组合与时序电路可靠性的快速有效计算。
本发明解决其技术问题所采用的技术方案是：
一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法，所述方法包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取网表，提取电路的基本门信息，构建电路的完整性链表LC且标识出电路的所有原始输入端和原始输出端；其中，在时序电路中触发器的所有输入被标识为伪输入端；初始化循环变量i＝1，k＝0；完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到；
1.2)基于基本门的类型type、故障概率p与输入端个数m，利用真值表法构建type类型基本门的概率转移矩阵PMtype-m与理想转移矩阵IMtype-m；
1.3)提取电路各原始输入端和伪输入端的输入信号，并构建与之相对应的原始输入概率分布pipt；其中，若原始输入信号为0，则pipt＝[1,0]；否则pipt＝[0,1]；
1.4)为LC中的第i个节点创建空队列fanouti，并记录其输出端的扇出分支数；同时，将数组fanout_combine_num初始化为0；其中，时序电路可视作为无限多个重复叠加的组合电路，且节点i所对应的fanouti还需通过变量Iter以记录当前扇出所在的迭代次数；
步骤2：计算LC中第i个节点的故障输出概率分布fopti与理想输出概率分布iopti，过程如下：
2.1)读取LC中的第i个节点Gi并提取其type，若为电路原始输入端或者首次被遍历的伪输入端，则将pipt中对应的值复制给iopti和fopti，并转至2.12)；若为电路的原始输出端或伪输出端，则转至步骤3)；否则，提取其故障概率pi及输入端个数mi，生成对应Gi的概率转移矩阵PMtype-mi与理想转移矩阵IMtype-mi，并初始化循环变量j＝1；
2.2)提取Gi的第j个输入端的父节点hj；若hj的输出连接扇出，则将该节点的第j个输入的故障输入概率矩阵fiptij赋值为2×2单位矩阵I2，理想输入概率iiptij赋值为iopthj，并将编号hj加入fanouti队尾；否则，将fiptij与iiptij分别赋值为故障输出概率分布fopthj与理想输出概率分布iopthj；
2.3)若j＝＝mi，则转2.4)；否则，执行j＝j+1，并转2.2)；
2.4)分别利用式(1)与式(2)计算Gi的故障输入概率分布fipti与理想输入概率分布iipti：
Figure BDA0002654957450000031
Figure BDA0002654957450000032
2.5)分别利用式(3)与式(4)计算Gi的故障输出概率分布fopti与理想输出概率分布iopti：
fopti＝fipti×PMtype-mi (3)
iopti＝iipti×IMtype-mi (4)
2.6)提取fanouti中的元素个数mm，并构建空矩阵tmp_fopti且初始化行数标记k＝0，创建队列H以记录每次被合并的节点编号；并查找fanouti中的相同值；若有相同元素，则将该元素所对应的节点编号加入H并转至2.7)执行合并操作；否则，转至2.11)；
2.7)对矩阵fopti的行从0～2mm-1的顺序进行编号并按行进行遍历，并提取其中相同元素所对应的二进制位的值；若值相同，则记录其在fopti中的行号j，将该行赋值给tmp_fopti中的第k行，并执行k＝k+1；遍历完成后，执行fopti＝tmp_fopti；
2.8)遍历H，提取其中第t个元素Ht，并对fanout_combine_numHt执行加1操作，其中t＝1,2,…,length(H)，length(H)为队列H的元素个数；
2.9)若H中有元素满足fanout_combine_numHt+1＝fanout_numHt，则转至2.10)；否则转2.11)；
2.10)若fanoutHt非空，则用其替换fanouti中的元素Ht；否则，删除fanouti中的元素Ht；用公式(5)构造fopti的左乘矩阵Mtmp，再用公式(6)更新矩阵fopti，然后转至2.6)；其中，I2为2×2的单位矩阵，foptHt为编号为Ht的节点的输出概率矩阵；
Figure BDA0002654957450000041
fopti＝Mtmp×fopti (6)
2.11)判断是否到达LC的末尾，若是，则转步骤4，否则执行i＝i+1，并转2.1)；
步骤3：在原始输出端计算电路的可靠性，过程如下：
3.1)提取Gi的fipti、iipti和fanouti队列，并执行步骤2.6)-2.10)的扇出合并与消减操作；
3.2)若fanouti队列为空，则转3.3)；否则，取出fanouti队列中处于LC链最末端的元素存入H中，执行2.10)操作，然后转3.1)；
3.3)利用公式(7)计算该节点输出端的可靠性Ri；
Ri＝sum(fopti.×iopti) (7)
3.4)若到达LC的末尾，则转步骤4；否则，执行i＝i+1，并转2.1)；
步骤4：计算整体电路的可靠性R，过程如下：
4.1)利用公式(7)获得电路的整体可靠性；其中，Rt指电路中第t个原始输出端的输出可靠性，no指电路原始输出端的个数；
Figure BDA0002654957450000051
4.2)若为组合电路，则输出R并结束；
4.3)若为时序电路，且多次迭代后的R趋于稳定，则输出R并结束；否则，执行Iter＝Iter+1，并转至步骤2。
本发明的技术构思为：首先，读取并解析网表，标识出电路的原始输入端、原始输出端及基本门信息等，并以电路基本门为节点构建电路的完整性链表LC。接着，提取电路的原始输入端信号，并构建与之相对应的输入概率分布；提取电路的基本门类型，并构建与之相对应的概率转移矩阵与理想转移矩阵。然后，根据节点扇出源的关联特点，基于概率模型并利用节点的消减技术以获得节点的概率输出。最后，在电路的原始输出端，通过相应节点的概率转移矩阵与理想转移矩阵的点乘运算以求取输入向量在相应原始输出端的电路可靠性。
本发明的有益效果主要表现在：以概率模型为主要技术手段，通过追踪节点的扇出源，并利用迭代消减技术，使以较小代价实现了对组合与时序电路可靠性的快速有效评估。
附图说明
图1是一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法的流程图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1，一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法，包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取网表，提取电路的基本门信息，构建电路的完整性链表LC且标识出电路的所有原始输入端和原始输出端；其中，在时序电路中触发器的所有输入被标识为伪输入端；初始化循环变量i＝1，k＝0；完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到；
1.2)基于基本门的类型type、故障概率p与输入端个数m，利用真值表法构建type类型基本门的概率转移矩阵PMtype-m与理想转移矩阵IMtype-m；
1.3)提取电路各原始输入端和伪输入端的输入信号，并构建与之相对应的原始输入概率分布pipt；其中，若原始输入信号为0，则pipt＝[1,0]；否则pipt＝[0,1]；
1.4)为LC中的第i个节点创建空队列fanouti，并记录其输出端的扇出分支数；同时，将数组fanout_combine_num初始化为0；其中，时序电路可视作为无限多个重复叠加的组合电路，且节点i所对应的fanouti还需通过变量Iter以记录当前扇出所在的迭代次数；
步骤2：计算LC中第i个节点的故障输出概率分布fopti与理想输出概率分布iopti，过程如下：
2.1)读取LC中的第i个节点Gi并提取其type，若为电路原始输入端或者首次被遍历的伪输入端，则将pipt中对应的值复制给iopti和fopti，并转至2.12)；若为电路的原始输出端或伪输出端，则转至步骤3)；否则，提取其故障概率pi及输入端个数mi，生成对应Gi的概率转移矩阵PMtype-mi与理想转移矩阵IMtype-mi，并初始化循环变量j＝1；
2.2)提取Gi的第j个输入端的父节点hj；若hj的输出连接扇出，则将该节点的第j个输入的故障输入概率矩阵fiptij赋值为2×2单位矩阵I2，理想输入概率iiptij赋值为iopthj，并将编号hj加入fanouti队尾；否则，将fiptij与iiptij分别赋值为故障输出概率分布fopthj与理想输出概率分布iopthj；
2.3)若j＝＝mi，则转2.4)；否则，执行j＝j+1，并转2.2)；
2.4)分别利用式(1)与式(2)计算Gi的故障输入概率分布fipti与理想输入概率分布iipti：
Figure BDA0002654957450000071
Figure BDA0002654957450000072
2.5)分别利用式(3)与式(4)计算Gi的故障输出概率分布fopti与理想输出概率分布iopti：
fopti＝fipti×PMtype-mi (3)
iopti＝iipti×IMtype-mi (4)
2.6)提取fanouti中的元素个数mm，并构建空矩阵tmp_fopti且初始化行数标记k＝0，创建队列H以记录每次被合并的节点编号；并查找fanouti中的相同值；若有相同元素，则将该元素所对应的节点编号加入H并转至2.7)执行合并操作；否则，转至2.11)；
2.7)对矩阵fopti的行从0～2mm-1的顺序进行编号并按行进行遍历，并提取其中相同元素所对应的二进制位的值；若值相同，则记录其在fopti中的行号j，将该行赋值给tmp_fopti中的第k行，并执行k＝k+1；遍历完成后，执行fopti＝tmp_fopti；
2.8)遍历H，提取其中第t个元素Ht，并对fanout_combine_numHt执行加1操作，其中t＝1,2,…,length(H)，length(H)为队列H的元素个数；
2.9)若H中有元素满足fanout_combine_numHt+1＝fanout_numHt，则转至2.10)；否则转2.11)；
2.10)若fanoutHt非空，则用其替换fanouti中的元素Ht；否则，删除fanouti中的元素Ht；用公式(5)构造fopti的左乘矩阵Mtmp，再用公式(6)更新矩阵fopti，然后转至2.6)；其中，I2为2×2的单位矩阵，foptHt为编号为Ht的节点的输出概率矩阵；
Figure BDA0002654957450000081
fopti＝Mtmp×fopti (6)
2.11)判断是否到达LC的末尾，若是，则转步骤4，否则执行i＝i+1，并转2.1)；
步骤3：在原始输出端计算电路的可靠性，过程如下：
3.1)提取Gi的fipti、iipti和fanouti队列，并执行步骤2.6)-2.10)的扇出合并与消减操作；
3.2)若fanouti队列为空，则转3.3)；否则，取出fanouti队列中处于LC链最末端的元素存入H中，执行2.10)操作，然后转3.1)；
3.3)利用公式(7)计算该节点输出端的可靠性Ri；
Ri＝sum(fopti.×iopti) (7)
3.4)若到达LC的末尾，则转步骤4；否则，执行i＝i+1，并转2.1)；
步骤4：计算整体电路的可靠性R，过程如下：
4.1)利用公式(7)获得电路的整体可靠性；其中，Rt指电路中第t个原始输出端的输出可靠性，no指电路原始输出端的个数；
Figure BDA0002654957450000082
4.2)若为组合电路，则输出R并结束；
4.3)若为时序电路，且多次迭代后的R趋于稳定，则输出R并结束；否则，执行Iter＝Iter+1，并转至步骤2。
本实施例以概率模型为主要技术手段，利用节点扇出源追踪与迭代消减技术，在保证精度的情况下实现了组合与时序电路可靠性的快速计算。由于分析的是面向输入向量的可靠性评估，所以该方法可结合智能算法以应用于量化电路节点的重要性水平等。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (1)

1.一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法，其特征在于，所述方法包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取网表，提取电路的基本门信息，构建电路的完整性链表LC且标识出电路的所有原始输入端和原始输出端；其中，在时序电路中触发器的所有输入被标识为伪输入端；初始化循环变量i＝1，k＝0；完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到；
1.2)基于基本门的类型type、故障概率p与输入端个数m，利用真值表法构建type类型基本门的概率转移矩阵PMtype-m与理想转移矩阵IMtype-m；
1.3)提取电路各原始输入端和伪输入端的输入信号，并构建与之相对应的原始输入概率分布pipt；其中，若原始输入信号为0，则pipt＝[1,0]；否则pipt＝[0,1]；
1.4)为LC中的第i个节点创建空队列fanouti，并记录其输出端的扇出分支数；同时，将数组fanout_combine_num初始化为0；其中，时序电路可视作为无限多个重复叠加的组合电路，且节点i所对应的fanouti还需通过变量Iter以记录当前扇出所在的迭代次数；
步骤2：计算LC中第i个节点的故障输出概率分布fopti与理想输出概率分布iopti，过程如下：
2.1)读取LC中的第i个节点Gi并提取其type，若为电路原始输入端或者首次被遍历的伪输入端，则将pipt中对应的值复制给iopti和fopti，并转至2.12)；若为电路的原始输出端或伪输出端，则转至步骤3)；否则，提取其故障概率pi及输入端个数mi，生成对应Gi的概率转移矩阵PMtype-mi与理想转移矩阵IMtype-mi，并初始化循环变量j＝1；
2.2)提取Gi的第j个输入端的父节点hj；若hj的输出连接扇出，则将该节点的第j个输入的故障输入概率矩阵fiptij赋值为2×2单位矩阵I2，理想输入概率iiptij赋值为iopthj，并将编号hj加入fanouti队尾；否则，将fiptij与iiptij分别赋值为故障输出概率分布fopthj与理想输出概率分布iopthj；
2.3)若j＝＝mi，则转2.4)；否则，执行j＝j+1，并转2.2)；
2.4)分别利用式(1)与式(2)计算Gi的故障输入概率分布fipti与理想输入概率分布iipti：
Figure FDA0002654957440000011
Figure FDA0002654957440000021
2.5)分别利用式(3)与式(4)计算Gi的故障输出概率分布fopti与理想输出概率分布iopti：
fopti＝fipti×PMtype-mi (3)
iopti＝iipti×IMtype-mi (4)
2.6)提取fanouti中的元素个数mm，并构建空矩阵tmp_fopti且初始化行数标记k＝0，创建队列H以记录每次被合并的节点编号；并查找fanouti中的相同值；若有相同元素，则将该元素所对应的节点编号加入H并转至2.7)执行合并操作；否则，转至2.11)；
2.7)对矩阵fopti的行从0～2mm-1的顺序进行编号并按行进行遍历，并提取其中相同元素所对应的二进制位的值；若值相同，则记录其在fopti中的行号j，将该行赋值给tmp_fopti中的第k行，并执行k＝k+1；遍历完成后，执行fopti＝tmp_fopti；
2.8)遍历H，提取其中第t个元素Ht，并对fanout_combine_numHt执行加1操作，其中t＝1,2,…,length(H)，length(H)为队列H的元素个数；
2.9)若H中有元素满足fanout_combine_numHt+1＝fanout_numHt，则转至2.10)；否则转2.11)；
2.10)若fanoutHt非空，则用其替换fanouti中的元素Ht；否则，删除fanouti中的元素Ht；用公式(5)构造fopti的左乘矩阵Mtmp，再用公式(6)更新矩阵fopti，然后转至2.6)；其中，I2为2×2的单位矩阵，foptHt为编号为Ht的节点的输出概率矩阵；
Figure FDA0002654957440000022
fopti＝Mtmp×fopti (6)
2.11)判断是否到达LC的末尾，若是，则转步骤4，否则执行i＝i+1，并转2.1)；
步骤3：在原始输出端计算电路的可靠性，过程如下：
3.1)提取Gi的fipti、iipti和fanouti队列，并执行步骤2.6)-2.10)的扇出合并与消减操作；
3.2)若fanouti队列为空，则转3.3)；否则，取出fanouti队列中处于LC链最末端的元素存入H中，执行2.10)操作，然后转3.1)；
3.3)利用公式(7)计算该节点输出端的可靠性Ri；
Ri＝sum(fopti.×iopti) (7)
3.4)若到达LC的末尾，则转步骤4；否则，执行i＝i+1，并转2.1)；步骤4：计算整体电路的可靠性R，过程如下：
4.1)利用公式(7)获得电路的整体可靠性；其中，Rt指电路中第t个原始输出端的输出可靠性，no指电路原始输出端的个数；
Figure FDA0002654957440000031
4.2)若为组合电路，则输出R并结束；
4.3)若为时序电路，且多次迭代后的R趋于稳定，则输出R并结束；否则，执行Iter＝Iter+1，并转至步骤2。
CN202010883895.3A 2020-08-28 2020-08-28 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 Active CN112131808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010883895.3A CN112131808B (zh) 2020-08-28 2020-08-28 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010883895.3A CN112131808B (zh) 2020-08-28 2020-08-28 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法

Publications (2)

Publication Number Publication Date
CN112131808A true CN112131808A (zh) 2020-12-25
CN112131808B CN112131808B (zh) 2023-11-14

Family

ID=73847636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010883895.3A Active CN112131808B (zh) 2020-08-28 2020-08-28 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法

Country Status (1)

Country Link
CN (1) CN112131808B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764413A (zh) * 2009-11-25 2010-06-30 中国电力科学研究院 一种大规模风电集中接入电网的系统仿真方法
CN102621477A (zh) * 2012-03-19 2012-08-01 北京大学 基于归一化延迟概率分布的小延迟缺陷测试方法
CN107871035A (zh) * 2017-09-27 2018-04-03 浙江工业大学 一种快速有效的电路输入向量敏感性计算方法
CN110610036A (zh) * 2019-08-30 2019-12-24 浙江工业大学 一种面向输入向量的rtl级电路可靠性计算方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764413A (zh) * 2009-11-25 2010-06-30 中国电力科学研究院 一种大规模风电集中接入电网的系统仿真方法
CN102621477A (zh) * 2012-03-19 2012-08-01 北京大学 基于归一化延迟概率分布的小延迟缺陷测试方法
CN107871035A (zh) * 2017-09-27 2018-04-03 浙江工业大学 一种快速有效的电路输入向量敏感性计算方法
CN110610036A (zh) * 2019-08-30 2019-12-24 浙江工业大学 一种面向输入向量的rtl级电路可靠性计算方法

Also Published As

Publication number Publication date
CN112131808B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
Krishnaswamy et al. Probabilistic transfer matrices in symbolic reliability analysis of logic circuits
Schorn et al. Automated design of error-resilient and hardware-efficient deep neural networks
CN107871035B (zh) 一种快速有效的电路输入向量敏感性计算方法
Li et al. A BMAP/G/1 retrial queue with a server subject to breakdowns and repairs
CN106570293B (zh) 一种基于eptm模型的电路信号可靠性的概率计算方法
Xiao et al. A fast and effective sensitivity calculation method for circuit input vectors
Savari et al. NN-SSTA: A deep neural network approach for statistical static timing analysis
Xiao et al. Circuit reliability estimation based on an iterative PTM model with hybrid coding
Mazahir et al. Probabilistic error analysis of approximate adders and multipliers
Chen et al. A fast model for analysis and improvement of gate-level circuit reliability
Temenos et al. Nonscaling adders and subtracters for stochastic computing using Markov chains
US7168014B2 (en) Propagating an error through a network
CN110610036A (zh) 一种面向输入向量的rtl级电路可靠性计算方法
Rakesh et al. GRASPE: Accurate Post-Synthesis Power Estimation from RTL using Graph Representation Learning
Rezaalipour et al. AxMAP: Making approximate adders aware of input patterns
CN112131808A (zh) 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法
EP4141751A1 (en) Error mitigation for sampling on quantum devices
Wang et al. Failure probability analysis and critical node determination for approximate circuits
Xiao et al. Accelerating stochastic‐based reliability estimation for combinational circuits at RTL using GPU parallel computing
Pontes et al. The suitability of the spr-mp method to evaluate the reliability of logic circuits
Jiang et al. Probability gate model based methods for approximate arithmetic circuits reliability estimation
Rakesh et al. Glaape: Graph learning assisted average power estimation for gate-level combinational designs
Liang et al. On the reliable performance of sequential adders for soft computing
CN115293082B (zh) 时序预测模型的训练、预测方法、装置、设备及存储介质
Deligiannis et al. Evaluating the Reliability of Integer Multipliers With Respect to Permanent Faults

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231019

Address after: No. B3-29, Fenghuo Hardware Building Materials and Plumbing Market, Baishazhou Avenue, Hongshan District, Wuhan City, Hubei Province, 430000

Applicant after: Wuhan Pengzhou Technology Co.,Ltd.

Address before: The city Zhaohui six districts Chao Wang Road Hangzhou City, Zhejiang province 310014 18

Applicant before: JIANG University OF TECHNOLOGY

Effective date of registration: 20231019

Address after: 224000 East Side of Chengqiao Road, Xiangshui County, Yancheng City, Jiangsu Province

Applicant after: XIANGSHUI POWER SUPPLY BRANCH COMPANY, STATE GRID JIANGSU ELECTRIC POWER Co.

Applicant after: Xiangshui Xingyuan Electric Branch of Yancheng Electric Power Design Institute Co.,Ltd.

Applicant after: YANCHENG POWER SUPPLY BRANCH, STATE GRID JIANGSU ELECTRIC POWER Co.,Ltd.

Address before: No. B3-29, Fenghuo Hardware Building Materials and Plumbing Market, Baishazhou Avenue, Hongshan District, Wuhan City, Hubei Province, 430000

Applicant before: Wuhan Pengzhou Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant