CN110175352B - 一种基于评分机制的敏感性电路单元度量方法 - Google Patents
一种基于评分机制的敏感性电路单元度量方法 Download PDFInfo
- Publication number
- CN110175352B CN110175352B CN201910302763.4A CN201910302763A CN110175352B CN 110175352 B CN110175352 B CN 110175352B CN 201910302763 A CN201910302763 A CN 201910302763A CN 110175352 B CN110175352 B CN 110175352B
- Authority
- CN
- China
- Prior art keywords
- num
- srg
- circuit unit
- circuit
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于评分机制的敏感性电路单元度量方法,首先,构造满足均匀非伯努利序列分布特点的输入向量样本集;接着,利用生成的满足均匀非伯努利序列的二进制序列,对敏感性电路单元实施抽样;然后,利用SCA方法计算给定输入向量与敏感性电路单元组合样本所对应的敏感性;最后,将所得结果按所设计规则进行排序并输出敏感性单元的排序。本发明的结果有利于电路结构设计人员更方便、明确地对敏感单元进行加固,以便以更低成本地提升电路整体可靠性。
Description
技术领域
本发明有助于以较小代价改善集成电路的可靠性水平,具体来说是基于评分机制快速且有效地实现对电路单元敏感性的度量,方便设计人员有选择性地加固相关电路单元,从而实现以较小成本改善电路整体的可靠性水平。
背景技术
电路集成技术在近几年持续更新并广泛应用,尤其是晶体管的尺寸的持续降低,虽然一定程度上使得电路整体功率降低,但也带来了由于缩小晶体管体积和降低电源电压导致电路可靠性降低的问题。因此,往往采取面向电路基本门进行加固策略以提升电路整体可靠性,这就需要首先度量电路单元的敏感性水平,并根据计算结果对其实施定点加固。
目前关于检测重要关键组件的算法主要有三大方面:基于图论的分析方法、基于模拟的分析方法和基于进化策略的分析方法。然而,它们通常只返回关键节点的集合,并没有给出敏感性电路单元的重要性等级,这不利于低成本进行节点加固以提升电路整体可靠性,并且上述方法通常存在收敛速度慢等问题。
发明内容
为了克服现有度量电路单元的敏感性水平方法的收敛速度较慢的不足,本发明基于评分机制度量电路单元的敏感性,并给出各单元的重要性排序,这非常有助于设计人员采取有选择性的可靠性加固策略,本发明提供一种有效的电路敏感单元度量方法,该方法利用均匀非伯努利序列的分布特点,构建了面向均匀非伯努利序列的输入向量及敏感性单元抽样方法,再结合大数定律,通过评分机制度量了电路各单元的敏感性,并将其按照敏感性程度进行了排序。
本发明解决其技术问题所采用的技术方案是:
一种基于评分机制的敏感性电路单元度量方法,所述方法包括以下步骤:
步骤1:产生满足均匀非伯努利序列分布的输入向量,过程如下:
1.1)产生初始随机矩阵,首先设置序列长度为n;接着解析网表,并提取电路原始输入端的个数PI;然后随机产生规模为PI×n的二进制输入向量矩阵input_vector;
1.2)对input_vector进行修正使其满足均匀非伯努利序列分布;
步骤2:敏感性电路单元抽样,过程如下:
2.1)提取网表中电路单元的个数Ng;
2.2)初始化序列长度D=m×Ng,m是所需样本规模;
2.3)利用步骤1方法产生一个规模为1×D的均匀非伯努利序列critical_gate;
步骤3:电路单元敏感性计算,过程如下:
3.1)初始化总的迭代次数H,电路单元的故障概率pg及其增量△pg;
3.2)从步骤1产生的矩阵input_vector中抽取第j列元素input_vector(:,j)创建输入向量的第j个样本sivj,j=1,2,…,n,由产生的所有n个样本组建电路的输入向量样本集siv;
3.3)从步骤2产生的序列critical_gate中按顺序抽取从(t-1)×Ng+1开始连续Ng个元素critical_gate(1,(t-1)×Ng+1:t×Ng)创建敏感性单元的第t个样本srgt,t=1,2,…,m,由产生的所有m个样本组建敏感性电路单元样本集srg;
3.4)初始化循环变量h=0,第q个电路单元的敏感性CGRq=0,第q个电路单元所对应的编码和Nrgq=0以及样本的编码和Nrs=0,初始化各电路单元的故障概率为pg;
3.5)从siv中提取第h个样本sivh,产生随机数r,并从srg中提取第r个样本srgr,执行Nrgq=Nrgq+srgrq与Nrs=sum(srgr),其中srgrq指srgr中的第q个元素;
3.6)根据srgr,按网表中各电路单元的次序对各单元进行编码:若srgrq=1,则执行第q个电路单元的故障概率pg=pg+△pg;
3.7)通过SCA算法计算sivh与srgr的组合样本的灵敏度senh;
3.8)若srgrq=1,则执行CGRq=CGRq+senh/Nrs;
3.9)若h<H,则执行h=h+1,并转至3.10);否则,转至3.11);3.10)若srgrq=1,则执行第q个电路单元的故障概率pg=pg-△pg,转至3.5);
3.11)执行CGRq=CGRq/Nrgq,并转至步骤4;
步骤4:敏感性电路单元度量,过程如下:
4.1)初始化总的独立重复测试次数W与循环变量w=0,初始化第w次测试的第q个电路单元的敏感性CGRqw=0;
4.2)对从步骤3中获取的CGRq按从大到小次序排序;
4.3)从4.2)中提取第q个电路单元的序号s,并按下式计算该电路单元在第w次测试的敏感性CGRqw:
CGRqw=CGRqw+(Ng–s+1)/Ng
4.4)若w<W,执行w=w+1,并转至步骤3;否则,转至4.5);
4.5)按4.3所得结果对各电路单元按降序排列并输出;
其中,q=1,2,…,Ng,r∈{1,2,…,m}。
进一步,所述1.2)中,修正过程如下:
1.2.1)初始化循环变量i=0;
1.2.2)读取第i个原始输入端所对应的二进制序列input_vector(i,:);
1.2.3)统计input_vector(i,:)中1的个数num_1与0的个数num_0;
1.2.4)若num_1=num_0,则转至1.2.9);否则,产生随机数k,并转至1.2.5);
1.2.5)若num_1>num_0,则执行1.2.6);否则执行1.2.7);
1.2.6)选取input_vector(i,:)中的第k个元素,若该元素为1,则将其置为0并执行num_1=num_1–1与num_0=num_0+1,转至1.2.4);
1.2.7)若num_1<num_0,则执行1.2.8);否则执行1.2.4);
1.2.8)选取input_vector(i,:)中的第k个元素,若该元素为0,则将其置为1并执行num_0=num_0–1与num_1=num_1+1,转至1.2.4);
1.2.9)若i<PI,则执行i=i+1并转至1.2.2);否则,转至步聚2,其中1≤k≤n,1≤i≤PI。
本发明的技术构思为:首先,构造满足均匀非伯努利序列分布特点的输入向量样本集;接着,利用生成的满足均匀非伯努利序列的二进制序列,对敏感性电路单元实施抽样;然后,利用SCA方法计算给定输入向量与敏感性电路单元组合样本所对应的敏感性;最后,将所得结果按所设计规则进行排序并输出敏感性单元的排序。该结果有利于电路结构设计人员更方便、明确地对敏感单元进行加固,以便以更低成本地提升电路整体可靠性。
利用均匀非伯努利序列,使产生的输入向量更具代表性,这有效避免了由于输入向量的不均匀、伪随机对计算结果的精度带来的影响。此外,借助均匀非伯努利序列,实施敏感性电路单元的抽样更容易获得精度更高的度量结果。另外,基于大数定律量化各电路单元的敏感性有利于获得具有较高稳定性的结果。
本发明的有益效果主要表现在:以构造均匀非伯努利序列为主要技术手段,通过对输入向量与敏感性电路单元的有选择性抽样,使有效避免了不平衡分布样本对度量结果的精度影响。又通过大数定律量化了各电路单元的敏感性水平,有利于快速实现方法的收敛。
附图说明
图1是一种基于评分机制的敏感性电路单元度量方法的流程图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1,一种基于评分机制的敏感性电路单元度量方法,包括以下步骤:
步骤1:产生满足均匀非伯努利序列分布的输入向量,过程如下:
1.1)产生初始随机矩阵,首先设置序列长度为n;接着解析网表,并提取电路原始输入端的个数PI;然后随机产生规模为PI×n的二进制输入向量矩阵input_vector;
1.2)对input_vector进行修正使其满足均匀非伯努利序列分布;
1.2.1)初始化循环变量i=0;
1.2.2)读取第i个原始输入端所对应的二进制序列input_vector(i,:);
1.2.3)统计input_vector(i,:)中1的个数num_1与0的个数num_0;
1.2.4)若num_1=num_0,则转至1.2.9);否则,产生随机数k,并转至1.2.5);
1.2.5)若num_1>num_0,则执行1.2.6);否则执行1.2.7);
1.2.6)选取input_vector(i,:)中的第k个元素,若该元素为1,则将其置为0并执行num_1=num_1–1与num_0=num_0+1,转至1.2.4);
1.2.7)若num_1<num_0,则执行1.2.8);否则执行1.2.4);
1.2.8)选取input_vector(i,:)中的第k个元素,若该元素为0,则将其置为1并执行num_0=num_0–1与num_1=num_1+1,转至1.2.4);
1.2.9)若i<PI,则执行i=i+1并转至1.2.2);否则,转至步聚2,其中1≤k≤n,1≤i≤PI;
步骤2:敏感性电路单元抽样,过程如下:
2.1)提取网表中电路单元的个数Ng;
2.2)初始化序列长度D=m×Ng,m是所需样本规模;
2.3)利用步骤1方法产生一个规模为1×D的均匀非伯努利序列critical_gate;
步骤3:电路单元敏感性计算,过程如下:
3.1)初始化总的迭代次数H,电路单元的故障概率pg及其增量△pg;
3.2)从步骤1产生的矩阵input_vector中抽取第j列元素input_vector(:,j)创建输入向量的第j个样本sivj,j=1,2,…,n,由产生的所有n个样本组建电路的输入向量样本集siv;
3.3)从步骤2产生的序列critical_gate中按顺序抽取从(t-1)×Ng+1开始连续Ng个元素critical_gate(1,(t-1)×Ng+1:t×Ng)创建敏感性单元的第t个样本srgt,t=1,2,…,m,由产生的所有m个样本组建敏感性电路单元样本集srg;
3.4)初始化循环变量h=0,第q个电路单元的敏感性CGRq=0,第q个电路单元所对应的编码和Nrgq=0以及样本的编码和Nrs=0,初始化各电路单元的故障概率为pg;
3.5)从siv中提取第h个样本sivh,产生随机数r,并从srg中提取第r个样本srgr,执行Nrgq=Nrgq+srgrq与Nrs=sum(srgr),其中srgrq指srgr中的第q个元素;
3.6)根据srgr,按网表中各电路单元的次序对各单元进行编码:若srgrq=1,则执行第q个电路单元的故障概率pg=pg+△pg;
3.7)通过SCA算法计算sivh与srgr的组合样本的灵敏度senh;
3.8)若srgrq=1,则执行CGRq=CGRq+senh/Nrs;
3.9)若h<H,则执行h=h+1,并转至3.10);否则,转至3.11);
3.10)若srgrq=1,则执行第q个电路单元的故障概率pg=pg-△pg,转至3.5);
3.11)执行CGRq=CGRq/Nrgq,并转至步骤4;
步骤4:敏感性电路单元度量,过程如下:
4.1)初始化总的独立重复测试次数W与循环变量w=0,初始化第w次测试的第q个电路单元的敏感性CGRqw=0;
4.2)对从步骤3中获取的CGRq按从大到小次序排序;
4.3)从4.2)中提取第q个电路单元的序号s,并按下式计算该电路单元在第w次测试的敏感性CGRqw:
CGRqw=CGRqw+(Ng–s+1)/Ng
4.4)若w<W,执行w=w+1,并转至步骤3;否则,转至4.5);
4.5)按4.3所得结果对各电路单元按降序排列并输出;
其中,q=1,2,…,Ng,r∈{1,2,…,m}。
本实施例通过抽取满足均匀非伯努利序列分布特点的输入向量与敏感性电路单元,使生成的样本集更具代表性与公平性。再借助大数定律,度量了各电路单元的敏感性水平,使结果具备了稳定与鲁棒的特点。相比传统算法,在保证有效精度的前提下,它具有更高的计算效率,且可应用于大规模集成电路的敏感性电路单元度量。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。
Claims (2)
1.一种基于评分机制的敏感性电路单元度量方法,其特征在于,所述方法包括以下步骤:
步骤1:产生满足均匀非伯努利序列分布的输入向量,过程如下:
1.1)产生初始随机矩阵,首先设置序列长度为n;接着解析网表,并提取电路原始输入端的个数PI;然后随机产生规模为PI×n的二进制输入向量矩阵input_vector;
1.2)对input_vector进行修正使其满足均匀非伯努利序列分布;
步骤2:敏感性电路单元抽样,过程如下:
2.1)提取网表中电路单元的个数Ng;
2.2)初始化序列长度D=m×Ng,m是所需样本规模;
2.3)利用步骤1方法产生一个规模为1×D的均匀非伯努利序列critical_gate;
步骤3:电路单元敏感性计算,过程如下:
3.1)初始化总的迭代次数H,电路单元的故障概率pg及其增量△pg;
3.2)从步骤1产生的矩阵input_vector中抽取第j列元素input_vector(:,j)创建输入向量的第j个样本sivj,j=1,2,…,n,由产生的所有n个样本组建电路的输入向量样本集siv;
3.3)从步骤2产生的序列critical_gate中按顺序抽取从(t-1)×Ng+1开始连续Ng个元素critical_gate(1,(t-1)×Ng+1:t×Ng)创建敏感性单元的第t个样本srgt,t=1,2,…,m,由产生的所有m个样本组建敏感性电路单元样本集srg;
3.4)初始化循环变量h=0,第q个电路单元的敏感性CGRq=0,第q个电路单元所对应的编码和Nrgq=0以及样本的编码和Nrs=0,初始化各电路单元的故障概率为pg;
3.5)从siv中提取第h个样本sivh,产生随机数r,并从srg中提取第r个样本srgr,执行Nrgq=Nrgq+srgrq与Nrs=sum(srgr),其中srgrq指srgr中的第q个元素;
3.6)根据srgr,按网表中各电路单元的次序对各单元进行编码:若srgrq=1,则执行第q个电路单元的故障概率pg=pg+△pg;
3.7)通过SCA算法计算sivh与srgr的组合样本的灵敏度senh;
3.8)若srgrq=1,则执行CGRq=CGRq+senh/Nrs;
3.9)若h<H,则执行h=h+1,并转至3.10);否则,转至3.11);
3.10)若srgrq=1,则执行第q个电路单元的故障概率pg=pg-△pg,转至3.5);
3.11)执行CGRq=CGRq/Nrgq,并转至步骤4;
步骤4:敏感性电路单元度量,过程如下:
4.1)初始化总的独立重复测试次数W与循环变量w=0,初始化第w次测试的第q个电路单元的敏感性CGRqw=0;
4.2)对从步骤3中获取的CGRq按从大到小次序排序;
4.3)从4.2)中提取第q个电路单元的序号s,并按下式计算该电路单元在第w次测试的敏感性CGRqw:
CGRqw=CGRqw+(Ng–s+1)/Ng
4.4)若w<W,执行w=w+1,并转至步骤3;否则,转至4.5);
4.5)按4.3所得结果对各电路单元按降序排列并输出;
其中,q=1,2,…,Ng,r∈{1,2,…,m}。
2.如权利要求1所述的一种基于评分机制的敏感性电路单元度量方法,其特征在于,所述1.2)中,修正过程如下:
1.2.1)初始化循环变量i=0;
1.2.2)读取第i个原始输入端所对应的二进制序列input_vector(i,:);
1.2.3)统计input_vector(i,:)中1的个数num_1与0的个数num_0;
1.2.4)若num_1=num_0,则转至1.2.9);否则,产生随机数k,并转至1.2.5);
1.2.5)若num_1>num_0,则执行1.2.6);否则执行1.2.7);
1.2.6)选取input_vector(i,:)中的第k个元素,若该元素为1,则将其置为0并执行num_1=num_1–1与num_0=num_0+1,转至1.2.4);
1.2.7)若num_1<num_0,则执行1.2.8);否则执行1.2.4);
1.2.8)选取input_vector(i,:)中的第k个元素,若该元素为0,则将其置为1并执行num_0=num_0–1与num_1=num_1+1,转至1.2.4);
1.2.9)若i<PI,则执行i=i+1并转至1.2.2);否则,转至步聚2,其中1≤k≤n,1≤i≤PI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302763.4A CN110175352B (zh) | 2019-04-16 | 2019-04-16 | 一种基于评分机制的敏感性电路单元度量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302763.4A CN110175352B (zh) | 2019-04-16 | 2019-04-16 | 一种基于评分机制的敏感性电路单元度量方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110175352A CN110175352A (zh) | 2019-08-27 |
CN110175352B true CN110175352B (zh) | 2023-01-31 |
Family
ID=67689476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910302763.4A Active CN110175352B (zh) | 2019-04-16 | 2019-04-16 | 一种基于评分机制的敏感性电路单元度量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110175352B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107871035A (zh) * | 2017-09-27 | 2018-04-03 | 浙江工业大学 | 一种快速有效的电路输入向量敏感性计算方法 |
CN109033490A (zh) * | 2018-05-25 | 2018-12-18 | 浙江工业大学 | 一种基于启发式进化策略的敏感性电路单元定位方法 |
CN109522628A (zh) * | 2018-11-02 | 2019-03-26 | 浙江工业大学 | 一种面向多输入向量的关键性电路单元定位方法 |
-
2019
- 2019-04-16 CN CN201910302763.4A patent/CN110175352B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107871035A (zh) * | 2017-09-27 | 2018-04-03 | 浙江工业大学 | 一种快速有效的电路输入向量敏感性计算方法 |
CN109033490A (zh) * | 2018-05-25 | 2018-12-18 | 浙江工业大学 | 一种基于启发式进化策略的敏感性电路单元定位方法 |
CN109522628A (zh) * | 2018-11-02 | 2019-03-26 | 浙江工业大学 | 一种面向多输入向量的关键性电路单元定位方法 |
Non-Patent Citations (2)
Title |
---|
A weighted averaging method for signal probability of logic circuit combined with reconvergent fan-out structures;Xiao Jie等;《Journal of Southeast University ( English Edition)》;20180630;第34卷(第2期);全文 * |
一种考虑屏蔽效应的电路输入向量敏感性计算方法;肖杰等;《计算机学报》;20170401(第10期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110175352A (zh) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106570293B (zh) | 一种基于eptm模型的电路信号可靠性的概率计算方法 | |
Liang | Dynamically weighted importance sampling in Monte Carlo computation | |
US12093634B2 (en) | Path delay prediction method for integrated circuit based on feature selection and deep learning | |
CN109522628B (zh) | 一种面向多输入向量的关键性电路单元定位方法 | |
CN110178123A (zh) | 性能指标评估方法及装置 | |
Awais et al. | An MCTS-based framework for synthesis of approximate circuits | |
CN114519429B (zh) | 获取目标体系的可观测量的方法、装置及介质 | |
CN110175352B (zh) | 一种基于评分机制的敏感性电路单元度量方法 | |
Peng et al. | A novel hybrid method for SDD pattern grading and selection | |
CN105372579B (zh) | 一种快速有效的电路单元重要性测度方法 | |
CN110287538B (zh) | 一种面向门级电路的精确快速敏感性单元定位方法 | |
CN110175357B (zh) | 一种基于基准化分析的门级敏感性电路单元定位方法 | |
CN116467677A (zh) | 随机数的熵源质量度量方法、装置、电子设备及存储介质 | |
CN109145411B (zh) | 一种基于内嵌并行结构遗传算法的关键电路单元定位方法 | |
CN114580299B (zh) | 一种混凝土抗压能力预测方法、装置、设备及存储介质 | |
Meher et al. | A computational approach for prediction of donor splice sites with improved accuracy | |
US20040236559A1 (en) | Statistical approach for power estimation | |
US7580904B2 (en) | Parameter adjuster | |
TWI762853B (zh) | 利用自動化機制挑選影響力指標的方法及電子裝置 | |
CN110135005B (zh) | 一种基于剪枝策略的关键性电路单元定位方法 | |
Héron et al. | Workload-dependent BTI analysis in a processor core at high level | |
Guerreiro et al. | Fault list compression for efficient analogue and mixed-signal production test preparation | |
Solow et al. | How surprising is a new record? | |
Fei et al. | Time-varying parameter auto-regressive models for autocovariance nonstationary time series | |
US20240211787A1 (en) | Electronic device and method for performing monte carlo analysis based on quantum circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |