CN106570293B - 一种基于eptm模型的电路信号可靠性的概率计算方法 - Google Patents

一种基于eptm模型的电路信号可靠性的概率计算方法 Download PDF

Info

Publication number
CN106570293B
CN106570293B CN201611001148.2A CN201611001148A CN106570293B CN 106570293 B CN106570293 B CN 106570293B CN 201611001148 A CN201611001148 A CN 201611001148A CN 106570293 B CN106570293 B CN 106570293B
Authority
CN
China
Prior art keywords
circuit
signal
ptm
probability
msg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611001148.2A
Other languages
English (en)
Other versions
CN106570293A (zh
Inventor
肖杰
李伟
杨旭华
曹迪
胡海根
吴一哲
吕琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Technology ZJUT
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Priority to CN201611001148.2A priority Critical patent/CN106570293B/zh
Publication of CN106570293A publication Critical patent/CN106570293A/zh
Application granted granted Critical
Publication of CN106570293B publication Critical patent/CN106570293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

一种基于EPTM模型的电路信号可靠性的概率计算方法，所述计算方法包括以下步骤：步骤1：网表解析及相关量的初始化；步骤2：提取电路基本构件gj，并计算其输入信号的PTM；步骤3：提取gj的PGj，并计算其输出信号概率pgj；步骤4：计算电路的输出信号可靠性pc。本发明基于EPTM模型，提供了一种精确的，以电路基本构件为单位的信号概率计算方法。它可用于精确且快速地实现对电路信号可靠性的概率评估，有益于在电路设计的早期阶段实现对电路拓扑结构的高可靠设计。

Description

一种基于EPTM模型的电路信号可靠性的概率计算方法
技术领域
本发明涉及可靠性评估与容错性计算的技术领域，特别是基于解析模型的电路信号可靠性的概率计算方法。
背景技术
当前，随着新材料、新工艺和新器件结构的引入，集成电路产业得到了快速的发展，与之相关的数字化产品也得到了广泛的应用，且与我们的日常生活密切相关，如触摸芯片、基带芯片与电源管理芯片等。然而，随着半导体器件特征尺寸的缩小，电源电压、工作频率及电路密度也随之发生了相应的变化。它们对电压扰动、电磁干扰以及辐射等各种噪声干扰变得更加敏感，使得电路的可靠性容限急剧下降，并导致通常的最坏情况设计方法也因器件级电参数随时间的不确定性而变得不再可靠。因此，有必要在电路设计的早期阶段便可准确评估电路的可靠性水平，以便及时作出决策以改善电路的容错能力。
电路可靠性评估的通常思路是统计在不同输入激励下电路原始输出信号正确的概率。采取方法的主要有基于Monte Carlo的故障注入方法与解析模型方法，前一类方法可适用于不同抽象层次电路的信号概率计算，且有较高的评估精度，但通常其有较大的时间开销，不适合用于规模较大电路的信号概率计算。后一类方法通常是在电路的某个抽象层次上建立数学模型以计算受多种因素影响下的电路信号概率，其精度与时空开销主要受模型本身质量的影响。
近年来，工业界与学术界对电路信号概率计算的解析模型展开了大量的研究，其中较为典型的有如：概率转移矩阵(Probabilistic Transfer Matrix,PTM)模型、概率门模型(Probabilistic Gate Model)与贝叶斯(Bayesian,BN)方法等。它们基于的理论基础均为条件概率，PTM模型是利用张量积与矩阵乘运算以量化电路基本构件间的串并联关系，其已被公认为是一种精确的计算方法，在业界也得到了最为广泛的关注，如Jie Xiao等基于混合编码策略提出了扩展的PTM(Extended Probabilistic Transfer Matrix,EPTM)模型，Choudhury利用信号状态矩阵构建了信号概率可靠性分析(Signal ProbabilityReliability Analysis,SPRA)方法，它们均有效降低了原始PTM模型计算的过大时空开销，但在扇出处理上存在一定程度的精度损失。PGM借鉴Monte Carlo模型原理，利用0/1策略对扇出进行了处理，但忽略了故障信号对可靠性的积极影响，因此其在精度与时间开销上均还有进一步的提升空间。BN方法与原始PTM方法类似，因此它们存在相似的问题。
发明内容
为了克服现有技术未能合理兼顾评估精度与计算时空复杂度的问题，本发明基于EPTM模型，提供了一种精确的，以电路基本构件为单位的信号概率计算方法。它可用于精确且快速地实现对电路信号可靠性的概率评估，有益于在电路设计的早期阶段实现对电路拓扑结构的高可靠设计。
本发明解决其技术问题所采用的技术方案是：
一种基于EPTM模型的电路信号可靠性的概率计算方法，所述计算方法包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取电路网表；
1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层，并提取电路的层数lc、原始输入端数n、原始输出端数m与电路的基本构件类型及其构件个数N；
1.3)利用混合编码策略构建第i个原始输入信号的PTM，用PSi表示；
1.4)基于PTM原理构建各类型电路基本构件的PTM，用PG表示；
步骤2：提取电路基本构件gj，并计算其输入信号的PTM，用MSgj表示，j＝1,2,…,N，过程如下：
2.1)提取gj的输入端数H、输入端h的输入信号的PTM及其信号源编码bgih；输入端h的输入信号的PTM用MSgjh表示；
2.2)将gj中H个输入端的bgih作按位异或运算。若各位结果均为0，则利用张量积计算gj的MSgj：
否则，将gj中H个输入端的bgih作按位或运算，并基于状态扩展法根据结果中二进制位为1所对应的信号源对MSgjh中各元素展开重构使gj的各输入端有相同的信号源，然后再执行上式运算以求取gj的MSgj，其中，h1≠h2且h＝1,2,…,H；
步骤3：提取gj的PGj，并计算其输出信号概率pgj，过程如下：
3.1)提取gj的故障发生概率pj并初始化其PTM，用PGj表示；
3.2)通过矩阵乘计算gj的输出信号的PTM，用M0gj表示：
M0gj＝MSgj×PGj；
3.3)参照PGj，基于信号的四状态法则重构M0gj，并将结果记为M1gj：
3.4)提取gj的pgj：
pgj＝c0+c1；
3.5)将M1gj置为与其互连的下一级电路基本构件的输入信号的PTM，且j＝j+1；
其中，c0、e1、e0与c1分别指信号为正确0、错误1、错误0与正确1的组合概率；符号∪指按位或运算；
步骤4：计算电路的输出信号可靠性pc，过程如下：
提取电路各原始输出端的输出信号概率pgok，并按下式计算pc：
本发明的技术构思为：首先读取并解析网表，使电路有显式的串并联结构。接着提取电路的原始输入、原始输出及电路基本构件信息等，并基于混合编码策略及PTM原理分别对原始输入信号及电路基本构件实施编码。然后基于EPTM原理，以电路基本构件为单位，通过张量积与矩阵乘运算以求取电路基本构件输出信号的PTM，再基于四状态法则对结果进行重构。最后在电路的原始输出端结合原始输入信号的概率分布信息以计算电路的输出信号可靠性概率。
以EPTM模型为主要技术手段，借助状态扩展法与信号四状态法则等实现了电路基本构件输出信号概率的迭代计算，一方面在不损失精度的情况下有效降低了计算的时空复杂性；另一方面还保持了方法易于操作的特点。针对电路基本构件各输入端输入信号的PTM，其元素间通过点乘运算以测度各输入组合对结果的贡献，使有效避免了计算时空开销的快速膨胀。
本发明的有益效果主要表现在：以扩展的概率转移矩阵模型为主要技术手段，通过信号源编码与传播及迭代策略的应用，提出了一种基于模块化思路的高精度快速电路信号可靠性的概率计算方法。它不仅适用于单核计算，同时也具备并行计算能力。在电路设计的早期阶段，利用本发明电路设计人员易于动态掌握所计算电路的可靠性水平，以便及时决策。它有望在故障定位、敏感性检测与容错性设计等方面发挥重要作用。
附图说明
图1是一种基于EPTM模型的电路信号概率计算方法的流程图。
图2是以NAND-2为例基于状态扩展法重构其各输入端输入信号PTM的示意图。
图3是以NAND-2为例基于信号的四状态法则重构其输出信号PTM的示意图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1～图3，一种基于EPTM模型的电路信号概率计算方法，包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取电路网表；
1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层，并提取电路的层数lc、原始输入端数n、原始输出端数m与电路的基本构件类型及其构件个数N；
1.3)利用混合编码策略构建第i个原始输入信号的PTM，用PSi表示，
1.4)基于PTM原理构建各类型电路基本构件的PTM，用PG表示；
步骤2：提取电路基本构件gj，并计算其输入信号的PTM，用MSgj表示，j＝1,2,…,N，过程如下：
2.1)提取gj的输入端数H、输入端h的输入信号的PTM及其信号源编码bgih；输入端h的输入信号的PTM用MSgjh表示；
2.2)将gj中H个输入端的bgih作按位异或运算，若各位结果均为0，则利用张量积计算gj的MSgj：
否则，将gj中H个输入端的bgih作按位或运算，并基于状态扩展法根据结果中二进制位为1所对应的信号源对MSgjh中各元素展开重构使gj的各输入端有相同的信号源(见图2)，然后再执行上式运算以求取gj的MSgj。其中，h1≠h2且h＝1,2,….,H；
步骤3：提取gj的PGj，并计算其输出信号概率pgj，过程如下：
3.1)提取gj的故障发生概率pj并初始化其PTM，用PGj表示；
3.2)通过矩阵乘计算gj的输出信号的PTM，用M0gj表示：
M0gj＝MSgj×PGj；
3.3)参照PGj，基于信号的四状态法则重构M0gj(见图3)，并将结果记为M1gj：
3.4)提取gj的pgj：
pgj＝c0+c1；
3.5)将M1gj置为与其互连的下一级电路基本构件的输入信号的PTM，且j＝j+1；
其中，c0、e1、e0与c1分别指信号为正确0、错误1、错误0与正确1的组合概率；符号∪指按位或运算；
步骤4：计算电路的输出信号可靠性pc，过程如下：
提取电路各原始输出端的输出信号概率pgok，并按下式计算pc：
本实施例以EPTM模型为主要技术手段，借助状态扩展法与信号四状态法则等实现了电路基本构件输出信号概率的迭代计算，一方面在不损失精度的情况下有效降低了计算的时空复杂性；另一方面还保持了计算方法易于操作的特点。此外，它还通过信号源混合编码与传播策略使本发明具备了模块化计算的能力，有利于并行计算的实施。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (1)

1.一种基于EPTM模型的电路信号可靠性的概率计算方法，其特征在于：所述计算方法包括以下步骤：
步骤1：网表解析及相关量的初始化，过程如下：
1.1)读取电路网表；
1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层，并提取电路的层数lc、原始输入端数n、原始输出端数m与电路的基本构件类型及其构件个数N；
1.3)利用混合编码策略构建第i个原始输入信号的PTM，用PSi表示；
1.4)基于PTM原理构建各类型电路基本构件的PTM，用PG表示；
步骤2：提取电路基本构件gj，并计算其输入信号的PTM，用MSgj表示，j＝1,2,…,N，过程如下：
2.1)提取gj的输入端数H、输入端h的输入信号的PTM及其信号源编码bgih；输入端h的输入信号的PTM用MSgjh表示；
2.2)将gj中H个输入端的bgih作按位异或运算，若各位结果均为0，则利用张量积计算gj的MSgj：
否则，将gj中H个输入端的bgih作按位或运算，并基于状态扩展法根据结果中二进制位为1所对应的信号源对MSgjh中各元素展开重构使gj的各输入端有相同的信号源，然后再执行上式运算以求取gj的MSgj，其中，h1≠h2且h＝1,2,…,H；
步骤3：提取gj的PGj，并计算其输出信号概率pgj，过程如下：3.1)提取gj的故障发生概率pj并初始化其PTM，用PGj表示；
3.2)通过矩阵乘计算gj的输出信号的PTM，用M0gj表示：
M0gj＝MSgj×PGj；
3.3)参照PGj，基于信号的四状态法则重构M0gj，并将结果记为M1gj：
3.4)提取gj的pgj：
pgj＝c0+c1；
3.5)将M1gj置为与其互连的下一级电路基本构件的输入信号的PTM，且j＝j+1；
其中，c0、e1、e0与c1分别指信号为正确0、错误1、错误0与正确1的组合概率；符号∪指按位或运算；
步骤4：计算电路的输出信号可靠性概率pc，遍历由电路基本构件gj的输出信号概率pgj，j＝1,2,…,N，组成的向量，从中提取电路第k个原始输出端的输出信号概率pgok，并按下式计算pc：
CN201611001148.2A 2016-11-14 2016-11-14 一种基于eptm模型的电路信号可靠性的概率计算方法 Active CN106570293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611001148.2A CN106570293B (zh) 2016-11-14 2016-11-14 一种基于eptm模型的电路信号可靠性的概率计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611001148.2A CN106570293B (zh) 2016-11-14 2016-11-14 一种基于eptm模型的电路信号可靠性的概率计算方法

Publications (2)

Publication Number Publication Date
CN106570293A CN106570293A (zh) 2017-04-19
CN106570293B true CN106570293B (zh) 2019-07-30

Family

ID=58542729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611001148.2A Active CN106570293B (zh) 2016-11-14 2016-11-14 一种基于eptm模型的电路信号可靠性的概率计算方法

Country Status (1)

Country Link
CN (1) CN106570293B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871035B (zh) * 2017-09-27 2021-04-23 浙江工业大学 一种快速有效的电路输入向量敏感性计算方法
CN108829912A (zh) * 2018-04-16 2018-11-16 浙江工业大学 一种基于APHash的电路输入向量特征化方法
CN109033490B (zh) * 2018-05-25 2023-04-18 浙江工业大学 一种基于启发式进化策略的敏感性电路单元定位方法
CN109614074B (zh) * 2018-10-23 2022-10-25 同济大学 基于概率转移矩阵模型的近似加法器可靠度计算方法
CN109522628B (zh) * 2018-11-02 2023-04-18 浙江工业大学 一种面向多输入向量的关键性电路单元定位方法
CN111985173B (zh) * 2020-08-14 2021-09-03 上海电力大学 一种适用于近似计算电路可靠性分析方法及系统
CN112818618B (zh) * 2021-02-01 2022-05-17 上海电力大学 一种基于信号概率的近似计算电路可靠度评估方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933252A (zh) * 2015-06-23 2015-09-23 浙江工业大学 一种面向多抽象层次电路的可靠性评估方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933252A (zh) * 2015-06-23 2015-09-23 浙江工业大学 一种面向多抽象层次电路的可靠性评估方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《一种基于迭代PTM模型的电路可靠性评估方法》;肖杰，江建慧，朱旭光;《计算机学报》;20140731;第37卷(第7期);1508-1520 *
一个面向缺陷分析的电路成品率与可靠性的关系模型;肖杰，江建慧，杨旭华，梁家荣;《电子学报》;20140430;第42卷(第4期);747-755 *

Also Published As

Publication number Publication date
CN106570293A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN106570293B (zh) 一种基于eptm模型的电路信号可靠性的概率计算方法
Broström et al. Generalized linear models with clustered data: Fixed and random effects models
Wang et al. Error adaptive classifier boosting (EACB): Leveraging data-driven training towards hardware resilience for signal inference
CN116702678B (zh) 一种融合深度学习和群智能算法的dtco优化方法
Maire et al. Transient analysis of acyclic Markov chains
Maricau et al. Efficient variability-aware NBTI and hot carrier circuit reliability analysis
Zhang et al. Modeling and reachability of probabilistic finite automata based on semi-tensor product of matrices
CN104933252B (zh) 一种面向多抽象层次电路的可靠性评估方法
Xiao et al. A fast and effective sensitivity calculation method for circuit input vectors
Chen et al. Deep H-GCN: Fast analog IC aging-induced degradation estimation
Li et al. Quasi-likelihood inference for self-exciting threshold integer-valued autoregressive processes
Wang et al. A fast leakage-aware full-chip transient thermal estimation method
Chen et al. A fast model for analysis and improvement of gate-level circuit reliability
Xiao et al. Circuit reliability estimation based on an iterative PTM model with hybrid coding
Vasicek Relaxed equivalence checking: a new challenge in logic synthesis
Denkinger et al. Impact of memory voltage scaling on accuracy and resilience of deep learning based edge devices
Liu et al. feGRASS: fast and effective graph spectral sparsification for scalable power grid analysis
CN105372579B (zh) 一种快速有效的电路单元重要性测度方法
Ye et al. Graph-learning-driven path-based timing analysis results predictor from graph-based timing analysis
Ye et al. Fast and accurate wire timing estimation based on graph learning
Chen et al. A unified framework for layout pattern analysis with deep causal estimation
Zhong et al. Power estimation for cycle-accurate functional descriptions of hardware
CN105447241A (zh) 一种逻辑函数的esop最小化方法
CN111651946A (zh) 一种基于工作负载下层次化识别电路门的方法
Duan et al. Lifetime reliability-aware digital synthesis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant