CN104933252A

CN104933252A - 一种面向多抽象层次电路的可靠性评估方法

Info

Publication number: CN104933252A
Application number: CN201510349883.1A
Authority: CN
Inventors: 肖杰; 李伟; 杨旭华; 胡海根
Original assignee: Zhejiang University of Technology ZJUT
Current assignee: Zhejiang University of Technology ZJUT
Priority date: 2015-06-23
Filing date: 2015-06-23
Publication date: 2015-09-23
Anticipated expiration: 2035-06-23
Also published as: CN104933252B

Abstract

一种面向多抽象层次电路的可靠性评估方法，包括：步骤1：网表解析及相关量的初始化；步骤2：电路基本构件可靠度的迭代传播；步骤3：输出电路可靠度以作为设计依据。

Description

一种面向多抽象层次电路的可靠性评估方法

技术领域

本发明涉及电路可靠性评估的技术领域，特别是基于解析模型的电路结构可靠性评估方法。

技术背景

当前，随着新材料、新工艺和新器件结构的引入，硅半导体产业仍然维持着摩尔定律的高速发展趋势。然而，随着集成电路技术的快速发展，半导体器件特征尺寸的缩小、电源电压的降低、频率的升高、电路密度的增大及复杂程度的增加导致电路芯片对电压扰动、电磁干扰以及辐射等各种噪声干扰变得更加敏感，使得电路的可靠性容限急剧下降，并导致通常的最坏情况设计方法也因器件级电参数随时间的不确定性而变得不再可靠。如在32nm及以下工艺制程技术条件下，器件对噪声、参数变化有着更强的敏感性。因此，有必要在电路设计的早期阶段，就能够快速准确地评估各类潜在故障对电路可靠性的影响，以便为设计人员提供定量分析数据，使在设计阶段就能够消除更多的设计缺陷，从而提高芯片的成品率与可靠性，缩短芯片的开发周期，以提高市场竞争力。

为能有效分析不确定性因素对电路功能与性能造成的影响，近年来电路可靠性的概率分析方法得到了学术界与工业界的广泛关注。根据实施策略差异大致可分为三类：第一类是基于测量的方法，是在运行实际工作负载的过程中，测量实际电路自然出现差错时的行为，其可以获得真实的数据。但是由于实际运行过程中发生差错的概率很低，使得该方法往往需要很长时间才能获得足够的数据进行统计分析。第二类是基于故障注入的方法，是按照预先选定的故障模型，采用某种策略将故障人为地引入到运行特定工作负载的目标电路中，并观察和分析引入故障后电路的行为，从而获得定性或定量结果的实验过程。往往该方法基于的抽象层次越低，虽有更高的模拟精度，但时空开销也会变得难以承受；在高层注入故障，虽有较小的时空开销，但存在较大的精度损失。第三类是基于解析模型的方法，通常是在电路的某个抽象层次上通过数学模型计算受多种因素影响下的电路的可靠性，然而模型自身和输入参数的不准确有可能导致分析结果出现严重偏差。

经过检索现有技术文献发现，为兼顾评估的准确性和规模的可处理性，目前基于解析模型的电路可靠性评估主要集中在电路的门级。根据计算策略差异，可简单分为二类：一类为类矩阵方法，通常做法是根据门电路的输入输出关系及其间互连关系，从原始输入端起，对电路的可能状态实施遍历并计算其发生概率，直至原始输出端。该类方法往往存在评估精度与计算复杂度难以同时兼顾的矛盾。另一类为通路估算方法，通常分析的是指定故障信号在传播通路上的可观性，其往往可快速对电路的可靠性进行评估但有一定程度的精度损失。此外，上述方法主要集中于电路的某个抽象层次展开分析，导致评估结果在不同抽象层次传递时容易因标准差异而导致结果不可靠。

发明内容

为了克服现有技术难以同时兼顾评估精度与计算复杂度，以及未能适用于不同抽象层次电路可靠性评估的缺陷，本发明提供了一种基于二进制与十进制相结合的混合编码机制的迭代概率转移矩阵方法，以实现对不同抽象层次电路的高精度快速可靠性评估。

为实现上述目的，针对设计中电路的网表文件，本发明首先读取并解析网表，使电路有显式的串并联结构，再提取电路的原始输入信息，然后构建原始输入信号基于混合编码的PTM与ITM。对于电路中任一基本构件的输出可靠度与输出概率分布，首先利用真值表法构建该构件基于混合编码的PTM与ITM，再基于虚拟法与弱等效原理构建其基于混合编码的可靠度加载矩阵，然后通过张量积或矩阵乘运算计算其输出。针对有多个原始输出端的电路，其可靠度为各原始输出可靠度的乘积；否则，电路可靠度即为原始输出可靠度。提取以上输出结果以供电路设计人员使用。

一种面向多抽象层次电路的可靠性评估方法，包括以下步骤：

步骤1：网表解析及相关量的初始化。

1)读取电路网表。

2)检测电路基本构件间的互连结构，并将隐式串并联关系显示化；然后对电路实施分层，并提取其原始输入端数(用n表示)与原始输出端数(用m表示)。

3)提取电路的第i个原始输入端信号，并构建其基于混合编码的概率转移矩阵(probabilistic transfer matrix,PTM)(用PMs_i表示)、理想转移矩阵(ideal transfer matrix,ITM)(用IMs_i表示)与输入概率分布(用pds_i表示)。

其中，i指原始输入端序号。 ps_i0与ps_i1分别指第i个原始输入端信号为0与1的故障概率，pd_i指第i个原始输入端信号为0的概率分布，ps_i0、ps_i1与pd_i均为可调参数，可通过其它技术获取或根据经验设置。第i个原始输入端的输入信号为0时用码段“01”编码，输入信号为1时用码段“10”编码，其它不相关码段用“00”编码。

步骤2：电路基本构件可靠度的迭代传播。

1)按分层顺序提取电路的第j个基本构件，并通过真值表法构建其基于混合编码的PTM(用PM_j表示)与ITM(用IM_j表示)。其中，该构件的二进制码元表示为十进制码元表示为p_jh(指第j个电路基本构件在第h类输入状态下的故障概率，它为可调参数，可通过其它技术获取或根据经验设置)。

2)构建当前电路基本构件第k个输入端基于混合编码的可靠度加载矩阵(用MRa_jk表示)与理想加载矩阵(用IRa_jk表示)以及概率分布(用pdg_jk表示)，并利用张量积获取该构件基于混合编码的可靠度加载矩阵(用MRa_j表示)与理想加载矩阵(用IRa_j表示)以及输入概率分布(用pdg_j表示)。然后，构建该构件第k个输入端基于十进制编码的输入概率分布(用pdgd_kj表示)，并利用张量积获取构件相对应的输入概率分布(用pdgd_j表示)。检测MRa_j与IRa_j中含有码段为“11”的元素，并标记为“非法”，且将其从结果中剔除，并保持结果的顺序不变；检测pdg_j中十进制码元的代数和，将其不为1的进行归一化处理。

3)分别用公式Ro_j＝pdg_j×((MRa_j×PM_j).×(IRa_j×IM_j))与pdgo_j＝[··01··01··01,0, ··10··10··10,1].×[pdgd_j×IM_j]计算该电路基本构件的输出可靠度(用Ro_j表示)与输出概率分布(用pdgo_j表示)。

其中，j指电路基本构件的序号，h指电路基本构件的输入状态序号，k指电路基本构件的输入端序号。

{MRa}_{j k} = [\begin{matrix} \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, R_{k}, & \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 1 - R_{k} \\ \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 1 - R_{k}, & \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, R_{k} \end{matrix}],

{IRa}_{j k} = [\begin{matrix} \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 1, & \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 0 \\ \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 0, & \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 1, \end{matrix}],

pdgd_jk＝[pd_jk,1-pd_jk]，R_k指该构件第k个输入端的输入可靠度，pd_jk指该构件第k个输入端的输入概率分布。MRa_jk、IRa_jk与pdg_jk在与第i个原始输入端信号相关时，其输入信号为0下的第i个二进制码段用“01”编码，输入信号为1下的第i个二进制码段用“10”编码，否则用码段“00”编码。元素间的运算在相同编码方式的码元间进行，单维编码元素用0补充完整且二进制码元间的乘法运算执行“按位与”运算。

步骤3：输出电路可靠度以作为设计依据。

1)读取m值，在m＝1时，直接输出整个电路的可靠度评估结果。否则，输出整个电路各原始输出端可靠度评估结果的乘积。

2)提取输出结果以供电路设计人员使用。

本发明通过二进制与十进制相结合方式对与电路基本构件和电路原始输入信号相关的概率转移矩阵实施混合编码，有助于实现电路信号关系的表示与量化的分离，从而避免了概率转移矩阵规模的迅速膨胀问题；又基于虚拟法与弱等效原理实现了前后级电路基本构件的可靠度迭代传播。该措施在保护计算精度的同时又可有效降低计算的时空开销。

本发明的优点在于：基于概率转移矩阵模型为不同抽象层次电路提供了高精度快速可靠性评估的通用方法，可评估从原始输入端到任意电路基本构件输出引线位置间模块的可靠度，能有效避免评估结果在不同抽象层次传递时因标准差异而导致的结果不可靠现象。在电路设计的早期阶段，设计人员利用本发明即可对设计中电路实施可靠性评估，使有利于及时作出有针对性的改善，使有助于以较小代价实现电路的高可靠与容错设计。本发明可集成到EDA工具软件以服务于电路设计人员。

附图说明

图1是本发明的流程图

具体实施方式

参照附图：

本发明所述的一种面向多抽象层次电路的可靠性评估方法，包括以下步骤：

步骤1：网表解析及相关量的初始化。

1)读取电路网表。

步骤2：电路基本构件可靠度的迭代传播。

{MRa}_{j k} = [\begin{matrix} \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, R_{k} & \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 1 - R_{k} \\ \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 1 - R_{k} & \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, R_{k} \end{matrix}],

{IRa}_{j k} = [\begin{matrix} \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 1, & \cdot \cdot 01 \cdot \cdot 01 \cdot \cdot 01, 0 \\ \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 0, & \cdot \cdot 10 \cdot \cdot 10 \cdot \cdot 10, 1 \end{matrix}],

步骤3：输出电路可靠度以作为设计依据。

2)提取输出结果以供电路设计人员使用。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims

1.一种面向多抽象层次电路的可靠性评估方法，通过以下具体步骤实现：

步骤1：网表解析及相关量的初始化；

1）读取电路网表；

2）检测电路基本构件间的互连结构，并将隐式串并联关系显示化；然后对电路实施分层，并提取其原始输入端数n与原始输出端数m；

3）提取电路的第i个原始输入端信号，并构建其基于混合编码的概率转移矩阵PMs_i、理想转移矩阵IMs_i与输入概率分布pds_i；

其中，i指原始输入端序号； ps_i0与ps_i1分别指第i个原始输入端信号为0与1的故障概率，pd_i指第i个原始输入端信号为0的概率分布，ps_i0、ps_i1与pd_i均为可调参数，可通过其它技术获取或根据经验设置；第i个原始输入端的输入信号为0时用码段“01”编码，输入信号为1时用码段“10”编码，其它不相关码段用“00”编码；

步骤2：电路基本构件可靠度的迭代传播；

1）按分层顺序提取电路的第j个基本构件，并通过真值表法构建其基于混合编码的概率转移矩阵PM_j与理想转移矩阵IM_j；其中，该构件的二进制码元表示为十进制码元表示为p_jh，指第j个电路基本构件在第h类输入状态下的故障概率，它为可调参数，可通过其它技术获取或根据经验设置；

2）构建当前电路基本构件第k个输入端基于混合编码的可靠度加载矩阵MRa_jk与理想加载矩阵IRa_jk以及概率分布pdg_jk，并利用张量积获取该构件基于混合编码的可靠度加载矩阵MRa_j与理想加载矩阵IRa_j以及输入概率分布pdg_j；然后，构建该构件第k个输入端基于十进制编码的输入概率分布pdgd_kj，并利用张量积获取构件相对应的输入概率分布pdgd_j；检测MRa_j与IRa_j中含有码段为“11”的元素，并标记为“非法”，且将其从结果中剔除，并保持结果的顺序不变；检测pdg_j中十进制码元的代数和，将其不为1的进行归一化处理；

3）分别用公式Ro_j=pdg_j×((MRa_j×PM_j).×(IRa_j×IM_j))与pdgo_j=[··01··01··01,0,··10··10··10,1].×[pdgd_j×IM_j]计算该电路基本构件的输出可靠度Ro_j与输出概率分布pdgo_j；

其中，j指电路基本构件的序号，h指电路基本构件的输入状态序号，k指电路基本构件的输入端序号； pdgd_jk=[pd_jk,1-pd_jk]，R_k指该构件第k个输入端的输入可靠度，pd_jk指该构件第k 个输入端的输入概率分布；MRa_jk、IRa_jk与pdg_jk在与第i个原始输入端信号相关时，其输入信号为0下的第i个二进制码段用“01”编码，输入信号为1下的第i个二进制码段用“10”编码，否则用码段“00”编码；元素间的运算在相同编码方式的码元间进行，单维编码元素用0补充完整且二进制码元间的乘法运算执行“按位与”运算；

步骤3：输出电路可靠度以作为设计依据；

1）读取m值，在m=1时，直接输出整个电路的可靠度评估结果；否则，输出整个电路各原始输出端可靠度评估结果的乘积；

2）提取输出结果以供电路设计人员使用。