CN105372579A - 一种快速有效的电路单元重要性测度方法 - Google Patents

Abstract

一种快速有效的电路单元重要性测度方法，包括以下步骤：步骤1：网表解析及相关量的初始化，1.1)读取电路网表；1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层；步骤2：计算电路单元的可靠度变化梯度ε；步骤3：输出按重要性排序的电路单元以作为设计依据，3.1)按ε从小至大方式排序<g,ε>；3.2)针对ε相同的电路单元，依据敏化通路覆盖率大小对其排序；3.3)依次从<g,ε>中提取相对应的电路单元g以供电路设计人员使用。本发明测度精度较高、计算复杂度较小、可操作性较强。

Description

一种快速有效的电路单元重要性测度方法

技术领域

本发明涉及电路可靠性评估的技术领域，特别是基于解析模型的电路单元重要性测度方法。

背景技术

纳米工艺制程技术作为当前半导体产业的主要支撑技术，已被广泛应用于各种高科技领域，如无线传感器网络、可穿戴式计算机及植入式电子设备等。其在现实中的成功应用主要依赖于电路的微型化、低功耗、智能化，尤其是高可靠设计等。然而，随着器件特征尺寸的大幅缩小，导致加工工艺难度增大并不可避免地引入了更多缺陷，使得电路可靠性既面临功能性故障的威胁，还受到参数性故障的挑战，而传统粗粒度的高可靠性设计策略又无法满足芯片的微型化需求。因此，有必要开展基于细粒度的高可靠电路设计方法研究以解当前困境，其关键是要准确定位可靠性敏感的电路单元，这就要求能够准确量化电路中各电路单元的可靠度变化梯度，它反映了电路单元在电路中基于可靠性的重要程度。然而，工程实践中往往需均衡多面因素，通常措施是仅对可靠性最为重要的部分电路单元采取加固。为提高加固效果，有必要对基于可靠性的电路单元重要性测度方法展开研究。其中，重要性电路单元指处于的拓扑位置能以较小代价在较大程度上改善电路可靠性的电路单元。

目前，从可靠性角度测度电路单元重要性的方法主要集中在可靠性测试领域。在电路设计的早期阶段，其惯常做法是：首先在网表中插入故障点并设置不同的故障发生概率水平，然后针对各类输入负载分析在该故障影响下电路可靠性的水平变化，并将结果标记为相应电路单元的重要性水平。然而，因模拟故障与输入概率分布水平使该方法有指数级的时间开销，且缺乏良好的动态评估能力使未能在电路设计过程中便实现对电路单元重要性的测度。此外，针对有相同测试结果的电路单元，该方法未给出有更高精度的量化方案，使不利于实现细粒度高可靠电路设计的目标。在芯片制造阶段，惯常做法是：首先利用一些附加硬件设备，如活动控头、金属夹或专用电路板等，将故障通过管脚注入到目标芯片，然后在不同应力条件下收集芯片的失效数据以分析其可靠性。该方法能够模拟真实的硬件故障，但针对特定电路单元往往需要附加额外的硬件和故障注入器，一方面容易引入新故障到目标芯片；另一方面面对如今高复杂度、高速度的芯片，要设计这些故障注入附加硬件将变得困难甚至不可能。

发明内容

为了克服现有技术存在的测度精度不足与计算复杂度过大，以及可操作性不强的不足，本发明提供了一种测度精度较高、计算复杂度较小、可操作性较强的快速有效的电路单元重要性测度方法，在电路设计的早期阶段基于EPTM模型的迭代与自适应计算方法，以实现对不同抽象层次电路单元重要性的高精度快速有效测度。

本发明解决其技术问题所采用的技术方案是：

一种快速有效的电路单元重要性测度方法，所述测度方法包括以下步骤：

步骤1：网表解析及相关量的初始化

1.1)读取电路网表；

1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层，并提取电路的层数l_c、原始输入端数n、原始输出端数m、电路的最大宽度w与电路单元数N。再基于二元序偶<g_i,0>初始化第i个电路电路单元g_i，并提取其出度数dg_i，其中i＝1,2,…,N；

步骤2：计算电路单元的可靠度变化梯度ε

2.1)按层次顺序提取第k个电路单元g_k，通过扩展的概率转移矩阵模型EPTM计算其第j根输出引线位置的输出可靠度Rg_kj，再利用式(1)计算该电路单元的可靠度变化梯度ε_k；

${\mathrm{\&epsiv;}}_k=\left\{\begin{array}{ccc}MIN\left(\frac{{\mathrm{Rg}}_{kg}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\right),& if& {\mathrm{Rg}}_{kj}>{\mathrm{Rg}}_{th}\\ 0,& if& {\mathrm{Rg}}_{kj}={\mathrm{Rg}}_{th}\\ -MAX\left(\right|\frac{{\mathrm{Rg}}_{kj}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\left|\right),& if& {\mathrm{Rg}}_{kj}<{\mathrm{Rg}}_{th}\end{array}\right.---\left(1\right)$

其中，Rg_th为第t个电路单元g_t的第h根输出引线位置的输出可靠度；

2.2)更新电路单元g_k的二元序偶为<g_i,ε_k>

第t个电路单元g_t的第h根输出引线为g_k的输入引线； k＝1,2,…,N且t≠k，j＝1,2,…,dg_k， $\{t_1,t_2,t_3\}\&SubsetEqual;t,\{h_1,h_2,h_3\}\&SubsetEqual;h;$

步骤3：输出按重要性排序的电路单元以作为设计依据

3.1)按ε从小至大方式排序<g,ε>；

3.2)针对ε相同的电路单元，按下述步骤对其排序；

a)通过式(2a)分别计算各电路单元的敏化通路覆盖率β

$\mathrm{\&beta;}={\mathrm{\&lambda;}}_q\frac{l_c-l_r}{l_c}+\underset{s=l_r}{\overset{l_{r+q}}{\&Sigma;}}{\mathrm{\&lambda;}}_q\frac{w_s}{w}---\left(2a\right)$

${\mathrm{\&lambda;}}_q=\frac{1}{q+2}---\left(2b\right)$

其中，l_r指电路单元所属的层次号，w_s指在第s层上与电路单元有可达路径的其它所有电路单元的出度和，w指电路的最大宽度，q为迭代结束条件且q∈{0,1…,c-r}，λ_q为权值，其作用是为了满足β∈[0,1]的取值要求；

b)若q＝0，则按β从大至小方式排序<g,ε>；否则，若q<c-r，则提取β相同的电路单元，执行q＝q+1并通过式(2a)分别计算其β，并按β从大至小方式排序相对应电路单元的<g,ε>且将结果插入到q＝0所对应到的<g,ε>有序序列的原有位置；

3.3)依次从<g,ε>中提取相对应的电路单元g以供电路设计人员使用。

本发明的技术构思为：首先读取并解析网表，使电路有显式的串并联结构。接着提取电路的原始输入、原始输出及电路单元信息等，并以EPTM模型为主要技术手段，基于梯度理论计算电路各输出引线位置的可靠度变化梯度，再通过木桶原理与拐点理论给出电路单元的可靠度变化梯度。然后按从小至大方式排序电路单元的可靠度变化梯度，并构建一种基于自适应策略的电路单元敏化通路覆盖率的计算方法以对相同的可靠度变化梯度进行排序。最后根据可靠度变化梯度的排序结果依次提取相对应的电路单元以供设计人员使用。

以EPTM模型为主要技术手段，借助梯度理论与木桶原理等实现了电路单元可靠度变化梯度的迭代计算，一方面有利于在保证精度的前提下降低计算的复杂性，另一方面还有利于方法在电路不同抽象层次的应用。针对有相同可靠度变化梯度的电路单元，通过自适应策略计算了电路单元的敏化通路覆盖率以对其大小进行比较，使进一步提高了电路单元重要性的测度精度，同时又避免了计算开销的指数级增长。

本发明的有益效果主要表现在：以扩展的概率转移矩阵模型为主要技术手段，通过迭代与自适应策略的应用，提出了一种基于可靠性的可面向不同抽象层次电路的高精度快速电路单元重要性的动态测度方法。在电路设计的早期阶段，利用本发明设计人员容易随时掌握电路中的可靠性薄弱环节，使有助于实现以较小代价作出有针对性决策的目标，它有望在电路的高可靠与容错设计等方面发挥重要作用。

附图说明

图1是一种快速有效的电路单元重要性测度方法的流程图。

图2是Rg_kj与Rg_th的关系的示意图。

具体实施方式

下面结合附图对本发明作进一步描述。

参照图1和图2，一种快速有效的电路单元重要性测度方法，包括以下步骤：

步骤1：网表解析及相关量的初始化。

1.1)读取电路网表。

1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化。然后运用分层算法对电路分层，并提取电路的层数l_c、原始输入端数n、原始输出端数m、电路的最大宽度w与电路单元数N。再基于二元序偶<g_i,0>初始化第i个电路电路单元g_i，并提取其出度数dg_i。其中i＝1,2,…,N。

步骤2：计算电路单元的可靠度变化梯度ε。

2.1)按层次顺序提取第k个电路单元g_k，通过扩展的概率转移矩阵模型EPTM计算其第j根输出引线位置的输出可靠度Rg_kj，再利用式(1)计算该电路单元的可靠度变化梯度ε_k。

${\mathrm{\&epsiv;}}_k=\left\{\begin{array}{ccc}MIN\left(\frac{{\mathrm{Rg}}_{kg}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\right),& if& {\mathrm{Rg}}_{kj}>{\mathrm{Rg}}_{th}\\ 0,& if& {\mathrm{Rg}}_{kj}={\mathrm{Rg}}_{th}\\ -MAX\left(\right|\frac{{\mathrm{Rg}}_{kj}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\left|\right),& if& {\mathrm{Rg}}_{kj}<{\mathrm{Rg}}_{th}\end{array}\right.---\left(1\right)$

其中，Rg_th为第t个电路单元g_t的第h根输出引线位置的输出可靠度；

2.2)更新电路单元g_k的二元序偶为<g_i,ε_k>。

第t个电路单元g_t的第h根输出引线为g_k的输入引线，见图2； $t\&SubsetEqual;\{1,2,...,N\},$ k＝1,2,…,N且t≠k，j＝1,2,…,dg_k， $\left\{j_1,j_2\right\}\&SubsetEqual;j,h\&SubsetEqual;\{1,2,\mathrm{...},$ ${\mathrm{dg}}_t\},\{t_1,t_2,t_3\}\&SubsetEqual;t,\{h_1,h_2,h_3\}\&SubsetEqual;h.$

步骤3：输出按重要性排序的电路单元以作为设计依据。

3.1)按ε从小至大方式排序<g,ε>。

3.2)针对ε相同的电路单元，按下述步骤对其排序。

a)通过式(2a)分别计算各电路单元的敏化通路覆盖率β。

$\mathrm{\&beta;}={\mathrm{\&lambda;}}_q\frac{l_c-l_r}{l_c}+\underset{s=l_r}{\overset{l_{r+q}}{\&Sigma;}}{\mathrm{\&lambda;}}_q\frac{w_s}{w}---\left(2a\right)$

${\mathrm{\&lambda;}}_q=\frac{1}{q+2}---\left(2b\right)$

b)若q＝0，则按β从大至小方式排序<g,ε>。否则，若q<c-r，则提取β相同的电路单元，执行q＝q+1并通过式(2a)分别计算其β，并按β从大至小方式排序相对应电路单元的<g,ε>且将结果插入到q＝0所对应到的<g,ε>有序序列的原有位置。

3.3)依次从<g,ε>中提取相对应的电路单元g以供电路设计人员使用。

其中，l_r指电路单元所属的层次号，w_s指在第s层上与电路单元有可达路径的其它所有电路单元的出度和，w指电路的最大宽度，q为迭代结束条件且q∈{0,1…,c-r}，λ_r为权值，其作用是为了满足β∈[0,1]的取值要求。

本实施例以EPTM模型为主要技术手段，借助梯度理论与木桶原理等实现了电路单元可靠度变化梯度的迭代计算，一方面有利于在保证精度的前提下降低计算的复杂性，另一方面还有利于方法在电路不同抽象层次的应用。针对有相同可靠度变化梯度的电路单元，通过自适应策略计算了电路单元的敏化通路覆盖率以对其大小进行比较，使进一步提高了电路单元重要性的测度精度，同时又避免了计算开销的指数级增长。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (1)

1.一种快速有效的电路单元重要性测度方法，其特征在于：所述测度方法包括以下步骤：

步骤1：网表解析及相关量的初始化

1.1)读取电路网表；

1.2)检测电路单元间的互连结构，并将隐式串并联关系显示化；然后运用分层算法对电路分层，并提取电路的层数l_c、原始输入端数n、原始输出端数m、电路的最大宽度w与电路单元数N。再基于二元序偶<g_i,0>初始化第i个电路电路单元g_i，并提取其出度数dg_i，其中i＝1,2,…,N；

步骤2：计算电路单元的可靠度变化梯度ε

2.1)按层次顺序提取第k个电路单元g_k，通过扩展的概率转移矩阵模型EPTM计算其第j根输出引线位置的输出可靠度Rg_kj，再利用式(1)计算该电路单元的可靠度变化梯度ε_k；

${\mathrm{\&epsiv;}}_k=\left\{\begin{array}{cc}MIN\left(\frac{{\mathrm{Rg}}_{kj}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\right),& if{\mathrm{Rg}}_{kj}>{\mathrm{Rg}}_{th}\\ 0,& if{\mathrm{Rg}}_{kj}={\mathrm{Rg}}_{th}\\ -MAX\left(\right|\frac{{\mathrm{Rg}}_{kj}-{\mathrm{Rg}}_{th}}{{\mathrm{Rg}}_{th}}\left|\right),& if{\mathrm{Rg}}_{kj}<{\mathrm{Rg}}_{th}\end{array}\right.---\left(1\right)$

其中，Rg_th为第t个电路单元g_t的第h根输出引线位置的输出可靠度；

2.2)更新电路单元g_k的二元序偶为<g_i,ε_k>

第t个电路单元g_t的第h根输出引线为g_k的输入引线； k＝1,2,…,N且t≠k，j＝1,2,…,dg_k， $\{t_1,t_2,t_3\}\&SubsetEqual;t,\{h_1,h_2,h_3\}\&SubsetEqual;h;$

步骤3：输出按重要性排序的电路单元以作为设计依据

3.1)按ε从小至大方式排序<g,ε>；

3.2)针对ε相同的电路单元，按下述步骤对其排序；

a)通过式(2a)分别计算各电路单元的敏化通路覆盖率β

$\mathrm{\&beta;}={\mathrm{\&lambda;}}_q\frac{l_c-l_r}{l_c}+\underset{s=l_r}{\overset{i_{r+q}}{\&Sigma;}}{\mathrm{\&lambda;}}_q\frac{w_s}{w}---\left(2a\right)$

${\mathrm{\&lambda;}}_q=\frac{1}{q+2}---\left(2b\right)$

其中，l_r指电路单元所属的层次号，w_s指在第s层上与电路单元有可达路径的其它所有电路单元的出度和，w指电路的最大宽度，q为迭代结束条件且q∈{0,1…,c-r}，λ_q为权值，其作用是为了满足β∈[0,1]的取值要求；

b)若q＝0，则按β从大至小方式排序<g,ε>；否则，若q<c-r，则提取β相同的电路单元，执行q＝q+1并通过式(2a)分别计算其β，并按β从大至小方式排序相对应电路单元的<g,ε>且将结果插入到q＝0所对应到的<g,ε>有序序列的原有位置；

3.3)依次从<g,ε>中提取相对应的电路单元g以供电路设计人员使用。