CN109522628B - 一种面向多输入向量的关键性电路单元定位方法 - Google Patents
一种面向多输入向量的关键性电路单元定位方法 Download PDFInfo
- Publication number
- CN109522628B CN109522628B CN201811299476.4A CN201811299476A CN109522628B CN 109522628 B CN109522628 B CN 109522628B CN 201811299476 A CN201811299476 A CN 201811299476A CN 109522628 B CN109522628 B CN 109522628B
- Authority
- CN
- China
- Prior art keywords
- circuit
- seq
- circuit unit
- critical
- initializing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种面向多输入向量的关键性电路单元定位方法,首先,读取并解析电路子网表,并对相关量进行初始化;其次,通过随机性策略构建了各电路单元关键性权重的初始化方法;接着,基于梯度进化策略设计了面向多输入向量的且具备自适应收敛性的电路单元关键性权重计算方法;然后,结合该方法的自适应收敛性特点,并依据权重的大小关系,给出了电路结构中各电路单元的关键性次序。本发明在保证有较高定位准确性的同时还有较快的计算速度。
Description
技术领域
本发明涉及集成电路结构中关键性电路单元的定位,具体来说是一种面向多输入向量的关键性电路单元定位方法。
背景技术
随着半导体器件特征尺寸的不断缩小与集成度的不断提高,不可避免地使得电路有更高的不确定性故障发生风险,导致电路的可靠性容限降低。一方面,这与人们对高可靠性电子电路产品的需求相悖;另一方面,增加了利用新材料与新工艺元器件设计电子电路产品的成本与风险。面对该状况,业界提出了多种解决方案,其中最为常用的做法是重用成熟模块以构建所需求的电子电路产品,并对电路中的关键性单元采取加固策略以改善电路的整体可靠性水平。然而,现有方法在关键性电路单元定位方面存在准确性与复杂性难以同时兼顾的矛盾。
发明内容
为了克服现有的电路结构中关键性单元定位方法存在的无法兼顾准确性与复杂性的不足,基于梯度进化策略,本发明提供了一种面向多输入向量的关键性电路单元定位方法,使在保证有较高定位准确性的同时还有较快的计算速度。
本发明解决其技术问题所采用的技术方案是:
一种面向多输入向量的关键性电路单元定位方法,所述定位方法包括以下步骤:
步骤1:网表解析、电路单元编码以构建个体并初始化相关量,过程如下:
1.1.读取电路子网表,所述电路子网表仅含1个原始输出端,并构建与之相对应的完整性链表LC,且提取电路中的单元个数Ng;
1.2.初始化电路中所有基本门的故障概率为pg,设置故障概率的增量为△pg,并提取电路原始输入端,且初始化实验总次数N、初始化实验的总次数M与收敛实验的总次数Nh、迭代变量j=i=h=0与k=1、收敛约束ε;
1.3.构建针对电路单元的状态序列Seq及针对电路原始输入端的信号序列PriIpt,并初始化Seq中状态取1的单元个数Ns与收敛单元个数nk=0;
1.4.初始化前i次计算所对应的电路平均关键性值Ri=0,初始化Seq中第k个电路单元在前i次计算中状态取值分别为1与0时所对应的平均关键性值R1ik=0与R0ik=0,以及第k个电路单元的关键性权重whk=0,k=1,2,…,Ng;
步骤2:初始化Seq中各电路单元的关键性权重w(h+1)k,k=1,2,…,Ng,过程如下:
2.1.若j<=N,则转到步骤2.2,否则转到步骤4;
2.2.执行j=j+1与i=i+1,并通过随机策略生成电路的第i个输入向量PriIpti与第i个个体Seqi,且基于面向输入向量的电路敏感性计算方法(SCA)给出相对应的电路关键性值ri;
2.3.通过公式(1)-(3)计算Ri,R0ik与R1ik,其中average()指平均值函数,Seqtk指在第t次计算中Seq的第k个电路单元的取值状态;
2.4.若i<=M,则转到步骤2.1,否则转到步骤2.5;
2.5.通过公式(4)给出w(h+1)k的值;
w(h+1)k=0.125×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)+0.5 (4)
步骤3:根据whk生成Seqik,k=1,2,…,Ng,过程如下:
3.1.执行j=j+1与h=h+1,若存在nk个电路单元的权重满足whk>=1,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que1;若存在nk个电路单元的权重满足whk<=0,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que0;其中,nk>=1,转到步骤3.2;否则,转到步骤3.4;
3.2.重置Ns=Ns-nk、i=0与h=1,并初始化Ri=R0ik=R1ik=0,转到步骤3.3;
3.3.执行i=i+1,并根据未被标识的Seq中单元所对应的whk生成相对应的Seqik,转步骤3.5;
3.4.执行i=i+1,并根据whk生成相对应的Seqik;
3.5.随机生成输入向量PriIpti,并利用SCA计算相对应的ri,利用公式(1)-(3)计算相对应的Ri,R0ik与R1ik;
3.6.通过公式(5)与(6)更新whk;
w(h+1)k=whk+0.25×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)×xhk (6)
3.7.若h>=Nh,通过公式(7)计算w(h-Nh+1)k至w(h+1)k的平均值wwk,并转到步骤3.8;否则,转到步骤3.9;
3.8.若wwk+ε>=1,则执行w(h+1)k=1+ε;若wwk-ε<=0,则执行w(h+1)k=-ε;
3.9.若j<=N且Ns>=1,则转到步骤3.1;否则,转到步骤4;
步骤4:按关键性从大至小次序输出电路单元,k=1,2,…,Ng,过程如下:
4.1.按先进先出原则输出Que1中的电路单元;
4.2.针对Seq中未被标识的电路单元,按wik从大至小的次序输出相对应的电路单元;
4.3.按后进先出的原则输出Que0中的电路单元。
本发明的技术构思为:为克服现有方法存在的不足,基于梯度进化策略,构建了一种具备自适应收敛性的可面向多输入向量的电路结构中关键性电路单元的定位方法,它通过数据挖掘与分析技术给出了各电路单元对结果的贡献以量化其关键性,从而实现对电路结构中单元的关键性排序。
在本发明中,首先,读取并解析电路子网表,并对相关量进行初始化;其次,通过随机性策略构建了各电路单元关键性权重的初始化方法;接着,基于梯度进化策略设计了面向多输入向量的且具备自适应收敛性的电路单元关键性权重计算方法;然后,结合该方法的自适应收敛性特点,并依据权重的大小关系,给出了电路结构中各电路单元的关键性次序。
本发明的有益效果主要表现在:在兼顾公平与效率的原则下,以梯度进化策略为主要技术手段,通过对面向不同输入向量样本数据的自学习进化策略实现了电路结构中关键性电路单元的有效定位。在电路结构设计过程中,利用本发明成果有助于快速有效地标识出电路结构可靠性的薄弱环节,使有利于通过单元加固策略从而以较小的代价实现电路结构可靠性水平的较大程度提升。它有助于缩短电路产品的开发周期,并降低设计成本。
附图说明
图1是一种面向多输入向量的关键性电路单元定位方法的计算流程图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1,一种面向多输入向量的关键性电路单元定位方法,包括以下步骤:
步骤1:网表解析、电路单元编码以构建个体并初始化相关量,过程如下:
1.1.读取电路子网表,所述电路子网表仅含1个原始输出端,并构建与之相对应的完整性链表LC,且提取电路中的单元个数Ng;
1.2.初始化电路中所有基本门的故障概率为pg,设置故障概率的增量为△pg,并提取电路原始输入端,且初始化实验总次数N、初始化实验的总次数M与收敛实验的总次数Nh、迭代变量j=i=h=0与k=1、收敛约束ε;
1.3.构建针对电路单元的状态序列Seq及针对电路原始输入端的信号序列PriIpt,并初始化Seq中状态取1的单元个数Ns与收敛单元个数nk=0;
1.4.初始化前i次计算所对应的电路平均关键性值Ri=0,初始化Seq中第k个电路单元在前i次计算中状态取值分别为1与0时所对应的平均关键性值R1ik=0与R0ik=0,以及第k个电路单元的关键性权重whk=0,k=1,2,…,Ng;
步骤2:初始化Seq中各电路单元的关键性权重w(h+1)k,k=1,2,…,Ng,过程如下:
2.1.若j<=N,则转到步骤2.2,否则转到步骤4;
2.2.执行j=j+1与i=i+1,并通过随机策略生成电路的第i个输入向量PriIpti与第i个个体Seqi,且基于面向输入向量的电路敏感性计算方法(SCA)给出相对应的电路关键性值ri;
2.3.通过公式(8)-(10)计算Ri,R0ik与R1ik,其中average()指平均值函数,Seqtk指在第t次计算中Seq的第k个电路单元的取值状态;
2.4.若i<=M,则转到步骤2.1,否则转到步骤2.5;
2.5.通过公式(11)给出w(h+1)k的值;
w(h+1)k=0.125×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)+0.5 (11)
步骤3:根据whk生成Seqik,k=1,2,…,Ng,过程如下:
3.1.执行j=j+1与h=h+1,若存在nk个电路单元的权重满足whk>=1,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que1;若存在nk个电路单元的权重满足whk<=0,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que0;其中,nk>=1,转到步骤3.2;否则,转到步骤3.4;
3.2.重置Ns=Ns-nk、i=0与h=1,并初始化Ri=R0ik=R1ik=0,转到步骤3.3;
3.3.执行i=i+1,并根据未被标识的Seq中单元所对应的whk生成相对应的Seqik,转步骤3.5;
3.4.执行i=i+1,并根据whk生成相对应的Seqik;
3.5.随机生成输入向量PriIpti,并利用SCA计算相对应的ri,利用公式(8)-(10)计算相对应的Ri,R0ik与R1ik;
3.6.通过公式(12)与(13)更新whk;
w(h+1)k=whk+0.25×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)×xhk (13)
3.7.若h>=Nh,通过公式(14)计算w(h-Nh+1)k至w(h+1)k的平均值wwk,并转到步骤3.8;否则,转到步骤3.9;
3.8.若wwk+ε>=1,则执行w(h+1)k=1+ε;若wwk-ε<=0,则执行w(h+1)k=-ε;
3.9.若j<=N且Ns>=1,则转到步骤3.1;否则,转到步骤4;
步骤4:按关键性从大至小次序输出电路单元,k=1,2,…,Ng,过程如下:
4.1.按先进先出原则输出Que1中的电路单元;
4.2.针对Seq中未被标识的电路单元,按wik从大至小的次序输出相对应的电路单元;
4.3.按后进先出的原则输出Que0中的电路单元。
本实施例以梯度进化策略为主要技术手段,通过对面向不同输入向量样本数据的自学习进化策略实现了电路结构中关键性电路单元的有效定位。它具备自适应收敛性与较强的鲁棒性,且有较高的精度及可控的时空开销。基于新材料与新工艺,在电路设计的早期阶段,该方法有助于借助成熟模块以实现大规模及超大规模集成电路结构的快速高可靠设计,也有利于电路设计人员了解电路结构中的可靠性薄弱环节以便及时改善设计。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。
Claims (1)
1.一种面向多输入向量的关键性电路单元定位方法,其特征在于,所述方法包括以下步骤:
步骤1:网表解析、电路单元编码以构建个体并初始化相关量,过程如下:
1.1.读取电路子网表,所述电路子网表仅含1个原始输出端,并构建与之相对应的完整性链表LC,且提取电路中的单元个数Ng;
1.2.初始化电路中所有基本门的故障概率为pg,设置故障概率的增量为△pg,并提取电路原始输入端,且初始化实验总次数N、初始化实验的总次数M与收敛实验的总次数Nh、迭代变量j=i=h=0与k=1、收敛约束ε;
1.3.构建针对电路单元的状态序列Seq及针对电路原始输入端的信号序列PriIpt,并初始化Seq中状态取1的单元个数Ns与收敛单元个数nk=0;
1.4.初始化前i次计算所对应的电路平均关键性值Ri=0,初始化Seq中第k个电路单元在前i次计算中状态取值分别为1与0时所对应的平均关键性值R1ik=0与R0ik=0,以及第k个电路单元的关键性权重whk=0,k=1,2,…,Ng;
步骤2:初始化Seq中各电路单元的关键性权重w(h+1)k,k=1,2,…,Ng,过程如下:
2.1.若j<=N,则转到步骤2.2,否则转到步骤4;
2.2.执行j=j+1与i=i+1,并通过随机策略生成电路的第i个输入向量PriIpti与第i个个体Seqi,且基于面向输入向量的电路敏感性计算方法(SCA)给出相对应的电路关键性值ri;
2.3.通过公式(8)-(10)计算Ri,R0ik与R1ik,其中average()指平均值函数,Seqtk指在第t次计算中Seq的第k个电路单元的取值状态;
2.4.若i<=M,则转到步骤2.1,否则转到步骤2.5;
2.5.通过公式(11)给出w(h+1)k的值;
w(h+1)k=0.125×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)+0.5 (11)
步骤3:根据whk生成Seqik,k=1,2,…,Ng,过程如下:
3.1.执行j=j+1与h=h+1,若存在nk个电路单元的权重满足whk>=1,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que1;若存在nk个电路单元的权重满足whk<=0,则标识Seq中相对应的nk位已经收敛并将其插入到队列Que0;其中,nk>=1,转到步骤3.2;否则,转到步骤3.4;
3.2.重置Ns=Ns-nk、i=0与h=1,并初始化Ri=R0ik=R1ik=0,转到步骤3.3;
3.3.执行i=i+1,并根据未被标识的Seq中单元所对应的whk生成相对应的Seqik,转步骤3.5;
3.4.执行i=i+1,并根据whk生成相对应的Seqik;
3.5.随机生成输入向量PriIpti,并利用SCA计算相对应的ri,利用公式(8)-(10)计算相对应的Ri,R0ik与R1ik;
3.6.通过公式(12)与(13)更新whk;
w(h+1)k=whk+0.25×(2R1ik+2ri-Ri-Ri-1-R0ik-R1(i-1)k)×xhk (13)
3.7.若h>=Nh,通过公式(14)计算w(h-Nh+1)k至w(h+1)k的平均值wwk,并转到步骤3.8;否则,转到步骤3.9;
3.8.若wwk+ε>=1,则执行w(h+1)k=1+ε;若wwk-ε<=0,则执行w(h+1)k=-ε;
3.9.若j<=N且Ns>=1,则转到步骤3.1;否则,转到步骤4;
步骤4:按关键性从大至小次序输出电路单元,k=1,2,…,Ng,过程如下:
4.1.按先进先出原则输出Que1中的电路单元;
4.2.针对Seq中未被标识的电路单元,按wik从大至小的次序输出相对应的电路单元;
4.3.按后进先出的原则输出Que0中的电路单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811299476.4A CN109522628B (zh) | 2018-11-02 | 2018-11-02 | 一种面向多输入向量的关键性电路单元定位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811299476.4A CN109522628B (zh) | 2018-11-02 | 2018-11-02 | 一种面向多输入向量的关键性电路单元定位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109522628A CN109522628A (zh) | 2019-03-26 |
CN109522628B true CN109522628B (zh) | 2023-04-18 |
Family
ID=65774070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811299476.4A Active CN109522628B (zh) | 2018-11-02 | 2018-11-02 | 一种面向多输入向量的关键性电路单元定位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109522628B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110175352B (zh) * | 2019-04-16 | 2023-01-31 | 浙江工业大学 | 一种基于评分机制的敏感性电路单元度量方法 |
CN110135005B (zh) * | 2019-04-18 | 2023-11-03 | 国网江苏省电力有限公司响水县供电分公司 | 一种基于剪枝策略的关键性电路单元定位方法 |
CN110175357B (zh) * | 2019-04-23 | 2023-11-03 | 国网江苏省电力有限公司响水县供电分公司 | 一种基于基准化分析的门级敏感性电路单元定位方法 |
CN110188394B (zh) * | 2019-05-05 | 2023-04-18 | 浙江工业大学 | 一种面向电路结构的快速有效关键性单元定位方法 |
CN111062175B (zh) * | 2019-11-22 | 2023-04-07 | 浙江工业大学 | 一种基于松弛法的电路敏感性路径标识方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372579A (zh) * | 2015-10-16 | 2016-03-02 | 浙江工业大学 | 一种快速有效的电路单元重要性测度方法 |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
CN107871035A (zh) * | 2017-09-27 | 2018-04-03 | 浙江工业大学 | 一种快速有效的电路输入向量敏感性计算方法 |
-
2018
- 2018-11-02 CN CN201811299476.4A patent/CN109522628B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372579A (zh) * | 2015-10-16 | 2016-03-02 | 浙江工业大学 | 一种快速有效的电路单元重要性测度方法 |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
CN107871035A (zh) * | 2017-09-27 | 2018-04-03 | 浙江工业大学 | 一种快速有效的电路输入向量敏感性计算方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109522628A (zh) | 2019-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109522628B (zh) | 一种面向多输入向量的关键性电路单元定位方法 | |
Zhang et al. | GRANNITE: Graph neural network inference for transferable power estimation | |
US10192016B2 (en) | Neural network based physical synthesis for circuit designs | |
CN109033490B (zh) | 一种基于启发式进化策略的敏感性电路单元定位方法 | |
CN107871035B (zh) | 一种快速有效的电路输入向量敏感性计算方法 | |
WO2022247388A1 (zh) | 一种数字集成电路众工艺角延时预测方法 | |
CN113157771A (zh) | 一种数据异常检测方法及电网数据异常检测方法 | |
CN104215893A (zh) | 基于信号概率的电路可靠性评估方法 | |
Shin et al. | Sensitivity-based error resilient techniques with heterogeneous multiply–accumulate unit for voltage scalable deep neural network accelerators | |
Wang et al. | Neural network based silent error detector | |
CN105372579B (zh) | 一种快速有效的电路单元重要性测度方法 | |
CN115146580A (zh) | 基于特征选择和深度学习的集成电路路径延时预测方法 | |
Cools et al. | On rounding error resilience, maximal attainable accuracy and parallel performance of the pipelined Conjugate Gradients method for large-scale linear systems in PETSc | |
Chaudhuri et al. | Functional criticality analysis of structural faults in AI accelerators | |
CN112506718B (zh) | 一种故障冗余机制的安全芯片处理器及处理方法 | |
Selvanayagam et al. | AI-assisted package design for improved warpage control of ultra-thin packages | |
CN116403019A (zh) | 遥感图像量子识别方法、装置、存储介质及电子装置 | |
Hamad et al. | Efficient multilevel formal analysis and estimation of design vulnerability to single event transients | |
Duggirala et al. | On the theory of stochastic processors | |
Dubois et al. | Accurate on-chip router area modeling with Kriging methodology | |
CN110188394B (zh) | 一种面向电路结构的快速有效关键性单元定位方法 | |
Li et al. | Reliability evaluation method of aerospace relays based on fusion of simulation data and small sample test data | |
Stempkovskiy et al. | Increasing the Accuracy of Reliability-aware Resynthesis with Standard Cell Reliability Characterization | |
Wen et al. | An incremental learning framework for estimating signal controllability in unit-level verification | |
US20220207393A1 (en) | Method of predicting semiconductor material properties and method of testing semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |