CN107871035B - 一种快速有效的电路输入向量敏感性计算方法 - Google Patents
一种快速有效的电路输入向量敏感性计算方法 Download PDFInfo
- Publication number
- CN107871035B CN107871035B CN201710892100.3A CN201710892100A CN107871035B CN 107871035 B CN107871035 B CN 107871035B CN 201710892100 A CN201710892100 A CN 201710892100A CN 107871035 B CN107871035 B CN 107871035B
- Authority
- CN
- China
- Prior art keywords
- input
- circuit
- probability distribution
- fipt
- iipt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
一种快速有效的电路输入向量敏感性计算方法,包括以下步骤:步骤1:网表解析及相关量的初始化;步骤2:计算完整性链表LC中第i个节点gi的故障输出概率分布fopt i 与理想输出概率分布iopt i ,若gi的输出端为电路的原始输出端,则求取输入向量在g i 处的输出敏感性sr k ,并将结果置入到数组AL的相应位置;步骤3:输出AL以供电路设计人员参考。
Description
技术领域
本发明涉及集成电路可靠性的评估,具体来说是一种基于概率转移矩阵模型构建的电路输入向量敏感性计算方法。
背景技术
随着集成电路特征尺寸的不断减小、电源电压的降低及工作频率的增加,工艺技术也随之变得愈为复杂,使之不可避免地容易导致电路的可靠性容限下降,比如相关企业曾经就有报道器件尺寸的进一步减小使得电路的不确定性故障发生概率增加。因此,开展针对纳米集成电路的可靠性评估对电路的高可靠设计有着非常重要的意义,它有助于选择或设计最为合适的结构以优化电路面积、功耗、时延等与可靠性之间的需求。
目前,有多种方法或工具,如概率门模型、贝叶斯方法等,被提出以评估电路的可靠性。然而,它们通常关注的是电路的平均可靠性而大多忽视了电路输入向量与可靠性之间的依赖关系。事实上,不同输入向量通常会导致电路有不同的失效概率,且一些输入向量下的电路可靠性相比平均值有几个数量级的差异。若仅采用平均值对电路的可靠性进行度量,容易引起误判而导致损失。为了更好地反映电路的真实可靠性水平并方便电路设计人员进行决策,利用可靠性的上下界及其所对应的应用环境以评价电路的可靠性水平不失为一种有效的方法。
为实现上述目标,首要任务是构建一种能够快速准确评价输入向量对电路可靠性的敏感性计算方法以量化各输入向量下的电路可靠性,在此基础上通过启发式搜索算法便可标识相关输入向量及其所对应的电路可靠性上下界。
本发明的目的在于构建一种快速有效的针对电路可靠性的输入向量敏感性计算方法,该方法利用构建的各原始输入端信号的概率分布,通过弱等效原理与电路基本门的概率转移矩阵模型,以计算各输入向量所对应的电路可靠性,并从而获得各输入向量针对电路可靠性的敏感性。
本发明解决其技术问题所采用的技术方案是:
一种快速有效的电路输入向量敏感性计算方法,所述计算方法包括以下步骤:
步骤1:网表解析及相关量的初始化
1.1)读取网表,提取电路的基本门信息等,构建电路的完整性链表LC且标识出电路的所有原始输入端、原始输出端等,并初始化循环变量i=1,k=0;其中完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到;
1.2)依据基本门的类型type、故障概率p与输入端个数m,并通过m个输入端信号的排列特点利用真值表法构建type类型基本门的概率转移矩阵PM type-m 与理想转移矩阵IM type-m ;
1.3)提取电路各原始输入端的输入信号,并构建与之相对应的原始输入概率分布pipt;其中,若原始输入信号为0,则pipt=[1, 0];否则pipt=[0, 1];
步骤2:计算LC中第i个节点的故障输出概率分布fopt i 与理想输出概率分布iopt i
2.1)读取LC中的第i个节点gi,提取其type、故障概率p i 及输入端个数mi,生成对应gi的概率转移矩阵PM type-mi 与理想转移矩阵IM type-mi ,并初始化循环变量j=1;
2.2)提取gi的第j个输入端,并判断是否为电路的原始输入端,若是,则将该输入端的故障输入概率分布fipt ij 与理想输入概率分布iipt ij 均赋值为pipt;否则,从LC中前h(1≤h<i)个节点的故障输出概率分布fopt h 与理想输出概率分布iopt h 中提取fipt ij 与iipt ij 的值;
2.3)判断j==m是否成立,若是,则转2.4);否则,执行j=j+1,并转2.2);
2.4)分别利用式(1)与式(2)计算gi的故障输入概率分布fipt i 与理想输入概率分布iipt i :
fipt i =fipt i1Vfipt i2V…Vfipt imi (1)
iipt i =iipt i1Viipt i2V…Viipt imi (2)
2.5)分别利用式(3)与式(4)计算gi的故障输出概率分布fopt i 与理想输出概率分布iopt i :
fopt i =fipt i ×PM type-mi (3)
iopt i =iipt i ×IM type-mi (4)
2.6)判断gi的输出端是否为电路的原始输出端,若是,则转2.7),否则转2.8);
2.7)执行k=k+1,并利用式(5)在该电路原始输出端计算基于电路可靠性的输入向量敏感性sr k ,且将sr k 置入到数组AL的第k个位置AL[k],其中sum指求和运算;
sr k =sum(fopt i .×iopt i ) (5)
2.8)判断是否到达LC的末尾,若是,则转步骤3;否则,执行i=i+1,并转2.1);
步骤3:输出AL,并结束。
本发明的技术构思为:首先,读取并解析网表,标识出电路的原始输入端、原始输出端及基本门信息等,并以电路基本门为节点构建电路的完整性链表LC。接着,提取电路的原始输入端信号,并构建与之相对应的输入概率分布;提取电路的基本门类型,并构建与之相对应的概率转移矩阵与理想转移矩阵。然后,从LC中提取节点及该节点的相关输入端信息等,通过基本门的概率转移矩阵模型与弱等效原理,计算出该节点的故障输出概率分布与理想输出概率分布。最后,针对电路的原始输出端,通过相应节点的概率转移矩阵与理想转移矩阵的点乘运算以求取输入向量在相应原始输出端的针对电路可靠性的敏感性。该结果有助于电路设计人员及时掌握所设计产品在指定应用环境下的可靠性水平及电路对不同应用环境的敏感性,以便合理选择与决策。
以基本门的概率转移矩阵模型为主要技术手段,借助弱等效原理等实现了电路输入向量敏感性评估的迭代计算,使有利于在保证评估精度的前提下降低计算的复杂性,从而扩展了该方法的适用范围,便于应用于超大规模集成电路输入向量敏感性的计算。
本发明的有益效果主要表现在:以基本门的概率转移矩阵模型为主要技术手段,通过弱等效原理的应用,提出了一种面向可靠性的电路输入向量敏感性计算方法。在电路设计的早期阶段,利用本发明可以随时了解指定应用环境下的电路可靠性水平,还方便评价基于可靠性的电路对应用环境的敏感性。这有助于设计人员根据产品所要应用到的环境及时作出合理的选择与决策,以降低成本。
附图说明
图1是电路完整性链表LC的构建流程图。其中,非完整性链表LU指链表中节点的输入端信息仅通过遍历网表未能提取获得。
图2是一种快速有效的电路输入向量敏感性计算方法的流程图。
图3是实施例1中电路图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1和图2,一种快速有效的电路输入向量敏感性计算方法,包括以下步骤:
步骤1:网表解析及相关量的初始化
1.1)读取网表,提取电路的基本门信息等,构建电路的完整性链表LC且标识出电路的所有原始输入端、原始输出端等,并初始化循环变量i=1,k=0;其中完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到;
1.2)依据基本门的类型type、故障概率p与输入端个数m,并通过m个输入端信号的排列特点利用真值表法构建type类型基本门的概率转移矩阵PM type-m 与理想转移矩阵IM type-m ;
1.3)提取电路各原始输入端的输入信号,并构建与之相对应的原始输入概率分布pipt;其中,若原始输入信号为0,则pipt=[1, 0];否则pipt=[0, 1];
步骤2:计算LC中第i个节点的故障输出概率分布fopt i 与理想输出概率分布iopt i
2.1)读取LC中的第i个节点gi,提取其type、故障概率p i 及输入端个数mi,生成对应gi的概率转移矩阵PM type-mi 与理想转移矩阵IM type-mi ,并初始化循环变量j=1;
2.2)提取gi的第j个输入端,并判断是否为电路的原始输入端,若是,则将该输入端的故障输入概率分布fipt ij 与理想输入概率分布iipt ij 均赋值为pipt;否则,从LC中前h(1≤h<i)个节点的故障输出概率分布fopt h 与理想输出概率分布iopt h 中提取fipt ij 与iipt ij 的值;
2.3)判断j==m是否成立,若是,则转2.4);否则,执行j=j+1,并转2.2);
2.4)分别利用式(1)与式(2)计算gi的故障输入概率分布fipt i 与理想输入概率分布iipt i :
fipt i =fipt i1Vfipt i2V…Vfipt imi (1)
iipt i =iipt i1Viipt i2V…Viipt imi (2)
2.5)分别利用式(3)与式(4)计算gi的故障输出概率分布fopt i 与理想输出概率分布iopt i :
fopt i =fipt i ×PM type-mi (3)
iopt i =iipt i ×IM type-mi (4)
2.6)判断gi的输出端是否为电路的原始输出端,若是,则转2.7),否则转2.8);
2.7)执行k=k+1,并利用式(5)在该电路原始输出端计算基于电路可靠性的输入向量敏感性sr k ,且将sr k 置入到数组AL的第k个位置AL[k],其中sum指求和运算;
sr k =sum(fopt i .×iopt i ) (5)
2.8)判断是否到达LC的末尾,若是,则转步骤3;否则,执行i=i+1,并转2.1);
步骤3:输出AL,并结束。
本实施例以基本门的概率转移矩阵模型为主要技术手段,借助弱等效原理等实现了电路输入向量敏感性评估的迭代计算,使有利于在保证评估精度的前提下降低计算的复杂性,从而扩展了该方法的适用范围,便于应用于超大规模集成电路基于可靠性的输入向量敏感性计算。
实施例1
以图3为例对电路输入向量敏感性计算。
步骤1:网表解析及相关量的初始化
1.1)读取网表,提取电路的基本门信息等,构建电路的完整性链表LC={g1, g2,g3, g4}且标识出电路的所有原始输入端{x1, x2}、原始输出端{y}等,并初始化循环变量i=1,k=0;其中完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到;
1.2)依据基本门的类型type (NAND)、故障概率p与输入端个数m=2,并通过m=2个输入端信号的排列特点利用真值表法构建type (NAND)类型基本门的概率转移矩阵PM NAND-2={[p,1-p; p,1-p; p,1-p; 1-p, p]}与理想转移矩阵IM NAND-2 ={[0,1; 0,1; 0,1; 1,0]};
1.3)提取电路各原始输入端的输入信号{x1=1, x2=1},并构建与之相对应的原始输入概率分布pipt={[0, 1], [0, 1]};其中,若原始输入信号为0,则pipt=[1, 0];否则pipt=[0, 1];
步骤2:计算LC中第i个节点的故障输出概率分布fopt i 与理想输出概率分布iopt i
2.1)读取LC中的第i=4个节点g4,提取其type (NAND)、故障概率p 4=0.05及输入端个数m4=2,生成对应g4的概率转移矩阵PM NAND-2={[0,05,0,95; 0,05,0,95; 0,05,0,95;0.95,0.05]}与理想转移矩阵IM NAND-2={[0,1; 0,1; 0,1; 1,0]},并初始化循环变量j=1;
2.2)提取g4的第j=2个输入端,并判断是否为电路的原始输入端,若是,则将该输入端的故障输入概率分布fipt ij 与理想输入概率分布iipt ij 均赋值为pipt;否则,从LC中前h=3(1≤h<i)个节点的故障输出概率分布fopt 3={[0.95, 0.05], [0.095, 0.905],[0.095, 0.905]}与理想输出概率分布iopt 3={[1, 0], [0, 1], [0, 1]}中提取fipt 42={[0.095, 0.905]}与iipt 42={[0, 1]}的值;
2.3)判断j==m是否成立,若是,则转2.4);否则,执行j=j+1,并转2.2);
2.4)分别利用式(1)与式(2)计算g4的故障输入概率分布fipt 4与理想输入概率分布iipt 4:
fipt 4=fipt 41Vfipt 42 (1)
[0.009025, 0.085975, 0.085975, 0.819025]=[ 0.095, 0.905]V[ 0.095,0.905]
iipt 4=iipt 41Viipt 42 (2)
[0, 0, 0, 1]=[0, 1]V[0, 1]
2.5)分别利用式(3)与式(4)计算g4的故障输出概率分布fopt 4与理想输出概率分布iopt 4:
fopt 4 =fipt 4 ×PM NAND-2 (3)
[0.7871225, 0.2128775]=[0.009025, 0.085975, 0.085975, 0.819025]×[0,05,0,95; 0,05,0,95; 0,05,0,95; 0.95, 0.05]
iopt 4 =iipt 4 ×IM NAND-2 (4)
[1, 0]=[0, 0, 0, 1]×[0,1; 0,1; 0,1; 1,0]
2.6)判断g4的输出端是否为电路的原始输出端,若是,则转2.7),否则转2.8);
2.7)执行k=k+1,并利用式(5)在该电路原始输出端计算基于电路可靠性的输入向量敏感性sr 1,且将sr 1置入到数组AL的第k=1个位置AL[1],其中sum指求和运算;
sr 1=sum(fopt 4.×iopt 4) (5)
0.7871225=sum([0.7871225, 0.2128775].×[1, 0])
2.8)判断是否到达LC的末尾,若是,则转步骤3;否则,执行i=i+1,并转2.1);
步骤3:输出AL=0.7871225,并结束。
实施例1有效性或可行性验证:
表1 所提方法与文献1方法计算结果的比较
从表1可以看出,在图例所示电路上,所提方法与文献1方法的精确计算结果完全一致,这说明所提方法较好地实现了扇出分支并发信号的阻塞式处理,且较好地实现了概率信号的迭代传播。另外,所提方法可用于规模更大电路的评估,而文献1方法仅适用于小规模电路,且有与原始输入端个数成指数级增长的时空开销。
表2 文献2、3与文献4方法计算结果的比较
从表2不难看出,在图例所示电路上,所提方法与文献2-4方法均认为输入向量11对电路可靠性的影响最大,但文献2、3方法与文献4方法均未能区分输入向量00与输入向量01/10对电路可靠性影响的差异,而所提方法则可准确区分。
[1]ZANDEVAKILI H, MAHANI A, SANEEI M. An accurate and fastreliability analysis method for combinational circuits [J]. COMPEL: TheInternational Journal for Computation and Mathematics in Electrical andElectronic Engineering, 2015, 34(3): 979-995.
[2] IBRAHIM W. Accurate and effective algorithm for estimating thereliability of digital combinational circuits [M]. the International 46thAnnual Simulation Symposium on Society for Computer Simulation. IEEE Xplore.2013: 9-16.
[3] IBRAHIM W, SHOUSHA M, CHINNECK J W. Accurate and efficientestimation of logic circuits reliability bounds [J]. IEEE Transactions onComputers, 2015, 64(5): 1217-1229.
[4] IBRAHIM W, H A. Critical nodes count algorithm for accurate inputvectors reliability ranking [M]. SCSC'16 Proceedings of the Summer ComputerSimulation Conference. Society for Computer Simulation International. 2016:19-25.
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。
Claims (1)
1.一种快速有效的电路输入向量敏感性计算方法,其特征在于:所述计算方法包括以下步骤:
步骤1:网表解析及相关量的初始化
1.1)读取网表,提取电路的基本门信息,构建电路的完整性链表LC且标识出电路的所有原始输入端、原始输出端,并初始化循环变量i=1,k=0;其中完整性链表LC指链表中任意节点的输入端信息均可从该节点的前序节点的输出端信息中提取得到;
1.2)依据基本门的类型type、故障概率p与输入端个数m,并通过m个输入端信号的排列特点利用真值表法构建type类型基本门的概率转移矩阵PM type-m 与理想转移矩阵IM type-m ;
1.3)提取电路各原始输入端的输入信号,并构建与之相对应的原始输入概率分布pipt;其中,若原始输入信号为0,则pipt=[1, 0];否则pipt=[0, 1];
步骤2:计算LC中第i个节点的故障输出概率分布fopt i 与理想输出概率分布iopt i
2.1)读取LC中的第i个节点gi,提取其type、故障概率p i 及输入端个数mi,生成对应gi的概率转移矩阵PM type-mi 与理想转移矩阵IM type-mi ,并初始化循环变量j=1;
2.2)提取gi的第j个输入端,并判断是否为电路的原始输入端,若是,则将该输入端的故障输入概率分布fipt ij 与理想输入概率分布iipt ij 均赋值为pipt;否则,从LC中前h个节点的故障输出概率分布fopt h 与理想输出概率分布iopt h 中提取fipt ij 与iipt ij 的值,其中1≤h<i;
2.3)判断j==m是否成立,若是,则转2.4);否则,执行j=j+1,并转2.2);
2.4)分别利用式(1)与式(2)计算gi的故障输入概率分布fipt i 与理想输入概率分布iipt i :
fipt i =fipt i1Vfipt i2V…Vfipt imi (1)
iipt i =iipt i1Viipt i2V…Viipt imi (2)
2.5)分别利用式(3)与式(4)计算gi的故障输出概率分布fopt i 与理想输出概率分布iopt i :
fopt i =fipt i ×PM type-mi (3)
iopt i =iipt i ×IM type-mi (4)
2.6)判断gi的输出端是否为电路的原始输出端,若是,则转2.7),否则转2.8);
2.7)执行k=k+1,并利用式(5)在该电路原始输出端计算基于电路可靠性的输入向量敏感性sr k ,且将sr k 置入到数组AL的第k个位置AL[k],其中sum指求和运算;
sr k =sum(fopt i ×iopt i ) (5)
2.8)判断是否到达LC的末尾,若是,则转步骤3;否则,执行i=i+1,并转2.1);
步骤3:输出AL,并结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710892100.3A CN107871035B (zh) | 2017-09-27 | 2017-09-27 | 一种快速有效的电路输入向量敏感性计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710892100.3A CN107871035B (zh) | 2017-09-27 | 2017-09-27 | 一种快速有效的电路输入向量敏感性计算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107871035A CN107871035A (zh) | 2018-04-03 |
CN107871035B true CN107871035B (zh) | 2021-04-23 |
Family
ID=61752713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710892100.3A Active CN107871035B (zh) | 2017-09-27 | 2017-09-27 | 一种快速有效的电路输入向量敏感性计算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107871035B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108829908B (zh) * | 2018-04-11 | 2022-04-08 | 浙江工业大学 | 一种基于深度自编码器网络的电路结构可靠性预测方法 |
CN109033490B (zh) * | 2018-05-25 | 2023-04-18 | 浙江工业大学 | 一种基于启发式进化策略的敏感性电路单元定位方法 |
CN109614074B (zh) * | 2018-10-23 | 2022-10-25 | 同济大学 | 基于概率转移矩阵模型的近似加法器可靠度计算方法 |
CN109522628B (zh) * | 2018-11-02 | 2023-04-18 | 浙江工业大学 | 一种面向多输入向量的关键性电路单元定位方法 |
CN110175352B (zh) * | 2019-04-16 | 2023-01-31 | 浙江工业大学 | 一种基于评分机制的敏感性电路单元度量方法 |
CN110135005B (zh) * | 2019-04-18 | 2023-11-03 | 国网江苏省电力有限公司响水县供电分公司 | 一种基于剪枝策略的关键性电路单元定位方法 |
CN110287538B (zh) * | 2019-05-29 | 2023-04-18 | 浙江工业大学 | 一种面向门级电路的精确快速敏感性单元定位方法 |
CN112131808B (zh) * | 2020-08-28 | 2023-11-14 | 国网江苏省电力有限公司响水县供电分公司 | 一种基于节点扇出源追踪与迭代消减技术的组合与时序电路可靠性度量方法 |
CN112214962B (zh) * | 2020-09-24 | 2024-04-19 | 浙江工业大学 | 一种基于概率模型的电路原始输入端敏感性计算方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054056A (zh) * | 2009-11-06 | 2011-05-11 | 复旦大学 | 一种现场可编程门阵列的抗辐射性能快速模拟方法 |
CN104933252A (zh) * | 2015-06-23 | 2015-09-23 | 浙江工业大学 | 一种面向多抽象层次电路的可靠性评估方法 |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
-
2017
- 2017-09-27 CN CN201710892100.3A patent/CN107871035B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054056A (zh) * | 2009-11-06 | 2011-05-11 | 复旦大学 | 一种现场可编程门阵列的抗辐射性能快速模拟方法 |
CN104933252A (zh) * | 2015-06-23 | 2015-09-23 | 浙江工业大学 | 一种面向多抽象层次电路的可靠性评估方法 |
CN106570293A (zh) * | 2016-11-14 | 2017-04-19 | 浙江工业大学 | 一种基于eptm模型的电路信号可靠性的概率计算方法 |
Non-Patent Citations (3)
Title |
---|
Probabilistic Transfer Matrices in Symbolic Reliability Analysis of Logic Circuits;SMITA KRISHNASWAMY等;《ACM Transactions on Design Automation of Electronic Systems》;20080131;第13卷(第1期);第801-835页 * |
一种基于迭代PTM模型的电路可靠性评估方法;肖杰等;《计算机学报》;20140731;第37卷(第7期);第357-362页 * |
组合电路瞬态故障敏感性量化分析方法;戴睿等;《微电子学与计算机》;20140930;第31卷(第9期);第48-53页 * |
Also Published As
Publication number | Publication date |
---|---|
CN107871035A (zh) | 2018-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107871035B (zh) | 一种快速有效的电路输入向量敏感性计算方法 | |
Rejimon et al. | Probabilistic error modeling for nano-domain logic circuits | |
US8176454B2 (en) | Non-invasive timing characterization of integrated circuits using sensitizable signal paths and sparse equations | |
Barocci et al. | Lookup table power macro-models for behavioral library components | |
US8286120B2 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
KR19980064044A (ko) | 핫캐리어 열화 추정방법 | |
Flaquer et al. | Fast reliability analysis of combinatorial logic circuits using conditional probabilities | |
Chen et al. | A transistor-level stochastic approach for evaluating the reliability of digital nanometric CMOS circuits | |
Sinha et al. | Advances in computation of the maximum of a set of Gaussian random variables | |
Vasicek | Relaxed equivalence checking: a new challenge in logic synthesis | |
Lopera et al. | Rtl delay prediction using neural networks | |
Lopera et al. | Applying gnns to timing estimation at rtl | |
Chen et al. | A fast model for analysis and improvement of gate-level circuit reliability | |
Gaber et al. | Computation of minimal unsatisfiable subformulas for SAT-based digital circuit error diagnosis | |
US8108815B2 (en) | Order independent method of performing statistical N-way maximum/minimum operation for non-Gaussian and non-linear distributions | |
Shi et al. | Deepgate2: Functionality-aware circuit representation learning | |
Su et al. | VECBEE: A versatile efficiency–accuracy configurable batch error estimation method for greedy approximate logic synthesis | |
Mp et al. | Time Series-based sensor selection and lightweight neural Architecture search for RUL Estimation in Future Industry 4.0 | |
Sasao | On the number of dependent variables for incompletely specified multiple-valued functions | |
Wang et al. | Node criticality computation for circuit timing analysis and optimization under NBTI effect | |
CN115204076B (zh) | 集成电路的逻辑优化方法、装置、电子设备及可读介质 | |
Karputkin et al. | Canonical representations of high-level decision diagrams. | |
Chen et al. | An efficient probability framework for error propagation and correlation estimation | |
Ebrahimipour et al. | Adjacency criticality: a simple yet effective metric for statistical timing yield optimisation of digital integrated circuits | |
Li et al. | A Quantum CAD Accelerator based on Grover's algorithm for finding the minimum Fixed Polarity Reed-Muller form |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |