CN111062175B - 一种基于松弛法的电路敏感性路径标识方法 - Google Patents
一种基于松弛法的电路敏感性路径标识方法 Download PDFInfo
- Publication number
- CN111062175B CN111062175B CN201911152342.4A CN201911152342A CN111062175B CN 111062175 B CN111062175 B CN 111062175B CN 201911152342 A CN201911152342 A CN 201911152342A CN 111062175 B CN111062175 B CN 111062175B
- Authority
- CN
- China
- Prior art keywords
- unit
- circuit
- sensitivity
- extracting
- relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种基于松弛法的电路敏感性路径标识方法,首先,解析电路网表并利用基于基准法的敏感性单元定位方法初始化各单元的敏感性值。接着,对各电路单元实施拓扑排序。然后,基于单元的拓扑排序,利用松弛法完成对电路敏感性路径的标识。本发明利用基于基准化的敏感性单元定位方法给出的各单元敏感性值初始化了互连单元间的权重,从而解决了多输入向量驱动对敏感性路径标识所造成的影响。又以拓扑排序和松弛技术为主要技术手段,在线性时间内实现了面向可靠性的电路敏感性路径的快速有效标识。
Description
技术领域
本发明涉及集成电路的可靠性评估与容错性设计,具体来说是利用基本电路单元的敏感性,基于松弛法标识出电路的敏感性路径,以便于设计人员通过较小的代价快速了解掌握电路的整体可靠性水平,并提出合理的改善方案。
背景技术
电路的敏感性路径指的是由相关基本单元构成的路径对电路整体可靠性有着极大的影响。因此,有必要快速有效地标识出该路径,以便及时了解不同结构电路间可靠性水平的差异,及快速给出有效的可靠性改善方案。
已有的敏感性路径标识方法通常采取的策略是回溯算法,它从电路的原始输出端开始,依据各基本单元输入端的敏感性状态,对相关单元进行反向遍历并进行标识,直至电路的原始输入端。分析发现,该类方法通常仅考虑单输入的影响,也忽视了路径中不同单元敏感性水平的差异。这不利于相关人员在设计的早期阶段以较小代价有目的性地改善电路的整体可靠性水平。
发明内容
为克服现有方法存在的不足,基于基准法获得的各单元敏感性值,利用拓扑排序与松弛法,本发明提供了一种基于松弛法的电路敏感性路径标识方法,实现了面向可靠性的电路敏感性路径标识,使有助于快速掌握电路的整体可靠性水平及所对应的主要影响单元。
本发明解决其技术问题所采用的技术方案是:
一种基于松弛法的电路敏感性路径标识方法,所述方法包括以下步骤:
步骤1:网表解析及相关量初始化,过程如下:
1.1)读取网表,提取电路的基本单元信息及其互连关系,并构建相对应的完整性链表LC;
1.2)利用基准法计算面向多输入向量的LC中各电路单元的敏感性值;
步骤2:电路单元的拓扑排序,过程如下:
2.1)从LC中提取与电路原始输出端直接互连的单元或输出引线数为0的单元,用u表示,删除单元u的输出引线并将其置入到有序序列S中;
2.2)若LC非空,则转至步骤2.3);否则,转至步骤3;
2.3)提取与单元u直接互连的单元,并置入到序列T中,且执行k=1;
2.4)若k≤|T|,则提取T中的第k个单元tk,然后在LC中删除tk与u直接互连的引线,并转至步骤2.5);否则,从LC中删除单元u并释放序列T,然后转至步骤2.1);
2.5)执行k=k+1,并转至步骤2.4);
步骤3:基于松弛法在序列S中标识出电路的敏感性路径,过程如下:
3.1)利用步骤1.2)的所得结果给S中各单元赋值,其中若任意两单元间存在互连边,则用排名靠前单元的敏感性值标示该互连边的权重,否则用‘∞’表示;然后执行i=1;
3.2)若i≤|S|,则提取S中的第i个单元ui及其所有直接互连的前序单元并置入到集合V中,并执行j=1且转至步骤3.3);否则,转至步骤3.6);
3.3)若j≤|V|,则提取V中的第j个单元vj,并利用式(1)度量经过单元vj的单元ui到电路原始输出端的敏感性水平t_s(uij),
t_s(uij)=w(vj→ui)+s(vj), (1)
执行j=j+1,并转至步骤3.3);否则,转到步骤3.4);
3.4)利用式(2)从步骤3.3)的结果中提取单元ui到电路原始输出端的敏感性水平s(ui);
s(ui)=min{t_u(ui1), t_u(ui2), …, t_u(ui|V|)}, (2)
3.5)执行i=i+1,并转至步骤3.2);
3.6)提取S中从电路原始输出端到电路原始输入端敏感性值最低所对应的互连电路单元并输出;
其中,|LC|,|T|,|S|与|V|分别指LC,T,S与V中元素的个数,w(vj→ui)指单元vj与单元ui间互连线的权重,min指提取集合中的最小元素。
本发明的技术构思为:为了实现快速计算,通过拓扑排序使明确各电路单元的前后序及互连关系。为保证精度,通过松弛法的迭代最优搜索策略完成了对各单元到电路原始输出端最佳敏感性的度量以实现目标。
在本发明中,首先,解析电路网表并利用基于基准法的敏感性单元定位方法初始化各单元的敏感性值。接着,对各电路单元实施拓扑排序。然后,基于单元的拓扑排序,利用松弛法完成对电路敏感性路径的标识。
本发明的有益效果主要表现在:利用基于基准化的敏感性单元定位方法给出的各单元敏感性值初始化了互连单元间的权重,从而解决了多输入向量驱动对敏感性路径标识所造成的影响。又以拓扑排序和松弛技术为主要技术手段,在线性时间内实现了面向可靠性的电路敏感性路径的快速有效标识。
附图说明
图1是一种基于松弛法的电路敏感性路径标识方法的流程图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1,一种基于松弛法的电路敏感性路径标识方法,包括以下步骤:
步骤1:网表解析及相关量初始化,过程如下:
1.1)读取网表,提取电路的基本单元信息及其互连关系,并构建相对应的完整性链表LC;
1.2)利用基准法计算面向多输入向量的LC中各电路单元的敏感性值;
步骤2:电路单元的拓扑排序,过程如下:
2.1)从LC中提取与电路原始输出端直接互连的单元或输出引线数为0的单元,用u表示,删除单元u的输出引线并将其置入到有序序列S中;
2.2)若LC非空,则转至步骤2.3);否则,转至步骤3;
2.3)提取与单元u直接互连的单元,并置入到序列T中,且执行k=1;
2.4)若k≤|T|,则提取T中的第k个单元tk,然后在LC中删除tk与u直接互连的引线,并转至步骤2.5);否则,从LC中删除单元u并释放序列T,然后转至步骤2.1);
2.5)执行k=k+1,并转至步骤2.4);
步骤3:基于松弛法在序列S中标识出电路的敏感性路径,过程如下:
3.1)利用步骤1.2)的所得结果给S中各单元赋值,其中若任意两单元间存在互连边,则用排名靠前单元的敏感性值标示该互连边的权重,否则用‘∞’表示;然后执行i=1;
3.2)若i≤|S|,则提取S中的第i个单元ui及其所有直接互连的前序单元并置入到集合V中,并执行j=1且转至步骤3.3);否则,转至步骤3.6);
3.3)若j≤|V|,则提取V中的第j个单元vj,并利用式(1)度量经过单元vj的单元ui到电路原始输出端的敏感性水平t_s(uij),
t_s(uij)=w(vj→ui)+s(vj), (1)
执行j=j+1,并转至步骤3.3);否则,转到步骤3.4);
3.4)利用式(2)从步骤3.3)的结果中提取单元ui到电路原始输出端的敏感性水平s(ui);
s(ui)=min{t_u(ui1),t_u(ui2),…,t_u(ui|V|)}, (2)
3.5)执行i=i+1,并转至步骤3.2);
3.6)提取S中从电路原始输出端到电路原始输入端敏感性值最低所对应的互连电路单元并输出;
其中,|LC|,|T|,|S|与|V|分别指LC,T,S与V中元素的个数,w(vj→ui)指单元vj与单元ui间互连线的权重,min指提取集合中的最小元素。
本实施例以拓扑排序和松弛法为主要技术手段,利用基准法所给出的面向多输入向量的单元敏感性值,使快速有效地实现了电路敏感性路径的标识,且还指出了路径上各单元的关键性水平。本发明有助于在电路设计的早期阶段,快速了解掌握不同结构电路间的可靠性水平,同时还有助于设计人员以较小代价提出可靠性改善方案。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。
Claims (1)
1.一种基于松弛法的电路敏感性路径标识方法,其特征在于,所述方法包括以下步骤:
步骤1:网表解析及相关量初始化,过程如下:
1.1)读取网表,提取电路的基本单元信息及其互连关系,并构建相对应的完整性链表LC;
1.2)利用基准法计算面向多输入向量的LC中各电路单元的敏感性值;
步骤2:电路单元的拓扑排序,过程如下:
2.1)从LC中提取与电路原始输出端直接互连的单元或输出引线数为0的单元,用u表示,删除单元u的输出引线并将其置入到有序序列S中;
2.2)若LC非空,则转至步骤2.3);否则,转至步骤3;
2.3)提取与单元u直接互连的单元,并置入到序列T中,且执行k=1;
2.4)若k≤|T|,则提取T中的第k个单元tk,然后在LC中删除tk与u直接互连的引线,并转至步骤2.5);否则,从LC中删除单元u并释放序列T,然后转至步骤2.1);
2.5)执行k=k+1,并转至步骤2.4);
步骤3:基于松弛法在序列S中标识出电路的敏感性路径,过程如下:
3.1)利用步骤1.2)的所得结果给S中各单元赋值,其中若任意两单元间存在互连边,则用排名靠前单元的敏感性值标示该互连边的权重,否则用‘∞’表示;然后执行i=1;
3.2)若i≤|S|,则提取S中的第i个单元ui及其所有直接互连的前序单元并置入到集合V中,并执行j=1且转至步骤3.3);否则,转至步骤3.6);
3.3)若j≤|V|,则提取V中的第j个单元vj,并利用式(1)度量经过单元vj的单元ui到电路原始输出端的敏感性水平t_s(uij),
t_s(uij)=w(vj→ui)+s(vj), (1)
执行j=j+1,并转至步骤3.3);否则,转到步骤3.4);
3.4)利用式(2)从步骤3.3)的结果中提取单元ui到电路原始输出端的敏感性水平s(ui);
s(ui)=min{t_u(ui1),t_u(ui2),…,t_u(ui|V|)}, (2)
3.5)执行i=i+1,并转至步骤3.2);
3.6)提取S中从电路原始输出端到电路原始输入端敏感性值最低所对应的互连电路单元并输出;
其中,|LC|,|T|,|S|与|V|分别指LC,T,S与V中元素的个数,w(vj→ui)指单元vj与单元ui间互连线的权重,min指提取集合中的最小元素。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911152342.4A CN111062175B (zh) | 2019-11-22 | 2019-11-22 | 一种基于松弛法的电路敏感性路径标识方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911152342.4A CN111062175B (zh) | 2019-11-22 | 2019-11-22 | 一种基于松弛法的电路敏感性路径标识方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111062175A CN111062175A (zh) | 2020-04-24 |
CN111062175B true CN111062175B (zh) | 2023-04-07 |
Family
ID=70298082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911152342.4A Active CN111062175B (zh) | 2019-11-22 | 2019-11-22 | 一种基于松弛法的电路敏感性路径标识方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111062175B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109522628A (zh) * | 2018-11-02 | 2019-03-26 | 浙江工业大学 | 一种面向多输入向量的关键性电路单元定位方法 |
CN110175357A (zh) * | 2019-04-23 | 2019-08-27 | 浙江工业大学 | 一种基于基准化分析的门级敏感性电路单元定位方法 |
CN110287538A (zh) * | 2019-05-29 | 2019-09-27 | 浙江工业大学 | 一种面向门级电路的精确快速敏感性单元定位方法 |
-
2019
- 2019-11-22 CN CN201911152342.4A patent/CN111062175B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109522628A (zh) * | 2018-11-02 | 2019-03-26 | 浙江工业大学 | 一种面向多输入向量的关键性电路单元定位方法 |
CN110175357A (zh) * | 2019-04-23 | 2019-08-27 | 浙江工业大学 | 一种基于基准化分析的门级敏感性电路单元定位方法 |
CN110287538A (zh) * | 2019-05-29 | 2019-09-27 | 浙江工业大学 | 一种面向门级电路的精确快速敏感性单元定位方法 |
Non-Patent Citations (1)
Title |
---|
肖杰 ; 李伟 ; 江建慧 ; 杨旭华 ; 高楠 ; 胡海根 ; .一种考虑屏蔽效应的电路输入向量敏感性计算方法.计算机学报.2017,(10),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111062175A (zh) | 2020-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102054100B (zh) | 一种基于静态分析的rtl设计错误检测方法和系统 | |
Venkataraman et al. | A technique for logic fault diagnosis of interconnect open defects | |
US5640403A (en) | Fault diagnosis method for a sequential circuit | |
US6748572B2 (en) | Power supply network analyzing method, computer program for executing the method, storage medium and power supply network analyzing apparatus | |
US4791578A (en) | Logic gate system design | |
CN104215893A (zh) | 基于信号概率的电路可靠性评估方法 | |
US9965575B2 (en) | Methods and systems for correcting X-pessimism in gate-level simulation or emulation | |
US20230252212A1 (en) | Testbench for sub-design verification | |
CN115952754B (zh) | 用于生成标准单元目标显示结构的数据处理系统 | |
US8266573B2 (en) | Method and system for test point insertion | |
CN111062175B (zh) | 一种基于松弛法的电路敏感性路径标识方法 | |
CN105372579B (zh) | 一种快速有效的电路单元重要性测度方法 | |
CN106815209B (zh) | 一种维吾尔文农业技术术语识别方法 | |
Wahba et al. | Design error diagnosis in sequential circuits | |
Wahba et al. | A method for automatic design error location and correction in combinational logic circuits | |
US20040194043A1 (en) | Method and apparatus for signal electromigration analysis | |
JP4805604B2 (ja) | 故障診断方法、故障診断装置、及び故障診断プログラム | |
Ladhar et al. | Efficient and accurate method for intra-gate defect diagnoses in nanometer technology and volume data | |
CN109543316B (zh) | 提取版图不同模块连接关系的方法 | |
Pontes et al. | The suitability of the spr-mp method to evaluate the reliability of logic circuits | |
CN104133931B (zh) | 用于检测组合等效电路设计中的相应路径的方法和系统 | |
US20080091987A1 (en) | Circuit designing program and circuit designing system having function of test point insetion | |
CN101794328B (zh) | 针对门输出负载的快速且准确的估计 | |
JPH11160400A (ja) | 順序回路の故障箇所推定方法及び故障箇所推定における候補抽出並びにその重み付け方法更にはその装置 | |
US7650579B2 (en) | Model correspondence method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |