CN116702678B - 一种融合深度学习和群智能算法的dtco优化方法 - Google Patents

一种融合深度学习和群智能算法的dtco优化方法 Download PDF

Info

Publication number
CN116702678B
CN116702678B CN202310960175.6A CN202310960175A CN116702678B CN 116702678 B CN116702678 B CN 116702678B CN 202310960175 A CN202310960175 A CN 202310960175A CN 116702678 B CN116702678 B CN 116702678B
Authority
CN
China
Prior art keywords
model
initial
data set
dtco
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310960175.6A
Other languages
English (en)
Other versions
CN116702678A (zh
Inventor
李斌
黄奕铭
吴朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202310960175.6A priority Critical patent/CN116702678B/zh
Publication of CN116702678A publication Critical patent/CN116702678A/zh
Application granted granted Critical
Publication of CN116702678B publication Critical patent/CN116702678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/004Artificial life, i.e. computing arrangements simulating life
    • G06N3/006Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/0499Feedforward networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/06Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/10Internal combustion engine [ICE] based vehicles
    • Y02T10/40Engine management systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种融合深度学习和群智能算法的DTCO优化方法,属于芯片研发中工艺设计协同优化的技术领域,利用该方法可以构建出更强大的DTCO替代模型,以便快速评估芯片的性能和优化设计参数,具有模型优化效率高、准确性好的特点;包括如下步骤:S1获取器件在电路仿真中的常用属性,创建器件模型初始数据集,进行标记编码和预处理后得器件模型预处理数据集;S2创建Spice Model初始替代模型;S3利用器件模型预处理数据集训练Spice Model初始替代模型,得到准确表征半导体器件模型;S4将Spice Model初始替代模型进行封装得到Verilog‑A替代模型,替换电路中的所有基于工艺库的器件模型;S5对电路网表再次进行仿真,基于群智能算法针对目标性能进行参数调优,多轮迭代。

Description

一种融合深度学习和群智能算法的DTCO优化方法
技术领域
本发明涉及芯片研发中工艺设计协同优化的技术领域,更具体地说,尤其涉及一种融合深度学习和群智能算法的DTCO优化方法。
背景技术
随着半导体器件的特征尺寸进入深纳米节点,结构从传统的平面结构进化到多栅结构,不断变化的设计方法带动了快速发展的技术需要。设计技术协同优化(DTCO)根据电路设计调整专用器件模型,突破传统的工艺开发(制造公司)和芯片设计(设计公司)之间反馈和迭代慢的限制,使得集成电路制造公司在工艺开发的过程中能充分考虑芯片设计的需求,提升芯片设计效率与芯片性能,充分挖掘工艺潜能,因此该技术得到了工业界和学术界的高度关注。在DTCO流程中,精准SPICE模型在工艺和设计之间起着关键作用。
然而,传统的DTCO流程中,用于芯片设计的精准Spice Model需要耗费大量时间进行仿真。为了快速评估器件的电路性能,亟需一种基于数据的替代模型,以适应技术的快速发展。在人工智能(AI)技术领域,机器学习算法如人工神经网络能够计算多元输入的非线性方程,模拟复杂物理方程,具备高精度的模型替代能力。
现有的会在多层神经网络的隐藏层引入残差结构,达到加深隐藏层深度,提升模型拟合能力的作用。然而浅层人工神经网络学习能力和泛化能力相对较差,需要加深网络结构。但是,简单地增加隐藏层容易导致神经网络梯度消失问题,从而降低模型精度。因此亟待设计一种性能更优、精确度更高的DTCO优化方法,以推动集成电路制造技术的快速发展。
发明内容
本发明的目的在于提供一种融合深度学习和群智能算法的DTCO优化方法,利用该方法可以构建出更强大的DTCO替代模型,以便快速评估芯片的性能和优化设计参数,具有模型优化效率高、准确性好的特点。
本发明的技术方案如下:
一种融合深度学习和群智能算法的DTCO优化方法,包括如下步骤:
S1、根据器件特性进行仿真,获取器件在电路仿真中的常用属性,创建器件模型初始数据集,对器件模型初始数据集进行标记编码和预处理后得器件模型预处理数据集;
S2、创建Spice Model初始替代模型,并对深层神经网络的隐藏层进行残差连接和多尺度融合处理;
S3、利用器件模型预处理数据集训练Spice Model初始替代模型,得到准确表征半导体器件模型,对准确表征半导体器件模型的输出数据进行解码和电学特性测试;
S4、将Spice Model初始替代模型进行封装得到数据可外推的Verilog-A替代模型,提取电路IP的电路网表,替换电路中的所有基于工艺库的器件模型;
S5、根据步骤S4中对完成工艺库器件模型替换的电路网表再次进行仿真,基于群智能算法针对目标性能进行参数调优,多轮迭代后得到优化的电路性能的器件参数组。
进一步的,所述的步骤S1中,所述的器件模型初始数据集包括器件名称、器件类型、电压偏置信息、几何结构、温度和工艺角,所述的电压偏置信息包括器件的Vgs、Vds、Vbs,所述的几何结构包括沟道长度、鳍高度、鳍宽度、鳍间距、栅极间距、氧化层厚度、掺杂信息。
进一步的,所述的步骤S1中,对所述的器件模型初始数据集进行标记编码和预处理包括数据清洗、归一化操作、添加信息标签、初始化权重、参数特征标准化及对器件几何结构的组合形式的数据扩充操作;
所述的参数特征标准化公式为:
其中,为器件模型初始数据集中量纲取值差异大的原数据,/>为不影响几何结构到电学性能映射的补偿极小数,/>为经处理输入到神经网络架构的输入数据;
器件几何结构进行基于物理关系的组合形式数据增强,作为输入到深层神经网络的器件模型预处理数据集,加速模型拟合:
{W、L、N、、/>、/>};
其中,W、L分别为器件的沟道宽度、沟道长度;N为晶体管的元器件数目,为沟道宽度、沟道长度比例形式的组合形式,/>为沟道宽度、沟道长度乘积形式的组合形式。
进一步的,所述步骤S2中,所述的Spice Model初始替代模型是利用虚拟Foundry软件创建,所述Spice Model初始替代模型的输出信息为电路仿真中器件各端口的电学特性I-V特性曲线、C-V特性曲线及跨导。
进一步的,所述步骤S2中,所述的Spice Model初始替代模型的创建步骤为建立器件结构模型、设置物理及电性模拟、运行仿真,并根据特定器件的结构,编写脚本从而批量生成器件工艺参数到电学性能参数的部分映射数据集。
进一步的,所述步骤S2中,对深层神经网络的隐藏层进行残差连接和多尺度融合处理中,进行残差连接表示为:
其中,为上一个阶段隐藏层的直接映射,/>为上一个阶段隐藏层经过多尺度融合的映射,/>为输出的下一阶段隐藏层;
每个结构隐藏层的多尺度融合连接表示为:
其中,为上一个阶段隐藏层的输入信号,/>、/>、/>分别为多尺度融合结构中第1、2、3级的权重矩阵,/>为偏量向量,/>为各级特征拼接而成的新特征信号,/>是融合层的权重矩阵,/>是融合层的偏置向量。
进一步的,所述步骤S3中,训练所述Spice Model初始替代模型使用误差逆向传播算法,直到Spice Model初始替代模型收敛或达到预设的停止条件时,停止训练得到准确表征半导体器件模型。
进一步的,将器件模型预处理数据集中训练时没有使用的器件模型预处理数据输入步骤S3得到的准确表征半导体器件模型,将准确表征半导体器件模型的输出进行解码为相应的电学特性,对解码后的数据进行预测,并与实际测量值进行比较,评估准确表征半导体器件模型的准确性和性能。
进一步的,所述步骤S5中,基于群智能算法针对目标性能进行参数调优的过程为计算再次仿真的器件模型性能指标的评估函数,更新器件参数的数值,直至评估函数达到设定值或者完成了设定的迭代次数后得到优化的电路性能的器件参数组;群智能算法的计算过程为:
器件参数群体成员的状态更新:
其中,为器件参数群体成员的状态,/>为器件参数群体成员的速度或变化量,函数/>和/>为器件参数群体成员的状态和速度的更新规则,/>为进行了更新后的器件参数群体成员状态,/>为进行了更新后的器件参数群体成员速度或变化量;
适应度函数的计算公式为:
其中,函数为评估器件参数群体成员的优劣程度,由基于目标性能指标的目标函数或性能指标定义。
与现有技术相比,本发明具有的有益效果为:
本发明的一种融合深度学习和群智能算法的DTCO优化方法,通过深度学习和群智能算法的结合可以实现高效的器件参数优化。利用深度学习算法和群智能算法两者的结合,可以充分发挥各自的优势,提高参数优化的效率和准确性。深度学习模型具有强大的模型表达能力和泛化能力,能够准确地捕捉芯片设计和制造之间的复杂关系。
通过融合群智能算法,可以进一步优化深度学习模型,使其更好地适应设计和制造的要求,提供准确的替代模型,用于快速评估芯片的性能和优化设计参数。深度学习和群智能算法的结合可以帮助实现更高效的设计空间探索。
深度学习模型可以对大规模的设计参数进行快速预测和评估,提供设计空间的全局视图。群智能算法可以在这个基础上进行精细的参数调优,帮助发现更优的设计解决方案。
通过融合深度学习和群智能算法进行DTCO优化,可以在设计阶段就充分考虑芯片制造的要求,提高设计效率和芯片性能。通过准确的替代模型和高效的参数优化,可以快速评估和优化不同的设计方案,提供更好的设计决策依据,从而降低开发时间和成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明的建模方法流程图;
图2为本发明的残差和多尺度融合结构图;
图3为群智能算法示意图。
具体实施方式
下面结合具体实施方式,对本发明的技术方案作进一步的详细说明,但不构成对本发明的任何限制。
参照图1至3所示,本发明的一种融合深度学习和群智能算法的DTCO优化方法,包括如下步骤:
S1、根据器件特性进行仿真,获取器件在电路仿真中的常用属性,创建器件模型初始数据集,对器件模型初始数据集进行标记编码和预处理后得器件模型预处理数据集。
进一步的,所述的器件模型初始数据集包括器件名称、器件类型、电压偏置信息、几何结构、温度和工艺角,所述的电压偏置信息包括器件的Vgs、Vds、Vbs,所述的几何结构包括沟道长度、鳍高度、鳍宽度、鳍间距、栅极间距、氧化层厚度、掺杂信息。将器件模型初始数据集的数据输入Spice Model初始替代模型。
对所述的器件模型初始数据集进行标记编码和预处理包括数据清洗、归一化操作、添加信息标签、初始化权重、参数特征标准化及对器件几何结构的组合形式的数据扩充操作;
所述的参数特征标准化公式为:
其中,为器件模型初始数据集中量纲取值差异大的原数据,/>为不影响几何结构到电学性能映射的补偿极小数,/>为经处理输入到神经网络架构的输入数据;
器件几何结构进行基于物理关系的组合形式数据增强,作为输入到深层神经网络的器件模型预处理数据集,加速模型拟合:
{W、L、N、、/>、/>};
其中,W、L分别为器件的沟道宽度、沟道长度;N为晶体管的元器件数目,为沟道宽度、沟道长度比例形式的组合形式,/>为沟道宽度、沟道长度乘积形式的组合形式。
S2、创建Spice Model初始替代模型,并对深层神经网络的隐藏层进行残差连接和多尺度融合处理,结构如图2所示,Spice Model初始替代模型为器件的工艺参数映射到电学性能参数集合的子映射集。例如,所述通用输入数据如IRDS社区的5nm技术节点半导体器件,输入信息为Vdd0 .7V,EOT1 .1nm,栅长18nm,栅间距48nm,鳍高50nm,鳍宽7nm,鳍间距28nm等,器件类型为n型和p型FinFET;输出数据为漏电流漏电压的伏安特性曲线。
进一步的,所述的Spice Model初始替代模型是利用虚拟Foundry软件创建,所述Spice Model初始替代模型的输出信息为电路仿真中器件各端口的电学特性I-V特性曲线、C-V特性曲线及跨导。例如,所述通用输入数据如IRDS社区的5nm技术节点半导体器件,输入信息为Vdd0 .7V,EOT1 .1nm,栅长18nm,栅间距48nm,鳍高50nm,鳍宽7nm,鳍间距28nm等,器件类型为n型和p型FinFET;输出数据为漏电流漏电压的伏安特性曲线。
所述的Spice Model初始替代模型的创建步骤为建立器件结构模型、设置物理及电性模拟、运行仿真,并根据特定器件的结构,编写脚本从而批量生成器件工艺参数到电学性能参数的部分映射数据集。
对深层神经网络的隐藏层进行残差连接和多尺度融合处理中,进行残差连接表示为:
其中,为上一个阶段隐藏层的直接映射,/>为上一个阶段隐藏层经过多尺度融合的映射,/>为输出的下一阶段隐藏层;
每个结构隐藏层的多尺度融合连接表示为:
其中,为上一个阶段隐藏层的输入信号,/>、/>、/>分别为多尺度融合结构中第1、2、3级的权重矩阵,/>、/>、/>为偏量向量,/>为各级特征拼接而成的新特征信号,/>是融合层的权重矩阵,/>是融合层的偏置向量。
S3、利用器件模型预处理数据集训练Spice Model初始替代模型,得到准确表征半导体器件模型,对准确表征半导体器件模型的输出数据进行解码和电学特性测试。
进一步的,训练所述Spice Model初始替代模型使用误差逆向传播算法,直到Spice Model初始替代模型收敛或达到预设的停止条件时,停止训练得到准确表征半导体器件模型。利用误差逆向传播算法,新模型的权重和偏置,以最小化误差。将输入数据提供给Spice Model初始替代模型,通过前向传播获得模型的输出。这些输出可以解码为相应的电学特性,如电流、电压等。
进一步的,将器件模型预处理数据集中训练时没有使用的器件模型预处理数据输入步骤S3得到的准确表征半导体器件模型,将准确表征半导体器件模型的输出进行解码为相应的电学特性,对解码后的数据进行预测,并与实际测量值进行比较,评估准确表征半导体器件模型的准确性和性能。
S4、将Spice Model初始替代模型进行封装得到数据可外推的Verilog-A替代模型,提取电路IP的电路网表,替换电路中的所有基于工艺库的器件模型。将基于深度学习的Spice Model初始替代模型封装为tbl存储文件,以Verilog-A语法对文件包进行调用。
S5、根据步骤S4中对完成工艺库器件模型替换的电路网表再次进行仿真,基于群智能算法针对目标性能进行参数调优,多轮迭代后得到优化的电路性能的器件参数组。
基于群智能算法针对目标性能进行参数调优的过程为计算再次仿真的器件模型性能指标的评估函数,更新器件参数的数值,直至评估函数达到设定值或者完成了设定的迭代次数后得到优化的电路性能的器件参数组;群智能算法的计算过程为:
器件参数群体成员的状态更新:
其中,为器件参数群体成员的状态,/>为器件参数群体成员的速度或变化量,函数/>和/>为器件参数群体成员的状态和速度的更新规则,/>为进行了更新后的器件参数群体成员状态,/>为进行了更新后的器件参数群体成员速度或变化量。
适应度函数的计算公式为:
其中,函数为评估器件参数群体成员的优劣程度,由基于目标性能指标的目标函数或性能指标定义。
基于提供的IP电路,对于电路网表中的每个器件单元,根据设计要求或经验设置初始的W、L、N等参数。如图3所示,所采用的群智能算法为自适应学习速率的人工鱼群算法,初始化器件参数W、L、N为人工鱼群的位置和速度,并设定初始学习率。根据当前位置计算每个鱼的适应度值,适应度指的是经仿真测试,电路性能相对目标性能指标(如功耗、速度、延迟等)的指标差值,并记录最优位置和适应度值。适应度更新公式为:
对于每个鱼,根据其当前位置和速度更新其位置,并根据适应度值更新学习率。位置更新公式为:
速度更新公式为:
学习率更新公式为:
如果当前位置的适应度值优于最优位置的适应度值,则更新最优位置和适应度值。判断是否满足终止条件,如达到最大迭代次数或适应度值满足要求。如果满足终止条件,则输出最优位置和适应度值作为算法的结果,否则则进行迭代。
在本实施例中,本发明的优化方法是基于虚拟Foundry软件进行器件特性仿真,建立基于深度学习的FinFET的Spice Model替代模型。输入信息包括器件属性和电压偏置等,输出信息为电学特性曲线。然后,对替代模型的输入输出信息进行标记编码和预处理,包括数据清洗、归一化操作等。接下来,在深层神经网络的隐藏层引入残差和多尺度融合结构,以加深模型深度并提升精度。利用误差逆向传播算法进行多轮训练,得到准确表征半导体器件模型的替代模型,并进行各个器件电学特性的测试。将基于深度学习的Spice Model子映射集封装为Verilog-A语法的替代模型,提取电路IP的电路网表,并替换电路中的每一个器件模型。然后,基于自适应学习率的人工鱼群算法动态地调整电路网表中的每个器件单元的参数,如W、L、N等,通过多轮迭代,优化电路性能。在每一轮迭代中,根据目标性能进行参数调优,并利用电路仿真器进行仿真验证,最终得到优化的电路性能的器件参数组。
本发明的优化方法,通过深度学习和群智能算法的结合可以实现高效的器件参数优化。利用深度学习算法和群智能算法两者的结合,可以充分发挥各自的优势,提高参数优化的效率和准确性。深度学习模型具有强大的模型表达能力和泛化能力,能够准确地捕捉芯片设计和制造之间的复杂关系。
通过融合群智能算法,可以进一步优化深度学习模型,使其更好地适应设计和制造的要求,提供准确的替代模型,用于快速评估芯片的性能和优化设计参数。深度学习和群智能算法的结合可以帮助实现更高效的设计空间探索。
深度学习模型可以对大规模的设计参数进行快速预测和评估,提供设计空间的全局视图。群智能算法可以在这个基础上进行精细的参数调优,帮助发现更优的设计解决方案。
通过融合深度学习和群智能算法进行DTCO优化,可以在设计阶段就充分考虑芯片制造的要求,提高设计效率和芯片性能。通过准确的替代模型和高效的参数优化,可以快速评估和优化不同的设计方案,提供更好的设计决策依据,从而降低开发时间和成本。
以上所述仅为本发明的较佳实施例,凡在本发明的精神和原则范围内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,包括如下步骤:
S1、根据器件特性进行仿真,获取器件在电路仿真中的常用属性,创建器件模型初始数据集,对器件模型初始数据集进行标记编码和预处理后得器件模型预处理数据集;
S2、创建Spice Model初始替代模型,并对深层神经网络的隐藏层进行残差连接和多尺度融合处理;
S3、利用器件模型预处理数据集训练Spice Model初始替代模型,得到准确表征半导体器件模型,对准确表征半导体器件模型的输出数据进行解码和电学特性测试;
S4、将Spice Model初始替代模型进行封装得到数据可外推的Verilog-A替代模型,提取电路IP的电路网表,替换电路中的所有基于工艺库的器件模型;
S5、根据步骤S4中对完成工艺库器件模型替换的电路网表再次进行仿真,基于群智能算法针对目标性能进行参数调优,多轮迭代后得到优化的电路性能的器件参数组;
所述的步骤S1中,所述的器件模型初始数据集包括器件名称、器件类型、电压偏置信息、几何结构、温度和工艺角,所述的电压偏置信息包括器件的Vgs、Vds、Vbs,所述的几何结构包括沟道长度、鳍高度、鳍宽度、鳍间距、栅极间距、氧化层厚度、掺杂信息;
所述的步骤S1中,对所述的器件模型初始数据集进行标记编码和预处理包括数据清洗、归一化操作、添加信息标签、初始化权重、参数特征标准化及对器件几何结构的组合形式的数据扩充操作;
所述的参数特征标准化公式为:
其中,为器件模型初始数据集中量纲取值差异大的原数据,/>为不影响几何结构到电学性能映射的补偿极小数,/>为经处理输入到神经网络架构的输入数据;
器件几何结构进行基于物理关系的组合形式数据增强,作为输入到深层神经网络的器件模型预处理数据集,加速模型拟合:
{W、L、N、、/>、/>};
其中,W、L分别为器件的沟道宽度、沟道长度;N为晶体管的元器件数目,为沟道宽度、沟道长度比例形式的组合形式,/>为沟道宽度、沟道长度乘积形式的组合形式;
所述步骤S5中,基于群智能算法针对目标性能进行参数调优的过程为计算再次仿真的器件模型性能指标的评估函数,更新器件参数的数值,直至评估函数达到设定值或者完成了设定的迭代次数后得到优化的电路性能的器件参数组;群智能算法的计算过程为:
器件参数群体成员的状态更新:
其中,为器件参数群体成员的状态,/>为器件参数群体成员的速度或变化量,函数/>和/>为器件参数群体成员的状态和速度的更新规则,/>为进行了更新后的器件参数群体成员状态,/>为进行了更新后的器件参数群体成员速度或变化量;
适应度函数的计算公式为:
其中,函数为评估器件参数群体成员的优劣程度,由基于目标性能指标的目标函数或性能指标定义。
2.根据权利要求1所述的一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,所述步骤S2中,所述的Spice Model初始替代模型是利用虚拟Foundry软件创建,所述Spice Model初始替代模型的输出信息为电路仿真中器件各端口的电学特性I-V特性曲线、C-V特性曲线及跨导。
3.根据权利要求2所述的一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,所述步骤S2中,所述的Spice Model初始替代模型的创建步骤为建立器件结构模型、设置物理及电性模拟、运行仿真,并根据特定器件的结构,编写脚本从而批量生成器件工艺参数到电学性能参数的部分映射数据集。
4.根据权利要求1所述的一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,所述步骤S2中,对深层神经网络的隐藏层进行残差连接和多尺度融合处理中,进行残差连接表示为:
其中,为上一个阶段隐藏层的直接映射,/>为上一个阶段隐藏层经过多尺度融合的映射,/>为输出的下一阶段隐藏层;
每个结构隐藏层的多尺度融合连接表示为:
其中,为上一个阶段隐藏层的输入信号,/>、/>、/>分别为多尺度融合结构中第1、2、3级的权重矩阵,/>、/>、/>为偏量向量,/>为各级特征拼接而成的新特征信号,/>是融合层的权重矩阵,/>是融合层的偏置向量。
5.根据权利要求1所述的一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,所述步骤S3中,训练所述Spice Model初始替代模型使用误差逆向传播算法,直到SpiceModel初始替代模型收敛或达到预设的停止条件时,停止训练得到准确表征半导体器件模型。
6.根据权利要求5所述的一种融合深度学习和群智能算法的DTCO优化方法,其特征在于,将器件模型预处理数据集中训练时没有使用的器件模型预处理数据输入步骤S3得到的准确表征半导体器件模型,将准确表征半导体器件模型的输出进行解码为相应的电学特性,对解码后的数据进行预测,并与实际测量值进行比较,评估准确表征半导体器件模型的准确性和性能。
CN202310960175.6A 2023-08-02 2023-08-02 一种融合深度学习和群智能算法的dtco优化方法 Active CN116702678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310960175.6A CN116702678B (zh) 2023-08-02 2023-08-02 一种融合深度学习和群智能算法的dtco优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310960175.6A CN116702678B (zh) 2023-08-02 2023-08-02 一种融合深度学习和群智能算法的dtco优化方法

Publications (2)

Publication Number Publication Date
CN116702678A CN116702678A (zh) 2023-09-05
CN116702678B true CN116702678B (zh) 2024-01-30

Family

ID=87839475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310960175.6A Active CN116702678B (zh) 2023-08-02 2023-08-02 一种融合深度学习和群智能算法的dtco优化方法

Country Status (1)

Country Link
CN (1) CN116702678B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117313620B (zh) * 2023-10-17 2024-03-15 华南理工大学 一种基于多任务深度学习符号回归的dtco公式建模方法
CN117473932A (zh) * 2023-10-27 2024-01-30 华南理工大学 一种敏捷设计库驱动的dtco高效优化方法
CN117574844A (zh) * 2023-11-23 2024-02-20 华南理工大学 一种自监督学习的dtco工艺参数性能规格反馈方法
CN117313552B (zh) * 2023-11-28 2024-02-02 菏泽学院 半导体器件建模方法、系统及电子设备
CN117494119B (zh) * 2023-12-27 2024-03-22 北京淇瑀信息科技有限公司 一种基于群智能优化算法的模型构建方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113591298A (zh) * 2021-07-27 2021-11-02 武汉理工大学 一种基于深度神经网络的光学结构优化设计方法
CN114997092A (zh) * 2022-06-16 2022-09-02 南京邮电大学 基于机器学习和模型的半导体器件电学特性仿真方法
CN115345106A (zh) * 2022-07-14 2022-11-15 贝叶斯电子科技(绍兴)有限公司 电子器件的Verilog-A模型构建方法、系统及设备
CN115481570A (zh) * 2022-09-22 2022-12-16 华南理工大学 一种基于残差网络的dtco建模方法
CN115965807A (zh) * 2022-09-27 2023-04-14 北京吉利学院 基于超参数优化的TransCNN医学眼底图像分类算法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685163B2 (en) * 2017-03-01 2020-06-16 Synopsys, Inc. Computationally efficient nano-scale conductor resistance model
CN110245436B (zh) * 2019-06-19 2021-03-30 山东大学 一种基于遗传算法和机器学习的并行模拟电路优化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113591298A (zh) * 2021-07-27 2021-11-02 武汉理工大学 一种基于深度神经网络的光学结构优化设计方法
CN114997092A (zh) * 2022-06-16 2022-09-02 南京邮电大学 基于机器学习和模型的半导体器件电学特性仿真方法
CN115345106A (zh) * 2022-07-14 2022-11-15 贝叶斯电子科技(绍兴)有限公司 电子器件的Verilog-A模型构建方法、系统及设备
CN115481570A (zh) * 2022-09-22 2022-12-16 华南理工大学 一种基于残差网络的dtco建模方法
CN115965807A (zh) * 2022-09-27 2023-04-14 北京吉利学院 基于超参数优化的TransCNN医学眼底图像分类算法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于ANSYS软件的功率器件寄生电容建模分析;谢鹏飞;方华松;刘朝瑜;;船电技术(04);全文 *

Also Published As

Publication number Publication date
CN116702678A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN116702678B (zh) 一种融合深度学习和群智能算法的dtco优化方法
KR20200119192A (ko) 트랜지스터의 축약 뉴럴 네트워크 모델링 시스템 및 그 방법
CN111352965B (zh) 序列挖掘模型的训练方法、序列数据的处理方法及设备
US10678971B2 (en) Space exploration with Bayesian inference
CN106570293B (zh) 一种基于eptm模型的电路信号可靠性的概率计算方法
CN112507209B (zh) 一种基于陆地移动距离进行知识蒸馏的序列推荐方法
CN115017850A (zh) 一种数字集成电路优化方法
US8352895B2 (en) Model library implementation and methodology for worst case performance modeling for SRAM cells
US20220121800A1 (en) Methods of generating circuit models and manufacturing integrated circuits using the same
Wang et al. Adaptive LASSO for varying-coefficient partially linear measurement error models
Cao et al. A timing prediction framework for wide voltage design with data augmentation strategy
CN115481570B (zh) 一种基于残差网络的dtco建模方法
CN116976249A (zh) 用于增量映射优化的基于可满足性的再替换
CN116090390A (zh) 基于深度学习的finfet器件直流特性预测方法
Agarwal et al. Fast and efficient ResNN and Genetic optimization for PVT aware performance enhancement in digital circuits
WO2023056642A1 (zh) 用于识别电路系统中的目标电路的方法和电子设备
Calderhead et al. Sparse approximate manifolds for differential geometric mcmc
CN116068329A (zh) 一种基于迁移学习的输电线路故障分类与定位方法
CN116861782B (zh) 基于机器学习和节点有效电容的线延时预测方法
US11669667B2 (en) Automatic test pattern generation (ATPG) for parametric faults
Zheng et al. A Hybrid Modelling Approach for the Digital Twin of Device Fabrication
Dutta et al. Learning of multi-dimensional analog circuits through generative adversarial network (GAN)
Ni et al. Numerical Coarsening with Neural Shape Functions
Cheng et al. Signal Integrity Analysis Based on SVR Improved Algorithm
CN117236246A (zh) 一种考虑多输入转换效应的单元时序预测方法、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant