JP4850176B2 - 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス - Google Patents
遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス Download PDFInfo
- Publication number
- JP4850176B2 JP4850176B2 JP2007521262A JP2007521262A JP4850176B2 JP 4850176 B2 JP4850176 B2 JP 4850176B2 JP 2007521262 A JP2007521262 A JP 2007521262A JP 2007521262 A JP2007521262 A JP 2007521262A JP 4850176 B2 JP4850176 B2 JP 4850176B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- current
- signal
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00032—Dc control of switching transistors
- H03K2005/00039—Dc control of switching transistors having four transistors serially
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特願2005−177851 出願日 2005年6月17日
Claims (14)
- 入力信号を遅延させて出力する遅延回路であって、
前記入力信号を受け取り、前記入力信号を遅延させて出力する第1の遅延ブロックと、
前記第1の遅延ブロックが出力する遅延信号を遅延させて出力する第2の遅延ブロックと、
前記第2の遅延ブロックにおける遅延量を制御する第2の遅延制御ブロックと
を備え、
前記第1の遅延ブロック及び前記第2の遅延ブロックはそれぞれ、
前記入力信号を受け取り、前記入力信号を遅延させて出力する第1の遅延素子と、
前記第1の遅延素子が出力する遅延信号を受け取り、前記第1の遅延素子において生じる前記遅延信号の波形のなまりを補正して出力するバッファと
を有し、
前記第2の遅延制御ブロックは、
前記第1の遅延ブロックに入力される前記入力信号を分岐して受け取り、遅延量を制御するための遅延設定データを、前記第1の遅延ブロックに入力される信号に応じて取り込むフリップフロップと、
前記フリップフロップが取り込んだ前記遅延設定データに基づいて、前記第2の遅延ブロックにおける遅延量を制御する遅延制御部と
を有する遅延回路。 - 前記第1の遅延ブロックの前記バッファは、直列に接続された2つのインバータを有し、
前記第1の遅延ブロックは、前記第1の遅延ブロックに入力される前記信号を、直列に接続された2つのインバータを介して前記第2の遅延制御ブロックに入力する請求項1に記載の遅延回路。 - 前記第1の遅延ブロックにおける遅延量を制御する第1の遅延制御ブロックと、
前記第2の遅延制御ブロックに前記第1の遅延制御ブロックから遅延設定データを入力する直列に接続された2つのインバータと、
前記第1の遅延ブロックの前記バッファと、前記第2の遅延ブロックの前記第1の遅延素子との間に直列に接続された2つのインバータと、を更に備える請求項1または2に記載の遅延回路。 - 前記第1の遅延ブロック及び前記第2の遅延ブロックはそれぞれ、
前記バッファが出力する前記遅延信号を受け取り、前記遅延信号を遅延させて出力する第2の遅延素子を更に備える請求項1から3のいずれか一項に記載の遅延回路。 - 前記第1の遅延制御ブロック及び前記第2の遅延制御ブロックは、前記第1の遅延ブロック及び前記第2の遅延ブロックにおける遅延量を略同一の値に制御する
請求項3に記載の遅延回路。 - 前記第1の遅延制御ブロックは、
前記遅延設定データを、与えられるトリガ信号に応じて取り込むフリップフロップと、
前記フリップフロップが取り込んだ前記遅延設定データに基づいて、前記第1の遅延ブロックにおける遅延量を制御する遅延制御部と
を有し、
前記第2の遅延制御ブロックの前記フリップフロップは、前記第1の遅延制御ブロックの前記フリップフロップが出力する前記遅延設定データを、前記第1の遅延ブロックに入力される信号に応じて取り込む
請求項5に記載の遅延回路。 - 前記第1の遅延素子及び前記第2の遅延素子は、予め設定される遅延設定データに応じた遅延量をそれぞれ生成する可変遅延素子であり、
前記バッファは、前記遅延設定データによらず略一定の遅延量を生成する素子である
請求項4に記載の遅延回路。 - 前記第1の遅延素子は、前記入力信号を遅延及び反転させた前記遅延信号を出力する第1のインバータを有し、
前記第2の遅延素子は、前記遅延信号を遅延及び反転させて出力する第2のインバータを有し、
前記バッファは、前記遅延信号を、直列に接続された2つのインバータを介して前記第2の遅延素子へ出力する
請求項7に記載の遅延回路。 - 前記第1の遅延素子は、前記第1のインバータの電源電流を制御することにより、前記第1のインバータにおける遅延量を制御する第1の電流源を更に有し、
前記第2の遅延素子は、前記第2のインバータの電源電流を制御することにより、前記第2のインバータにおける遅延量を制御する第2の電流源を更に有し、
前記遅延回路は、前記第1の電流源及び前記第2の電流源が生成する前記電源電流を制御する遅延制御ブロックを更に備える
請求項8に記載の遅延回路。 - 前記遅延制御ブロックは、
与えられる遅延設定データに応じた基本電圧を生成する電圧生成部と、
前記第1の電流源及び前記第2の電流源に前記電源電流を生成させるべく、前記第1の電流源及び前記第2の電流源の特性に応じて、前記基本電圧を制御電圧に変換し、前記第1の電流源及び前記第2の電流源に供給する電圧変換部と
を有する請求項9に記載の遅延回路。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する試験パターンを生成するパターン発生器と、
前記被試験デバイスに供給する試験信号を、前記試験パターンに基づいて成形し、前記被試験デバイスに供給する波形成形器と、を備え、
前記波形成形器が、請求項1から10のいずれか一項に記載の遅延回路を有し、前記試験信号を前記被試験デバイスに供給するタイミングを制御するタイミング信号を生成するタイミング発生器を有する試験装置。 - 被試験デバイスを試験する試験装置に用いられる、請求項1から10のいずれか一項に記載の遅延回路を備えるテストモジュール。
- 動作回路と、動作回路と信号の授受を行う、請求項1から10のいずれか一項に記載の遅延回路とを備える電子デバイス。
- 基準信号に基づいてタイミング信号を生成する、請求項1から10のいずれか一項に記載の遅延回路を備えるタイミング発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007521262A JP4850176B2 (ja) | 2005-06-17 | 2006-06-09 | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177851 | 2005-06-17 | ||
JP2005177851 | 2005-06-17 | ||
JP2007521262A JP4850176B2 (ja) | 2005-06-17 | 2006-06-09 | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
PCT/JP2006/311606 WO2006134837A1 (ja) | 2005-06-17 | 2006-06-09 | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006134837A1 JPWO2006134837A1 (ja) | 2009-01-08 |
JP4850176B2 true JP4850176B2 (ja) | 2012-01-11 |
Family
ID=37532200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007521262A Expired - Fee Related JP4850176B2 (ja) | 2005-06-17 | 2006-06-09 | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス |
Country Status (4)
Country | Link |
---|---|
US (2) | US7382117B2 (ja) |
JP (1) | JP4850176B2 (ja) |
TW (1) | TWI396858B (ja) |
WO (1) | WO2006134837A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382117B2 (en) * | 2005-06-17 | 2008-06-03 | Advantest Corporation | Delay circuit and test apparatus using delay element and buffer |
US8466728B2 (en) * | 2006-02-23 | 2013-06-18 | Agere Systems Llc | Enhanced delay matching buffer circuit |
US7724811B2 (en) * | 2006-09-26 | 2010-05-25 | Advantest Corporation | Delay circuit, jitter injection circuit, and test apparatus |
US8004337B2 (en) * | 2007-01-30 | 2011-08-23 | Dolpan Audio, Llc | Digital delay circuit |
US7539592B2 (en) * | 2007-03-23 | 2009-05-26 | Advantest Corporation | Test apparatus and electronic device |
US8279155B2 (en) * | 2009-05-11 | 2012-10-02 | Himax Technologies Limited | Source driver and display utilizing the source driver |
US8212758B2 (en) * | 2009-05-11 | 2012-07-03 | Himax Technologies Limited | Source driver and display utilizing the source driver |
US9614496B1 (en) * | 2015-11-24 | 2017-04-04 | Analog Devices, Inc. | Filter circuits with emitter follower transistors and servo loops |
US9634651B1 (en) * | 2016-07-14 | 2017-04-25 | Novatek Microelectronics Corp. | Delay apparatus |
US12095467B2 (en) * | 2022-10-26 | 2024-09-17 | Qualcomm Incorporated | Compact digital delay locked loop |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03144383A (ja) * | 1989-10-30 | 1991-06-19 | Advantest Corp | アナログ―ディジタル混成ic用試験装置 |
JPH03171812A (ja) * | 1989-10-16 | 1991-07-25 | Advanced Micro Devices Inc | 温度自動補償一定時間遅延回路 |
JPH05268009A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | ディレイ回路 |
JPH08330921A (ja) * | 1995-06-02 | 1996-12-13 | Advantest Corp | 可変遅延回路 |
JPH0918303A (ja) * | 1995-04-26 | 1997-01-17 | Advantest Corp | 遅延回路を備えた集積回路装置 |
JPH0946195A (ja) * | 1995-07-26 | 1997-02-14 | Advantest Corp | 可変遅延回路 |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2000332583A (ja) * | 1999-05-17 | 2000-11-30 | Advantest Corp | 遅延信号生成装置および半導体試験装置 |
JP2002118449A (ja) * | 1999-07-07 | 2002-04-19 | Advantest Corp | 可変遅延回路 |
JP2003017988A (ja) * | 2001-06-29 | 2003-01-17 | Advantest Corp | 遅延回路、及び試験装置 |
JP2005159963A (ja) * | 2003-11-28 | 2005-06-16 | Advantest Corp | 高周波遅延回路、及び試験装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660647A (en) * | 1969-12-24 | 1972-05-02 | Us Navy | Automatic signal delay tracking system |
JPS60247942A (ja) * | 1984-05-23 | 1985-12-07 | Advantest Corp | 半導体メモリ試験装置 |
US5097208A (en) * | 1990-12-05 | 1992-03-17 | Altera Corporation | Apparatus and method for measuring gate delays in integrated circuit wafers |
US6300807B1 (en) * | 1998-09-04 | 2001-10-09 | Hitachi, Ltd. | Timing-control circuit device and clock distribution system |
JP4251707B2 (ja) * | 1999-04-02 | 2009-04-08 | 株式会社アドバンテスト | 半導体デバイス試験装置及び試験方法 |
JP2001126471A (ja) * | 1999-10-27 | 2001-05-11 | Mitsubishi Electric Corp | 半導体集積回路 |
US6995554B2 (en) * | 2004-06-16 | 2006-02-07 | Agilent Technologies, Inc. | Delay-locked loop and a method of testing a delay-locked loop |
US7382117B2 (en) * | 2005-06-17 | 2008-06-03 | Advantest Corporation | Delay circuit and test apparatus using delay element and buffer |
-
2005
- 2005-06-29 US US11/172,450 patent/US7382117B2/en not_active Expired - Fee Related
-
2006
- 2006-06-09 JP JP2007521262A patent/JP4850176B2/ja not_active Expired - Fee Related
- 2006-06-09 WO PCT/JP2006/311606 patent/WO2006134837A1/ja active Application Filing
- 2006-06-15 TW TW095121371A patent/TWI396858B/zh not_active IP Right Cessation
-
2007
- 2007-09-24 US US11/903,726 patent/US20080258714A1/en not_active Abandoned
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171812A (ja) * | 1989-10-16 | 1991-07-25 | Advanced Micro Devices Inc | 温度自動補償一定時間遅延回路 |
JPH03144383A (ja) * | 1989-10-30 | 1991-06-19 | Advantest Corp | アナログ―ディジタル混成ic用試験装置 |
JPH05268009A (ja) * | 1992-03-17 | 1993-10-15 | Fujitsu Ltd | ディレイ回路 |
JPH0918303A (ja) * | 1995-04-26 | 1997-01-17 | Advantest Corp | 遅延回路を備えた集積回路装置 |
JPH08330921A (ja) * | 1995-06-02 | 1996-12-13 | Advantest Corp | 可変遅延回路 |
JPH0946195A (ja) * | 1995-07-26 | 1997-02-14 | Advantest Corp | 可変遅延回路 |
JPH11304888A (ja) * | 1998-04-17 | 1999-11-05 | Advantest Corp | 半導体試験装置 |
JP2000332583A (ja) * | 1999-05-17 | 2000-11-30 | Advantest Corp | 遅延信号生成装置および半導体試験装置 |
JP2002118449A (ja) * | 1999-07-07 | 2002-04-19 | Advantest Corp | 可変遅延回路 |
JP2003017988A (ja) * | 2001-06-29 | 2003-01-17 | Advantest Corp | 遅延回路、及び試験装置 |
JP2005159963A (ja) * | 2003-11-28 | 2005-06-16 | Advantest Corp | 高周波遅延回路、及び試験装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060284662A1 (en) | 2006-12-21 |
US7382117B2 (en) | 2008-06-03 |
JPWO2006134837A1 (ja) | 2009-01-08 |
TW200700758A (en) | 2007-01-01 |
US20080258714A1 (en) | 2008-10-23 |
TWI396858B (zh) | 2013-05-21 |
WO2006134837A1 (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850176B2 (ja) | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス | |
US6888482B1 (en) | Folding analog to digital converter capable of calibration and method thereof | |
CN106656123B (zh) | 数字时钟占空比校正 | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
US20060267656A1 (en) | Delay circuit, and testing apparatus | |
US10659027B2 (en) | Comparator circuitry | |
JP2017163547A (ja) | コンパレータで用いる回路 | |
US8947287B2 (en) | Pipeline A/D converter and A/D converting method | |
JP6746546B2 (ja) | アナログ/デジタル変換回路及び無線通信機 | |
JP2001320250A (ja) | オフセット補正回路、オフセット補正電圧生成回路、および積算回路 | |
US8269539B2 (en) | Method for calibrating and controlling signal slew rate, and output stage using the same | |
KR100623343B1 (ko) | 레귤레이터 | |
US20100019795A1 (en) | Variable delay circuit, timing generator and semiconductor testing apparatus | |
KR20150072972A (ko) | 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기 | |
CN108291936B (zh) | 一种用于提供电流脉冲的电路和方法 | |
KR100615708B1 (ko) | 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 | |
JP2009049681A (ja) | スキュー調整回路 | |
CN111399574B (zh) | 一种可编程电压源 | |
KR101295190B1 (ko) | 스위치드 캐패시터 연산증폭기 | |
KR100912967B1 (ko) | 센스증폭기 및 반도체메모리장치의 수신회로 | |
KR101331207B1 (ko) | 레퍼런스 전압 공급 회로 | |
JP2006038484A (ja) | 電圧電流発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |