JPH03144383A - アナログ―ディジタル混成ｉｃ用試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばディジタルオーディオ用ＩＣ或はモデ
ム等のようにアナログ系とディジタル系の回路が混在す
るＩＣを試験することに用いるアナログ−ディジタル混
成ＩＣ用試験装置に関する。

「従来の技術」 本出願人は先に１特願昭６３−１１６７３１号」により
アナログ−ディジタル混成ＩＣ用試験装置を提案した。

この先に提案したアナログ−ディジタル混成ＩＣ用試験
装置は第３図に示すようにディジタル試験回路２と、ア
ナログ試験回路３とを具備し、その特徴とする構成はデ
ィジタル試験回路２に同期化回路１５を設け、この同期
化回路１５にアナログ試験回路３のタイミング発生器８
からタイミングクロックを与え、ディジタル試験用タイ
ミング発生器４から出力されるクロックの周波数をアナ
ログ試験用タイミング発生器８が出力するクロックの周
波数に同期させるように構成した点である。

つまりアナログ試験回路３ではジンクの少ないクロツタ
によってＤＡ変換器９及びＡＤ変換器１１を動作させる
必要がある。

これに対しディジタル試験回路２で用いられるタイミン
グ信号はその周期を高い分解能で変化させる必要がある
。この要求を満すため、ディジタル試験回路２のタイミ
ング発生器４ではクロック信号を遅延時間が異なる遅延
素子で遅延させ、その遅延時間を切替ることによってク
ロックの周期を微細に変化させることができるように構
成している。

このためディジクル試験回路２で用いられるクロックに
は遅延素子の遅延時間の誤差等によって比較的大きなジ
ッタを含むことになる。

このような理由から先の提案の前はディジタル試験回路
２と、アナログ試験回路３に別々にタイミング発生器を
設けていた。

然し乍ら被試験ＩＣＩのディジタル回路の動作と、アナ
ログ回路の動作は互に同期した状態で動作させなければ
ならないから、ディジタル試験回路２とアナログ試験回
路３に設けたタイミング発生器を同期させているが、同
期して動作する周波数範囲が狭いため充分な試験を行な
うことができない不都合があった。

従って先に提案した装置では第３図に示すようにアナロ
グ試験回路３に設けたタイミング発生器８から出力され
るクロックをディジタル試験回路２に取込み、このクロ
ックによってディジタル試験回路２のタイミング発生器
４の周波数を同期化して動作させるように構成したもの
である。

このように構成すればディジタル試験回路２とアナログ
試験回路３を同期して動作させることができ、その動作
可能な周波数範囲を広く採ることができる利点が得られ
る。

「発明が解決しようとする課題」 先に提案した装置において同期化回路１５は第４図に示
すように位相比較器１５Ｂと、電圧制ｊｎ型水晶発振器
１５Ａとを含むフェイズロックループによって構成され
る。

このように同期化回路１５はフェイズロックループを含
む構造のため試験項目の変更毎に同期化回路１５の動作
が安定するまでの時間、試験を待たなければならない不
都合が生し、これがために試験に要する時間が長くなる
欠点か生しる。

この様子を第５図を用いて説明する。パターン発生器５
に第５図Ａに示すスタート指令信号Ｐ。

が与えられると、パターン発生器５はタイミング発生器
４に第５図Ｂに示すクロック制御信号Ｐｂを出力する。

タイミング発生器４はクロック制御信号Ｐ、が与えられ
るとプログラマブル分周器１３Ａの内部に設けられたゲ
ー）１３ＡＡが開に制御され、プログラマブル分周器１
３Ａから第５図Ｃに示すクロックＰＣを出力する。この
クロックＰＣが切替回路１３Ｂで選択された遅延素子を
通じて遅延回路群１４を通して出力される。この遅延回
路群１４を通して出力されるクロックＰ、（第５図Ｄ）
がパターン発生器５に与えられ、試験パターン信号が出
力される。パターン発生器５から出力される試験パター
ン信号のパターン数が第１項目の試験に必要な数だけ出
力されるとパターン発生器５から出力されているクロッ
ク制御信号Ｐ、はＬ論理に落ち、プログラマブル分周器
１３Ａに設けられたゲート１３ＡＡを閉しる。この結果
クロックＰ。

とＰ４は停止し、次の試験項目のスタート指令信号Ｐ、
によってクロックＰＣとＰ４の発生が再開される。

ここで同期化回路１５はフェイズロンクループによって
構成されるから、プログラマブル分周器１３Ａに設けた
ゲート１３ＡＡが閉になると、フェイズロックループは
開放状態となり、この状態では電圧制御型水晶発振器１
５Δは自由発振状態となり、発振周波数がアナログ試験
用クロック発生器８の周波数からずれてしまう不都合が
生しる。

電圧制御型水晶発振器１５Ａの発振周波数がずれた状態
でゲート１３ＡＡが開となり、フェイズロックループが
閉したとしても電圧制御型水晶発振器１５Ａの周波数は
直ちに元の周波数に戻らない。

このために電圧制御型水晶発振器の周波数が充分安定す
るまで実波形発生器６から第５図已に示すようにダミー
パターンｐＨｌを出力させ、アナログ側クロックＰ、の
周波数が安定した時点から試験パターン信号Ｐ、！を出
力するようにしている。

試験は第１項目、第２項目、第３項目・・・・・・の順
に順次行なわれるが、第１項目の試験が終了するとパタ
ーン発生器５はタイミング制御信号Ｐ、の発生を停止し
、タイミング発生器４はクロックＰ４の発生を中断する
。次の試験のスタート指令信号Ｐ、がパターン発生器５
に与えられると再びクロック制御信号Ｐ、を出力し、タ
イミング発生器４からクロックＰ１を出力する。

このように試験項目の終了毎にクロックＰｄの発生が中
断されるから次の試験の開始毎に同期化回路１５の応答
の遅れ時間τ１だけ試験の開始が遅れる。

従って一個の被試験ＩＣＩを試験するに要する時間が長
くなる欠点が生じる。

この発明の目的は同期化回路を設けた構造のアナログ−
ディジタル混成ＩＣ用試験装置において、試験項目終了
毎に同期化回路を構成するスエイズロックルーブを開放
させることなく、従ってループを構成した状態を維持さ
せて電圧制御型水晶発振器の発振周波数を安定化させ、
次の試験項目の開始に当って試験開始タイミングを遅ら
せることなく、直ちに試験を開始することができるアナ
ログ−ディジクル混成ＩＣ用試験装置を提供しようとす
るものである。

「課題を解決するための手段」 この発明ではディジタル試験用タイミング発生器に同期
化回路を設け、この同期化回路によってディジタル試験
用タイミング発生器から出力されるクロックの周波数を
アナログ試験用タイミング発生器から出力されるタイミ
ング信号に同期させるように構成したアナログ−ディジ
クル混成ＩＣ用試験装置において、 同期化回路を構成するフェイズロックループの外側にデ
ィジタル試験用タイミング発生器から出力されるクロッ
クの数をパターン発生器から出力するパターン数に対応
した数に制限するクロック制限手段と、 制御装置から与えられる試験開始指令信号を取込んでデ
ィジタル試験用タイミング発生器を動作状態に維持させ
る保持手段とを設けた構造を特徴とするものである。

この発明の構成によれば試験開始の初期において、制御
装置から保持手段に保持データが与えられる。この保持
データによってディジタル試験用タイミング発生器は動
作を開始し、その動作状態が保持される。

ディジタル試験用タイミング発生器が動作状態に維持さ
れている間、このディジタル試験用タイミング発生器か
ら出力されるクロックはクロック制限手段によって出力
の個数が管理される。

つまりディジタル試験用タイミング発生器から出力され
るクロックの数はパターン発生器から出力されるパター
ン数に対応付けされて制限され必要個数が出力されると
クロック制限手段はパターン発生器から出力される制御
信号によってクロックの出力を停止する。

このクロックの出力停止はフエイズロックループの外側
で行なわれるため、フェイズロックループは閉ざされた
状態に維持される。よって試験項目を複数連続して実行
しても試験項目と試験項目の間もフェイズロックループ
が動作を維持するから次の試験項目の開始時点で試験の
開始タイミングを遅らせる必要がない。

よって１個のＩＣを試験するに必要な時間を短かくする
ことができる利点が得られる。

「実施例Ｊ 第１図にこの発明の一実施例を示す０図中１は被試験Ｉ
Ｃ１２はディジタル試験回路、３はアナログ試験回路、
４はディジタル試験用タイミング発生器、５はパターン
発生器、６は実波形発生器、７は論理比較！Ｎ、８はア
ナログ試験用タイミング発生器、１０は制御装置、１５
は同期化回路を示す点は第４図の説明と同しである。

この発明の特徴とする構成はディジタル試験タイミング
発生器４に保持手段１３Ｂと、クロック制限手段１３Ｆ
を設けた点である。

保持手段１３Ｂは例えばレジスタによって構成すること
ができる。この保持手段１３Ｅには第２図へに示すよう
に試験開始の初期においてディジタル試験用タイミング
発生器４を動作状態に維持させるための保持データＰ、
を与える。この保持データＰ１をラッチしてプログラマ
ブル分周器１３Ａにそのランチ出力を与えることにより
プログラマブル分周器１３Ａの内部に設けられたゲート
１３ＡＡが開に保持され、これによりプログラマブル分
周器１３Ａは常時クロックを出力する状態に制御ｎされ
る。

一方同期化回路１５を構成するフェイズロックループの
外側にクロック制限手段１３Ｆを設ける。

このクロック制限手段１３Ｆは例えばアンドゲートによ
って構成することができ、このクロック制限手段１３Ｆ
に第２図りに示すクロック制御信号Ｐ、を与えディジタ
ル試験用タイミング発生器４から出力するクロックの数
を制限する。

つまりプログラマブル分周期１３Ａは保持データＰ１に
よって動作状態に維持されフェイズロンクループを閉し
た状態に保持される。

よって同期化回路１５を構成する電圧制御型水晶発振器
１５Ａは位相比較器１５Ｂの位相比較出力信号によって
制御され、その発振信号Ｐ、（第２図Ｅ）の周波数はア
ナログ試験用タイミング発生器８の周波数に同期した状
態に維持される。

保持データＰ、は制御装置１０からパターン発生器５に
与えられる試験開始指令ＰＣ（第２図Ｃ）が出力される
タイミングより前に出力させる。試験開始指令Ｐ、によ
ってパターン発生器５はクロック制御信号Ｐ、を出力す
る。クロック制御信号はＰ、はクロック制御手段１３Ｆ
に与えられ、クロック制御手段１３Ｆが開に制御される
。クロック制御手段１３Ｆが開に制御された時点では電
圧制御ｎ発振器１５Ａの周波数はすでに安定している。

この結果、クロック制限手段１３Ｆはクロック制ｊＩＩ
信号Ｐ４の供給と同時に第２図Ｆに示すようにクロック
Ｐ、を出力し、直ちに試験を実行させることができる。

パターン発生器６から出力するパターン信号の数が第１
項目の試験に必要な数に達すると、これと連動してクロ
ック制御信号Ｐ、はＬ論理に復帰し、クロック制御手段
１３Ｆを閉に制御する。これによりディジタル試験用タ
イミング発生器４はクロックＰ、の発生を停止する。

クロック制限手段１３ＦがクロックＰｔの出力を制止し
ている状態において、プログラマブル分周器１３Ａは保
持手段１３Ｅによって動作状態に維持される。

この結果、同期化回路１５を構成するフェイズロンクル
ープは閉じた状態を維持するから、電圧制御型水晶発振
器１５Ａの周波数はアナログ試験用タイミング発生器８
の周波数に同期した状態を維持し、周波数は安定に維持
される。

従って次の試験開始指令ＰＣがパターン発生器５に与え
られ、パターン発生器５からクロック制御信号Ｐ、が出
力されるとクロック制限手段１３Ｆは直ちにクロックＰ
、を出力し、第２項目の試験を実行する。

全ての項目の試験が終了すると、制御装置１０は保持手
段１３Ｂに保持解除信号Ｐ、（第２図Ｂ）を与え、保持
データＰ、を解除する。この結果プログラマブル分周器
１３Ａは動作を停止し、クロックＰ、の発生を停止さセ
る。

「発明の効果Ｊ 以上説明したようにこの発明によればディジタル試験用
タイミング発生器４に同期化回路１５を付設し、ディジ
タル試験用タイくング発生器４の周波数をアナログ試験
用タイミング発生器８のクロック周波数に同期させるよ
うに構成したアナログ−ディジタル混成ＩＣ用試験装置
において、同期化回路１５を構成するフェイズロンクル
ープを試験中は動作状態に維持させることにより、フェ
イズロックループの遅れ動作による影響を除去すること
ができる。

従ってこの発明によればアナログ試験回路３とディジタ
ル試験回路２の同期を広い周波数にわたって維持するこ
とができることの上に、１個のＩＣを試験するに要する
時間を短かくすることができ利点が得られ、その効果は
実用に供して頗る大である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明するための波形図、第３図は従
来の技術を説明するためのブロック図、第４図は先に提
案した装置を説明するためのブロック図、第５図はその
動作を説明するための波形図である。 １・・・被ＬＫ験ＩＣ１２・・・ディジタル試験回路、
３・・・アナログ試験回路、４・・・ディジタル試験用
タイミング発生器、５・・・パターン発生器、６・・・
実波形発生器、７・・・論理比較器、８・・・アナログ
試験用タイミング発生器、ＩＯ・・・制御装置、１３Ｂ
・・・保持手段、１３Ｆ・・・クロック制御手段、１５
・・・同期化回路。

Claims (1)

【特許請求の範囲】
1. （１）Ａ、パターン発生器から与えられる信号に従って
   クロックを出力するタイミング発生器と、このタイミン
   グ発生器から出力されるタイミング信号に同期して試験
   パターン信号を出力するパターン発生器と、このパター
   ン発生器から出力されるパターン信号を実波形信号に変
   換して被試験ＩＣに与える実波形発生部とを具備したデ
   ィジタル試験回路と、Ｂ、被試験ＩＣのアナログ系回路
   に任意波形を持つアナログ信号を与えるＤＡ変換器と、
   被試験ＩＣのアナログ系回路から出力されるアナログ信
   号をディジタル信号に変換するＡＤ変換器と、このＡＤ
   変換器から出力されるディジタル信号を期待値と比較し
   、 被試験ＩＣの良否を判定する判定回路とを具備したアナ
   ログ試験回路と、 Ｃ、上記ディジタル試験回路のタイミング発生器に設け
   られ、上記アナログ試験回路に設けられたタイミング発
   生器から与えられるタイミング信号にディジタル試験用
   タイミング信号を同期させるフェイズロックループによ
   って構成した同期化回路と、 Ｄ、この同期化回路を構成するフェイズロックループの
   外側に設けられ、ディジタル試験用タイミング発生器か
   ら出力されるクロックの数を上記パターン発生器から出
   力するパターン数に対応した数に制限するクロック制限
   手段と、 Ｅ、制御装置から与えられる試験開始指令信号を取込ん
   で上記ディジタル試験用タイミング発生器を動作状態に
   維持させる保持手段と、 によって構成したことを特徴とするアナログ−ディジタ
   ル混成ＩＣ用試験装置。