KR20100129575A - 비반전 증폭기 및 그것을 포함한 전압 공급 회로 - Google Patents

비반전 증폭기 및 그것을 포함한 전압 공급 회로 Download PDF

Info

Publication number
KR20100129575A
KR20100129575A KR1020090048211A KR20090048211A KR20100129575A KR 20100129575 A KR20100129575 A KR 20100129575A KR 1020090048211 A KR1020090048211 A KR 1020090048211A KR 20090048211 A KR20090048211 A KR 20090048211A KR 20100129575 A KR20100129575 A KR 20100129575A
Authority
KR
South Korea
Prior art keywords
voltage
current
amplifier
inverting amplifier
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020090048211A
Other languages
English (en)
Inventor
변상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090048211A priority Critical patent/KR20100129575A/ko
Priority to US12/777,636 priority patent/US8183916B2/en
Publication of KR20100129575A publication Critical patent/KR20100129575A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45678—Indexing scheme relating to differential amplifiers the LC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예에 따른 비반전 증폭기는, 입력 전압과 조절 노드의 전압의 차이를 증폭하여 출력하는 연산 증폭기, 기준 전압과 상기 조절 노드 사이에 연결된 입력 저항, 상기 증폭기의 출력단과 상기 조절 노드에 연결된 피드백 저항, 상기 출력단의 옵셋 전압을 조절하기 위하여 상기 조절 노드로 제어 전류를 제공하는 전류 디지털 아날로그 컨버터를 포함한다. 이로써, 본 발명의 비반전 증폭기는 연산 증폭기의 옵셋 전압을 조절할 수 있다.
비반전 증폭기, 옵셋, 전류

Description

비반전 증폭기 및 그것을 포함한 전압 공급 회로{NONINVERTING AMPLIFIER AND VOLTAGE SUPPLY CIRCUIT HAVING ITS}
본 발명은 비반전 증폭기 및 그것을 포함한 전압 공급 회로에 관한 것이다.
최근, 영상 및 음성매체가 발전함에 따라 고화질의 영상 데이터와 고음질의 음성 데이터를 장시간 동안 기록 저장할 수 있는 기록매체, 예를 들어 디브이디 계열의 DVD±R/RW(Digital Versatile Disc Recordable/Rewritable), DVD-RAM(DVD Random Access Memory)과 같은 광디스크가 개발되어 상용화되고 있으며, 또한 이러한 DVD가 갖고 있는 저장용량이 점차 한계점에 도달함에 따라 새로운 고밀도 광디스크, 예를 들어 수십 Gbyte 이상 고용량의 BD디스크(Blue-ray Disc Recordable/Rewritable) 개발되어 상용화 되었다. 이외에도 MODD(Magnetic Optical Disc Drive), CD-R/RW 등의 기록매체가 있다.
광 디스크의 종류에 따라 광디스크에 저장되어 있는 정보를 읽거나 혹은 정보를 쓰기 위해서는 다양한 크기의 레이저 파워(Laser Power)가 필요하다. 이를 위해 레이저 파워 디지털 아날로그 컨버터는 이러한 레이저 파워를 조정하는데 이용된다. 그런데 아날로그 회로 특성상 최종 출력단 전압으로 0V를 출력할수 없으며, 0V 전압 근처에서는 선형성을 제공하지 못함으로써, 레지어 파워의 미세 조정이 힘들다는 문제점이 있다.
본 발명의 목적은 옵셋 전압을 조절하여 0V 출력이 가능하게 할 수 있는 비반전 증폭기를 제공하는데 있다.
본 발명의 실시 예에 따른 비반전 증폭기는, 입력 전압과 조절 노드의 전압의 차이를 증폭하여 출력하는 연산 증폭기, 기준 전압과 상기 조절 노드 사이에 연결된 입력 저항, 상기 증폭기의 출력단과 상기 조절 노드에 연결된 피드백 저항, 상기 출력단의 옵셋 전압을 조절하기 위하여 상기 조절 노드로 제어 전류를 제공하는 전류 디지털 아날로그 컨버터를 포함한다.
실시 예에 있어서, 상기 입력 전압이 상기 증폭기의 출력단으로 전달된다.
실시 예에 있어서, 상기 입력 전압이 0V일 때, 상기 증폭기의 출력단의 전압이 OV가 된다.
실시 예에 있어서, 상기 제어 전류 디지털 아날로그 컨버터는 병렬로 연결된 복수의 전류원들을 구비하고, 상기 복수의 전류원들 각각은 스위칭 동작에 의해 상기 조절 노드로 전류를 제공한다.
실시 예에 있어서, 상기 스위칭 동작은 디코딩된 값에 따라 수행된다.
본 발명의 실시 예에 따른 전압 공급 회로는, 디지털 값에 따라 아날로그 전 압을 생성하는 디지털 아날로그 컨버터, 및 상기 디지털 아날로그 컨버터의 출력 전압을 전달하기 위한 비반전 증폭기를 포함하되, 본 발명의 실시 예에 따른 비반전 증폭기는, 입력 전압과 조절 노드의 전압의 차이를 증폭하여 출력하는 연산 증폭기, 기준 전압과 상기 조절 노드 사이에 연결된 입력 저항, 및 상기 증폭기의 출력단과 상기 조절 노드에 연결된 피드백 저항을 포함하되, 상기 출력단의 옵셋 전압을 조절하기 위하여 상기 조절 노드로 제어 전류를 제공한다.
상술한 바와 같이 본 발명에 따른 비반전 증폭기는 입력 저항 혹은 피드백 저항으로 제어 전류를 제공함으로써 옵셋 전압을 조절할 수 있게 된다. 이로써, 본 발명의 비반전 증폭기는 0V의 출력 전압을 생성할 수 있다.
또한 본 발명의 비반전 증폭기는 선형적인 특성이 향상될 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
본 발명에 따른 비반전 증폭기는 옵셋 전압을 조절하기 위하여 입력 저항 혹은 피드백 저항에 제어 전류를 제공할 수 있도록 구현될 것이다. 여기서 옵셋 전압은 비반전 증폭기의 입력 전압이 0V일 때 출력되는 전압이다. 이로써, 본 발명의 비반전 증폭기는 옵셋 전압이 조절가능하며, 0V의 출력 전압도 생성할 수 있다.
도 1은 본 발명의 실시 예에 따른 비반전 증폭기를 보여주는 도면이다. 도 1 을 참조하면, 비반전 증폭기(100)는 연산 증폭기(120), 입력 저항(132), 피드백 저항(134), 및 전류 디지털 아날로그 컨버터(140)를 포함할 것이다. 본 발명의 비반전 증폭기(100)는 연산 증폭기(120)의 옵셋 전압을 조절하기 위하여 조절 노드(CN)로 제어 전류(Ic)를 제공하는 전류 디지털 아날로그 컨버터(140)를 포함할 것이다.
연산 증폭기(120, Operational Amplifier)는 입력 전압(Vi)과 조절 노드(CN)의 전압(Vc) 차이를 증폭하여 출력할 것이다. 즉, 연산 증폭기(120)의 비반전 입력단에는 입력 전압(Vi)이 입력되고, 반전 입력단에는 제어 전압(Vc)이 입력될 것이다. 연산 증폭기(120)의 입력 임피던스는 무한대에 가깝고, 출력 임피던스가 제로에 가까울 것이다.
입력 저항(132)은 기준 전압(Vr)과 조절 노드(CN) 사이에 연결될 것이다. 즉, 입력 저항(132)은 기준 전압(Vr)과 연산 증폭기(120)의 반전 입력단 사이에 연결될 것이다. 피드백 저항(134)은 연산 증폭기(120)의 반전 입력단과 출력 노드(AON) 사이에 연결될 것이다. 즉, 피드백 저항(134)은 조절 노드(CN)과 출력 노드(AON) 사이에 연결될 것이다. 입력 저항(132)과 피드백 저항(134)은 비반전 증폭기(100)의 증폭률을 결정하는데 이용될 것이다. 즉, 비반전 증폭기(100)의 전압 이득(Vo/Vi)은 1+ R2/R1이다.
전류 디지털 아날로그 컨버터(140)는 연산 증폭기(120)의 옵셋 전압을 조절하기 위하여 입력 저항(132) 혹은 피드백 저항(134)에 흐르는 전류량을 제어할 것이다. 즉, 전류 디지털 아날로그 컨버터(140)는 옵셋 전압을 조절하기 위하여 조절 노드(CN)로 최적의 제어 전류(Ic)를 제공할 것이다. 여기서 최적의 제어 전류(Ic) 는 디코드된 값(디지털 값)에 의해 결정될 것이다. 여기서 디코드된 값은 비반전 증폭기(100)를 응용하는 사용자에 의해 결정될 수 있다.
본 발명의 비반전 증폭기(100)에서 옵셋 전압이 조절되는 과정은 아래와 같다. 여기서 옵셋 전압이 조절되는 과정은 조절 노드(CN)의 전압이 기준 전압(Vr)보다 클 때와 작을 때로 구분될 것이다. 조절 노드(CN)의 전압이 기준 전압(Vr) 보다 클 때에는 제어 전류(Ic)가 입력 저항(132)으로 흐를 것이다. 반면에, 조절 노드(CN)의 전압이 기준 전압(Vr)보다 작을 때에는 제어 전류(Ic)가 피드백 저항(134)으로 흐를 것이다.
첫째로, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr)보다 클 때에는, 다음과 같이 옵셋 전압이 조절될 것이다. 우선, 전류 디지털 아날로그 컨버터(140)에 의해 전류(Ic)가 제공되지 않을 때를 설명하도록 하겠다. 연산 증폭기(100)의 입력 임피던스는 무한대에 가깝기 때문에 반전 입력단으로 전류가 흐르지 않을 것이다. 따라서, 입력 저항(132) 및 피드백 저항(134)에 흐르는 전류(i0)는 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00001
그러면, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr) 보다 크기 때문에, 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00002
따라서, 출력 전압(Vo)은 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00003
여기서, 출력 노드(AON)의 옵셋 전압을 조절하기 위하여 조절 노드(CN)로 전류(Ic)가 제공되면, 제공되는 전류(Ic)는 입력 저항(R1)으로 흐르게 될 것이다. 왜냐하면, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr)보다 높기 때문이다. 따라서, 다음의 수식이 만족될 것이다.
Figure 112009033050565-PAT00004
여기서, 변경 전압(shift voltage: Vs1)을 Ic*R1라고 하면, 최종적으로 출력 전압(Vo)는 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00005
따라서, 출력 노드(AON)의 출력 전압(Vo)은 조절 노드(CN)에 제공되는 전류(Ic)에 의해 조절될 것이다. 즉, 비반전 증폭기(100)에서는 조절 노드(CN)에 제 공되는 전류(Ic)가 조절됨으로써, 출력 전압(Vo)의 변경이 가능할 것이다. 이는 곧 연산 증폭기(120)의 옵셋 전압이 조절될 수 있다는 의미이다.
둘째로, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr)보다 작을 때는 다음과 같이 옵셋 전압이 조절될 것이다. 연산 증폭기(100)의 입력 임피던스는 무한대에 가깝기 때문에 반전 입력단으로 전류가 흐르지 않을 것이다. 따라서, 입력 저항(132) 및 피드백 저항(134)에 흐르는 전류(i0)는 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00006
그러면, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr) 보다 크기 때문에, 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00007
따라서, 출력 전압(Vo)은 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00008
여기서, 출력 노드(AON)의 옵셋 전압을 조절하기 위하여 조절 노드(CN)로 전류(Ic)가 제공되면, 제공되는 전류(Ic)는 피드백 저항(134)으로 흐르게 될 것이다. 왜냐하면, 조절 노드(CN)의 전압(Vc)이 기준 전압(Vr)보다 낮기 때문이다. 따라서, 다음의 수식이 만족될 것이다.
Figure 112009033050565-PAT00009
여기서, 변경 전압(shift voltage: Vs2)을 Ic*R2라고 하면, 최종적으로 출력 전압(Vo)는 다음의 수식을 만족할 것이다.
Figure 112009033050565-PAT00010
따라서, 출력 노드(AON)의 출력 전압(Vo)은 조절 노드(CN)에 제공되는 전류(Ic)에 의해 조절될 것이다. 즉, 비반전 증폭기(100)에서는 조절 노드(CN)에 제공되는 전류(Ic)가 조절됨으로써, 출력 전압(Vo)의 변경이 가능할 것이다.
상술 된 바와 같이, 본 발명의 비반전 증폭기(100)는 옵셋 전압을 조절하기 위하여 조절 노드(CN)에 최적의 전류(Ic)를 제공할 것이다. 특히, 본 발명의 비반전 증폭기(100)는 입력 전압(Vi)이 0V가 입력될 때 출력 전압(Vo)가 0V가 되도록 조절가능할 것이다.
한편, 비반전 증폭기(100)는 도 1에 도시된 바와 같이 조절 노드(CN)에 최적의 전류(Ic)를 제공하기 위하여 전류 디지털 아날로그 컨버터(140)를 이용하였다. 그러나 본 발명의 비반전 증폭기(100)가 반드시 여기에 국한될 필요는 없다. 본 발 명의 비반전 증폭기(100)는 옵셋 전압을 조절하기 위하여 조절 노드(CN)로 최적의 전류를 제공할 수 있는 전류원을 구비하면 될 것이다.
도 2는 본 발명의 실시 예에 따른 전류 디지털 아날로그 컨버터를 보여주는 도면이다. 도 2를 참조하면, 전류 디지털 아날로그 컨버터(140)는 4개의 전류원들(141~144) 및 전류원들 각각에 연결된 스위치들(SW1~SW4)를 포함할 것이다.
제 1 전류원(141)은 단위 전류(i)를 제공하고, 제 2 전류원(142)는 2배의 단위 전류(2i)를 제공하고, 제 3 전류원(143)은 4배의 단위 전류(4i)를 제공하고, 제 4 전류원(144)는 8배의 단위 전류(8i)를 제공할 것이다.
스위치들(SW1~SW2)의 스위칭 동작에 따라 조절 노드(CN)에 제공되는 제어전류(Ic)가 결정될 것이다.
도 3은 도 2에 도시된 전류 디지털 아날로그 컨버터의 스위칭 동작을 제어하기 위한 디코드된 값을 보여주는 도면이다. 도 3을 참조하면, 스위칭 동작은 디코드된 값(Decoded Value)에 따라 수행될 것이다. 여기서 제어 전류(Ic)는 스위칭 동작에 따라 서로 다른 16개의 전류량을 제공할 수 있다.
한편, 디코드된 값은 사용자에 의해 선택될 수 있다. 그 결과로써, 사용자는 연산 증폭기(120)의 옵셋 전압을 조절할 수 있다. 즉, 사용자는 비반전 증폭기(100)의 사용되는 장치에 따라 최적의 옵셋 전압을 결정할 수 있다. 또한, 사용자에 의해 선택된 디코드된 값은 비반전 증폭기(100)를 응용하는 장치 내부에 저장되도록 구현될 수 있다.
도 4는 조절 노드에 제공되는 전류에 따른 입력 전압과 출력 전압의 관계를 보여주기 위한 도면이다. 도 4를 참조하면, 조절 노드(CN)에 제공되는 전류(Ic)가 7i가 될 때, 옵셋 전압은 0V가 될 것이다. 이때 전류 디지털 아날로그 컨버터(140)의 스위칭 동작을 위해 선택된 디코드된 값은 '1110'이다.
일반적인 소스 팔로워 회로는 옵셋 전압을 조절하기 위하여 고정된 크기의 모스 트랜지스터를 이용하였다. 이에 따라, 모스 트랜지스터의 일정한 드레인 소스 전압만큼 옵셋 전압이 변경되었다. 그러나 이러한 소스 팔로워 회로는 최저 레벨(bottom level)에서 이용하지 못하는 디코드된 값들이 필요 이상으로 발생하고, 최고 레벨(top level)의 상한값도 제한을 갖게 되었다. 여기서 최저 레벨은 출력 전압의 최젓값이고, 최고 레벨은 출력 전압의 최댓값이다.
그러나 본 발명에 따른 비반전 증폭기(100)는 전류량을 전류 디지털 아날로그 컨버터의 제어를 통하여 조절할 것이다. 그 결과로써, 최저 레벨에서 이용하지 못하는 디코드된 값들이 조정 가능하고, 최고 레벨의 상한값에 대한 제한도 발생하지 않게 된다.
도 5는 도 1에 도시된 비반전 증폭기가 이용되는 전압 공급 회로에 대한 실시 예를 보여주는 도면이다. 도 5를 참조하면, 전압 공급 회로(10)는 디지털 아날로그 컨버터(12) 및 비반전 증폭기(14)를 포함할 것이다.
디지털 아날로그 컨버터(12)는 입력되는 디지털 값에 따라 대응하는 아날로그 전압(Vi)을 생성하는 장치이다. 비반전 증폭기(14)는 디지털 아날로그 컨버터(12)에서 생성된 아날로그 전압(Vi)을 출력단으로 전달할 것이다. 특히, 비반전 증폭기(14)는, 도 1에 도시된 비반전 증폭기(100)과 동일하게 구현될 것이다.
도 6은 도 1에 도시된 비반전 증폭기가 이용되는 전압 공급 회로에 대한 다른 실시 예를 보여주는 도면이다. 도 6을 참조하면, 전압 공급 회로(20)는 하나의 디지털 아날로그 컨버터(22)와 복수의 비반전 증폭기들(24,25,26,27)을 포함할 것이다. 여기서 비반전 증폭기들(24,25,26,27) 각각은, 도 1에 도시된 비반전 증폭기(100)와 동일하게 구현될 것이다.
본 발명에 따른 전압 공급 회로는 다양한 종류의 전자 장치에 응용이 가능하다. 이러한 전자 장치로는 개인용 컴퓨터, PDA(Personal Digtal Assiatants), 모바일폰, 디지털 카메라, 및 캠코더 등이 될 수 있다.
본 발명에 따른 전압 공급 회로는 광 디스크(Optical Disc)에 적용가능하다. 여기서 광 디스크는 CD(Compace Disc), DVD(Digital Versatile Disc) 등이 될 것이다.
도 7은 도 1에 도시된 비반전 증폭기가 이용되는 광디스크에 대한 실시 예를 보여주는 도면이다. 도 7을 참조하면, 광 디스크(30)는 디지털 블록(310), AFE(Analog Front End: 320), 레이저 다이오드 드라이버(330), 및 레이저 다이오드(340)을 포함할 것이다. 여기서 AFE(320)는 도 5 혹은 도 6에 도시된 전압 제공 회로들(10,20)과 동일하게 구현된 전압 제공 회로(322)를 포함할 것이다.
디지털 블록(310)은 인코더(Encoder, 도시되지 않음), 기록 전략 블록(Write Strategy Block, 도시되지 않음), 메모리(도시되지 않음)를 포함할 것이다. 여기서 인코더는, 개인용 컴퓨터와 같은 호스트로부터 디스크에 기록할 데이터를 수신하고, 수신한 상기 데이터에 EFM(Eight to Fourteen Modulation)을 적용한 변조된 데 이터(EFM)를 출력할 것이다. 기록 전략 블록은 변조된 데이터 및 메모리에 저장된 해당 디스크에 대한 기록 전략 데이터를 이용하여 적어도 하나의 기록 인에이블 신호를 출력할 것이다.
여기서, 기록 전략 데이터는 적어도 하나의 기록 인에이블 신호를 생성하는데 사용되는 시간 파라미터(Time Parameter)이다. 시간 파라미터는, 기록 인에이블 신호가 언제 논리 하이 혹은 논리 로우 상태로 천이 할 것인가 대한 정보를 의미하고, 변조된 데이터와 적어도 하나의 기록 인에이블 신호 사이에 관계된 시간 정보이다.
AFE(320)는 적어도 하나의 전류원을 제공할 것이다. APE(320)는 적어도 하나의 전압을 제공하기 위하여 전압 제공 회로(322)를 포함할 것이다.
레이저 다이오드 드라이버(330)는, 디지털 블록(310)로부터 제공된 적어도 하나의 기록 인에이블 신호 및 AFE(320)로부터 제공된 적어도 하나의 전압을 이용하여 레이저 다이오드(340)를 제어할 것이다.
본 발명에 따른 광 디스크(30)는 전압 제공 회로(322)를 이용하여 매우 작은 출력 전압을 미세 조정할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시 예에 따른 비반전 증폭기를 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 전류 디지털 아날로그 컨버터를 보여주는 도면이다.
도 3은 도 2에 도시된 전류 디지털 아날로그 컨버터의 스위칭 동작을 제어하기 위한 디코딩된 값을 보여주는 도면이다.
도 4는 도 1에 도시된 비반전 증폭기에 따른 입력 전압과 출력 전압의 관계를 보여주는 도면이다.
도 5는 도 1에 도시된 비반전 증폭기가 이용되는 전압 공급 회로에 대한 실시 예를 보여주는 도면이다.
도 6은 도 1에 도시된 비반전 증폭기가 이용되는 전압 공급 회로에 대한 다른 실시 예를 보여주는 도면이다.
도 7은 도 1에 도시된 비반전 증폭기가 이용되는 광디스크에 대한 실시 예를 보여주는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100: 비반전 증폭기 120: 연산 증폭기
132:,134: 저항
140: 전류 디지털 아날로그 컨버터
10,20,322: 전압 공급 회로
12,22: 디지털 아날로그 컨버터
310: 디지털 블록 320: AFC
330: 레이저 다이오드 드라이버 340: 레이저 다이오드

Claims (6)

  1. 입력 전압과 조절 노드의 전압의 차이를 증폭하여 출력하는 연산 증폭기;
    기준 전압과 상기 조절 노드 사이에 연결된 입력 저항;
    상기 증폭기의 출력단과 상기 조절 노드에 연결된 피드백 저항; 및
    상기 출력단의 옵셋 전압을 조절하기 위하여 상기 조절 노드로 제어 전류를 제공하는 전류 디지털 아날로그 컨버터를 포함하는 비반전 증폭기.
  2. 제 1 항에 있어서,
    상기 입력 전압이 상기 증폭기의 출력단으로 전달되는 비반전 증폭기.
  3. 제 1 항에 있어서,
    상기 입력 전압이 0V일 때, 상기 증폭기의 출력단의 전압이 OV가 되는 비반전 증폭기.
  4. 제 3 항에 있어서,
    상기 제어 전류 디지털 아날로그 컨버터는 병렬로 연결된 복수의 전류원들을 구비하고, 상기 복수의 전류원들 각각은 스위칭 동작에 의해 상기 조절 노드로 전류를 제공하는 비반전 증폭기.
  5. 제 4 항에 있어서,
    상기 스위칭 동작은 디코딩된 값에 따라 수행되는 비반전 증폭기.
  6. 디지털 값에 따라 아날로그 전압을 생성하는 디지털 아날로그 컨버터; 및
    상기 디지털 아날로그 컨버터의 출력 전압을 전달하기 위한 비반전 증폭기를 포함하되,
    상기 비반전 증폭기는,
    입력 전압과 조절 노드의 전압의 차이를 증폭하여 출력하는 연산 증폭기;
    기준 전압과 상기 조절 노드 사이에 연결된 입력 저항;
    상기 증폭기의 출력단과 상기 조절 노드에 연결된 피드백 저항; 및
    상기 출력단의 옵셋 전압을 조절하기 위하여 상기 조절 노드로 제어 전류를 제공하는 전류 디지털 아날로그 컨버터를 포함하는 전압 공급 회로.
KR1020090048211A 2009-06-01 2009-06-01 비반전 증폭기 및 그것을 포함한 전압 공급 회로 Withdrawn KR20100129575A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090048211A KR20100129575A (ko) 2009-06-01 2009-06-01 비반전 증폭기 및 그것을 포함한 전압 공급 회로
US12/777,636 US8183916B2 (en) 2009-06-01 2010-05-11 Non-inverting amplifier and voltage supply circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048211A KR20100129575A (ko) 2009-06-01 2009-06-01 비반전 증폭기 및 그것을 포함한 전압 공급 회로

Publications (1)

Publication Number Publication Date
KR20100129575A true KR20100129575A (ko) 2010-12-09

Family

ID=43219533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048211A Withdrawn KR20100129575A (ko) 2009-06-01 2009-06-01 비반전 증폭기 및 그것을 포함한 전압 공급 회로

Country Status (2)

Country Link
US (1) US8183916B2 (ko)
KR (1) KR20100129575A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332106B1 (ko) * 2011-11-23 2013-11-26 삼성전기주식회사 클램핑 회로
US9104220B2 (en) 2012-12-18 2015-08-11 SK Hynix Inc. Regulator and voltage generator
WO2021251590A1 (ko) * 2020-06-10 2021-12-16 주식회사 동운아나텍 전류 구동회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461922B2 (en) * 2011-02-24 2013-06-11 Lsi Corporation Offset component cancelation method and circuit
JP6054732B2 (ja) * 2012-12-14 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置及びオフセット電圧の補正方法
US9490758B2 (en) * 2012-12-25 2016-11-08 Panasonic Corporation Power amplifier
JP6614787B2 (ja) * 2015-04-09 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766477A (ja) 1993-08-31 1995-03-10 Sanyo Electric Co Ltd 半導体レーザ駆動回路
JP3292167B2 (ja) * 1999-02-18 2002-06-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 差動入力インターフェイス
KR20020070711A (ko) 2001-03-02 2002-09-11 엘지전자 주식회사 광기록 장치에서 기록 파워 제어장치 및 방법
US6924696B2 (en) * 2002-07-25 2005-08-02 Honeywell International Inc. Method and apparatus for common-mode level shifting
KR100652393B1 (ko) * 2005-01-05 2006-12-01 삼성전자주식회사 디지털 아날로그 컨버터 및 이를 이용한 광 시스템에서의자동 레이저 파워 제어 장치
DE102005007632A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Verstärkeranordnung und Verfahren zum Abgleichen eines Offsets
EP2075910A1 (en) * 2007-12-28 2009-07-01 Varian B.V. Instrumentation amplification with input offset adjustment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332106B1 (ko) * 2011-11-23 2013-11-26 삼성전기주식회사 클램핑 회로
US9104220B2 (en) 2012-12-18 2015-08-11 SK Hynix Inc. Regulator and voltage generator
WO2021251590A1 (ko) * 2020-06-10 2021-12-16 주식회사 동운아나텍 전류 구동회로
US11764777B2 (en) 2020-06-10 2023-09-19 Dongwoon Anatech Co., Ltd. Current driving circuit

Also Published As

Publication number Publication date
US8183916B2 (en) 2012-05-22
US20100301932A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
KR20100129575A (ko) 비반전 증폭기 및 그것을 포함한 전압 공급 회로
US7542400B2 (en) Laser diode driver, method of driving the laser diode driver, and method of initializing an optical recording and reproducing apparatus
KR100442860B1 (ko) 레이저 다이오드 출력 제어 장치
US7286462B2 (en) Method and device for generating a stable power control signal
TW527586B (en) Current control circuit, variable gain amplifying circuit using the same, and the compact disk regeneration device
US7298766B2 (en) Laser diode driver and driving method for controlling auto laser power, optical pickup device, and optical recording/reproducing apparatus using the same
TWI697202B (zh) 用於音頻放大的方法及其設備
JP4278922B2 (ja) パワーコントロール装置
JP2007295643A (ja) 磁気ディスク制御装置
US8593920B1 (en) Calibration based DC coupled analog front end for optical storage system
US7079460B2 (en) Optical power level-controlling device for stable oscillation of laser diode
US7719942B2 (en) Power control method for eliminating output power offset of a pick-up head in an optical disc drive
US8203923B2 (en) Recording device and recording method for optical recording medium
US7768889B2 (en) Laser power control circuit and method thereof
CN1808583B (zh) 光盘再现和记录装置中用电荷泵执行写测试的方法和装置
JP4587073B2 (ja) レーザ発光素子駆動制御回路、光ディスク装置、レーザ発光素子駆動制御方法
KR100585147B1 (ko) 광 디스크 기록 장치 및 기록 방법
JP2005259216A (ja) 光ディスク装置の製造方法、光ディスク装置
JP4461125B2 (ja) 光ディスク装置
JP4945832B2 (ja) ディスク再生制御装置
JP2010134989A (ja) 光ディスク装置
KR100370219B1 (ko) 레이저 다이오드의 임계 대역을 구하는 방법
JP4813470B2 (ja) 演算処理回路装置及びディスク装置
US7554895B2 (en) Apparatus and method for controlling data write operations in optical storage system
US20030156521A1 (en) Optical power level-controlling device for reduced reproduction jitter

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090601

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid