CN102487281A - 处理系统 - Google Patents

处理系统 Download PDF

Info

Publication number
CN102487281A
CN102487281A CN2011101620629A CN201110162062A CN102487281A CN 102487281 A CN102487281 A CN 102487281A CN 2011101620629 A CN2011101620629 A CN 2011101620629A CN 201110162062 A CN201110162062 A CN 201110162062A CN 102487281 A CN102487281 A CN 102487281A
Authority
CN
China
Prior art keywords
processing module
reference voltage
digital code
processing
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101620629A
Other languages
English (en)
Other versions
CN102487281B (zh
Inventor
曾仲琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN102487281A publication Critical patent/CN102487281A/zh
Application granted granted Critical
Publication of CN102487281B publication Critical patent/CN102487281B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种处理系统，包括一第一处理模块以及一第二处理模块。第一处理模块转换并放大一接地信号以及一预设信号的电平，用以产生一第一处理信号以及一第二处理信号。第二处理模块根据一第一参考电压组以及一第二参考电压组，分别将第一及第二处理信号转换成一第一数字码以及一第二数字码，再根据第一及第二数字码，调整一第三参考电压组。在一正常模式下，第二处理模块根据该第三参考电压组，产生一第三数字码。

Description

处理系统
技术领域
本公开涉及一种处理系统，特别涉及一种可补偿直流偏移(DC Offet)及增益误差(Gain error)的处理系统。
背景技术
随着科技的进步，许多电子元件的功能愈来愈多，并且尺寸愈来愈小。电子元件的种类包含数字元件及模拟元件。通过将多个电子元件组合在一起，便可形成一特定电路。一般而言，电子元件大多用以处理信号。如果电子元件本身具有些许误差，如偏移误差(offset error)或是增益误差(gainerror)，将影响处理后的结果。
发明内容
本公开的实施例提供一种处理系统，包括一第一处理模块以及一第二处理模块。第一处理模块转换并放大一接地信号以及一预设信号的电平，用以产生一第一处理信号以及一第二处理信号。第二处理模块根据一第一参考电压组以及一第二参考电压组，分别将第一及第二处理信号转换成一第一数字码以及一第二数字码，并且根据第一及第二数字码的至少一个，调整一第三参考电压组。在一正常模式下，第二处理模块根据第三参考电压组，产生一第三数字码。
为让本发明的特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：当提到一个元件「位于」或「耦接至」另一个元件，意指其间接位于或耦接至其它元件，其间不存在中间元件。当提到一个元件「连接至」另一个元件，意指其直连接至其它元件，其间不存在中间元件。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属领域技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
附图说明
图1为本公开实施例的处理系统的示意图。
图2A为预设参考电压VrefH以及VrefL在第一校正模式执行前后的示意图。
图2B及图2C为预设参考电压VrefH以及VrefL在第二校正模式执行前后的示意图。
图3A～图3C显示本公开的电平转换单元的可能实施例。
图4A及图4B为本公开的放大单元的可能实施例。
图5A及图5B为本公开的模拟数字转换单元的可能实施例。
图6A及图6B为本公开的校正单元的可能实施例。
图7为本公开的处理系统的另一可能实施例。
图8A为本公开的模拟数字转换单元的可能实施例。
图8B～图8D为本公开的模拟数字转换单元的动作流程。
【主要元件符号说明】
100：处理系统；           110：处理装置；
130：感测装置；           150：控制装置；
111、114：处理模块；      112：电平转换单元；
113：放大单元；           115、715：模拟数字转换单元；
117：校正单元；           310A：P型晶体管；
510A：电阻串；            510B：采样保持放大器；
520A：比较模块；          520B：错误校正模块；
530A：编码器；            530B：电压转换模块；
610、840：开关模块；      631、632、861～863：解码器；
810：采样保持电路；       821：比较器；822：放大器；
320A、320B：电流源；      830：逻辑电路；
871～873：阻抗模块；      880：处理电路；
890：触发器；             S1～SM：次模拟数字转换器；
310B、320C、330C：N型晶体管；
340C、350C、420A、430A、420B、430B：电阻；
310C、410A、410B：放大器；
621、622、851～853：暂存器；
641A、642A：电流导向式数字模拟转换器；
641B、642B：电阻串式数字模拟转换器。
具体实施方式
图1为本公开的实施例，其显示一种处理系统的示意图。如图所示，处理系统100包括一处理装置110、一感测装置130以及一控制装置150。处理装置110耦接于感测装置130与控制装置150之间，用以处理感测装置130所产生的检测信号Ssen，再将处理后的结果DN提供给控制装置150。
在本实施例中，感测装置130具有一传感器(sensor)，用以产生一检测信号Ssen。本公开的实施例并不限定感测装置130内的传感器的种类。在一可能实施例中，感测装置130的传感器可检测光线强度、温度、压力、磁场、重量...等。另外，本公开的实施例亦不限定感测装置130所提供的检测信号的种类。在一可能实施例中，检测信号可为电压信号或是电流信号。
控制装置150根据处理装置110的处理结果而动作。本公开的实施例并不限定控制装置150的种类。举例而言，控制装置150可为一微控制器(Micro-controller)或是一数字信号处理器(digital signal processor；DSP)，但并非用以限制本实施例。
处理装置110可操作在一第一校正模式、一第二校正模式以及一正常模式。在第一校正模式下，处理装置110处理一接地信号SGND，用以补偿处理装置110的内部元件的直流偏移(DC offset)。在第二校正模式下，处理装置110处理一预设信号SMAX，用以补偿内部元件的增益误差(Gain error)。在正常模式下，由于处理装置110内部元件的直流偏移以及增益误差已被补偿，故处理装置110接收并处理来自感测装置130的检测信号Ssen，并将处理后的结果提供给控制装置150。
在本实施例中，并不限定第一及第二校正模式的执行顺序。在一可能实施例中，可先执行第一校正模式，再执行第二校正模式。在另一可能实施例中，可先执行第二校正模式，再执行第一校正模式。
另外，本实施例亦不限定接地信号SGND及预设信号SMAX的来源。在本实施例中，处理装置110具有一信号产生器(未显示)，用以提供接地信号SGND及预设信号SMAX。在另一实施例中，接地信号SGND及预设信号SMAX由设置在处理装置110外部的一信号产生器(未显示)所提供。在此实施例中，外部的信号产生器可直接将接地信号SGND及预设信号SMAX提供给处理装置110，或是通过感测装置130，间接地将接地信号SGND及预设信号SMAX提供给处理装置110。
当感测装置130产生一微小的检测信号Ssen给处理装置110时，如果处理装置110内部的元件具有直流偏移以及增益误差，则将会影响处理装置110的处理结果。然而，在本实施例，由于处理装置110内部元件的直流偏移及增益误差已被补偿，因此，处理装置110可处理微小的检测信号，并确保处理后的结果不受直流偏移以及增益误差的影响。以下将说明处理装置110的内部结构及动作原理。
如图所示，处理装置110具有处理模块111及114。处理模块111处理一输入信号(如接地信号SGND、预设信号SMAX或检测信号Ssen)，用以产生一处理信号。在本实施例中，处理模块111对输入信号进行放大及电平转换，但并非用以限制本发明。
在本公开的实施例中，并不限定处理模块111所进行的一放大操作及一转换操作的顺序。在一可能实施例中，处理模块111先对一输入信号进行电平转换，然后再放大转换后的结果。在另一可能实施例中，处理模块111先放大一输入信号，然后再转换放大后的结果。
在本实施例中，处理模块111具有电平转换单元112及放大单元113。在不同的模式下，电平转换单元112转换不同的输入信号的电平，用以产生一相对应的转换信号。举例而言，在第一校正模式下，电平转换单元112转换接地信号SGND的电平，用以产生转换信号SL1。在第二校正模式下，电平转换单元112转换预设信号SMAX的电平，用以产生转换信号SL2。在正常模式下，电平转换单元112转换检测信号Ssen的电平，用以产生转换信号SLS。
在一可能实施例中，预设信号SMAX相当于感测装置130所能检测到的一最大检测信号。在另一实施例中，电平转换单元112为一电平转换器(Level shifter)。
放大单元113放大电平转换单元112的输出信号，并产生相对应的放大信号。在本实施例中，放大单元113分别放大转换信号SL1及SL2，用以产生放大信号SA1以及SA2。在一可能实施例中，放大单元113具有一增益放大器(Gain amplifier)。
处理模块114根据参考电压组VCR1，将处理信号(如放大信号SA1)转换成数字码VADC1，以及根据参考电压组VCR2，将处理信号(如放大信号SA2)转换成数字码VADC2。处理模块114根据数字码VADC1及VADC2的至少一个，调整参考电压组VNR。在一正常模式下，处理模块114根据参考电压组VNR，将处理模块111所输出的处理信号，转换成数字码DN。
在本实施例中，处理模块114包括一模拟数字转换单元115以及一校正单元117。在不同的模式下，模拟数字转换单元115根据不同的参考电压组，将处理模块111所输出的处理信号，由模拟类型转换成数字类型。
举例而言，在第一校正模式下，模拟数字转换单元115根据参考电压组VCR1，将放大信号SA1转换成数字码VADC1。在第二校正模式下，模拟数字转换单元115根据参考电压组VCR2，将放大信号SA2转换成数字码VADC2。在正常模式下，模拟数字转换单元115根据参考电压组VNR，将放大信号SAS转换成数字码DN。在一可能实施例中，模拟数字转换单元115为一模拟数字转换器(Analog-to-Digital Converter；ADC)。
在本公开的实施例中，并不限定参考电压组VCR1、VCR2及VNR之间的关系。在一可能实施例中，参考电压组VCR1的任一电压值能够等于参考电压组VNR的一最小电压值。举例而言，参考电压组VCR1的一中间电压值等于参考电压组VNR的一最小电压值。在另一可能实施例中，参考电压组VCR2的任一电压值能够等于参考电压组VNR的一最大电压值。举例而言，参考电压组VCR2的一中间电压值约等于参考电压组VNR的一最大电压值。
校正单元117根据模拟数字转换单元115所输出的数字码VADC1及VADC2，调整参考电压组VNR。在本实施例中，参考电压组VNR包括预设参考电压VrefH及VrefL，其中预设参考电压VrefH为参考电压组VNR的一最大值，而预设参考电压VrefL为参考电压组VNR的一最小值。
在一可能实施例中，校正单元117的校正功能可被整合在模拟数字转换单元115中。在本实施例中，校正单元117根据数字码VADC1以及VADC2，调整参考电压组VNR的预设参考电压VrefH以及VrefL的至少一个。
图2A显示预设参考电压VrefH以及VrefL在第一校正模式执行前后的示意图。在一可能实施例中，校正后的预设参考电压VrefH与校正前的预设参考电压VrefH之间具有正偏移量DC1。在此例中，校正后的预设参考电压VrefL与校正前的预设参考电压VrefL之间具有正偏移量DC2，其中偏移量DC2等于偏移量DC1。
在另一可能实施例中，校正后的预设参考电压VrefH与校正前的预设参考电压VrefH之间具有负偏移量DC3。在此例中，校正后的预设参考电压VrefL与校正前的预设参考电压VrefL之间具有负偏移量DC4，其中偏移量DC4等于偏移量DC3。
图2B及图2C为预设参考电压VrefH以及VrefL在第二校正模式执行前后的示意图。请参考图2B，在第二校正模式执行的前后，预设参考电压VrefL保持不变。校正单元117仅调整(增加或减小)预设参考电压VrefH。在图2B中，校正后的预设参考电压VrefH可与校正前的预设参考电压VrefH之间具有正偏移量DC5或负偏移量DC6。
在另一实施例中(如图2C所示)，校正单元117调整预设参考电压VrefH以及VrefL，用以增加或缩小预设参考电压VrefH以及VrefL之间的范围。在此例中，校正后的预设参考电压VrefH可与校正前的预设参考电压VrefH之间具有正偏移量DC7或负偏移量DC9。同样地，校正后的预设参考电压VrefL可与校正前的预设参考电压VrefL之间具有正偏移量DC10或负偏移量DC8。
在本公开的实施例中，并不限定偏移量DC7～DC10之间的关系。在一可能实施例中，偏移量DC7可等于或不等于偏移量DC8。同样地，偏移量DC9可等于或不等于偏移量DC10。
在进行完第一及第二校正模式的校正工作后，处理装置110的直流偏移及增益误差便可得到补偿，因此，处理装置110可进入一正常模式。在正常模式下，校正单元117提供调整后的预设参考电压VrefH以及VrefL给模拟数字转换单元115。模拟数字转换单元115根据调整后的预设参考电压VrefH以及VrefL而动作。
举例而言，在正常模式下，感测装置130产生一检测信号Ssen。电平转换单元112转换检测信号Ssen，用以产生转换信号SLS。放大单元115放大转换信号SLS，并产生放大信号SAS。模拟数字转换单元115根据调整后的预设参考电压VrefH以及VrefL，将放大信号SAS由模拟类型转换成数字类型的数字码DN。
在本公开的实施例中，并不限制处理装置110的内部电路架构。以下将举例说明处理装置110的电平转换单元112、放大单元113、模拟数字转换单元115及校正单元117的可能实施方式，但并非用以限制本发明。
图3A～图3C显示电平转换单元112的可能实施例。在图3A中，电平转换单元112包括一P型晶体管310A以及一电流源320A。P型晶体管310A的栅极接收检测信号Ssen、接地信号SGND或预设信号SMAX。P型晶体管310A的源极耦接电流源320A及放大单元113。
图3B中，电平转换单元112包括一N型晶体管310B以及一电流源320B。N型晶体管310B的栅极接收检测信号Ssen、接地信号SGND或预设信号SMAX。N型晶体管310B的漏极接收电压Vcc，其源极耦接电流源320B以及放大单元113。
在图3C中，电平转换单元112包括，放大器310C、N型晶体管320C、330C以及电阻340C、350C。放大器310C的非反相输入端接收检测信号Ssen、接地信号SGND或预设信号SMAX。放大器310C的反相输入端耦接节点N1。N型晶体管320C与电阻340C串联于操作电压Vcc与GND之间。N型晶体管330C与电阻350C串联于操作电压Vcc与GND之间。节点N2耦接放大单元113。
图4A及图4B为放大单元113的可能实施例。在图4A中，放大单元113包括，放大器410A、电阻420A以及430A。放大器410A的反相输入端通过电阻420A，耦接电平转换单元112。放大器410A的非反相输入端接收一中间电压Vcm。电阻430A耦接在放大器410A的反相输入端与输出端之间。放大器410A的输出端耦接模拟数字转换单元115。
在图4B中，放大单元113包括，放大器410B、电阻420B及430B。放大器410B的反相输入端通过电阻420B，接收中间电压Vcm，其非反相输入端耦接电平转换单元112，其输出端耦接模拟数字转换单元115。电阻430B耦接于放大器410B的反相输入端与输出端之间。
图5A及图5B为模拟数字转换单元115的可能实施例。在图5A中，模拟数字转换单元115为一快闪式数字模拟转换器(flash ADC)。由于快闪式数字模拟转换器的原理为本领域技术人员所深知，故不再赘述。在一可能实施例中，模拟数字转换单元115包括一电阻串510A、比较模块520A以及编码器530A。电阻串510A耦接于参考电压V1与V2之间，用以提供多个分压。
在不同模式下，参考电压V1与V2对应到不同的参考电压组。举例而言，在第一校正模式下，参考电压V1与V2为参考电压组VCR1的最小电压值及最大电压值。在第二校正模式下，参考电压V1与V2为参考电压组VCR2的最小电压值及最大电压值。在正常模式下，参考电压V1与V2为参考电压组VNR的最小电压值及最大电压值(即VrefL及VrefH)。
比较模块520A耦接于电阻串510A与编码器530A之间，并接收电阻串510A所输出的分压。编码器530A根据比较模块520A的输出信号，产生数字码VADC1、VADC2或DN。
在图5B中，模拟数字转换单元115为一流水线式(又称之为管线式)模拟数字转换器(Pipeline ADC)，其包括一采样保持放大器(Sample HoldAmplifier；SHA)510B、次模拟数字转换器S1～SM、错误校正模块520B以及电压转换模块530B。由于流水线式模拟数字转换器的原理为本领域技术人员所深知，故不再赘述。
在本实施例中，电压转换模块530B在不同的模式下根据不同的参考电压组，产生相对应的电压电平VH1～VHM以及VL1～VLM。次模拟数字转换器S1～SM根据相对应的电压电平而动作。举例而言，在第一校正模式下，电压转换模块530B根据参考电压组VCR1，产生相对应的电压电平VH1～VHM以及VL1～VLM。在第二校正模式下，电压转换模块530B根据参考电压组VCR2，产生相对应的电压电平VH1～VHM以及VL1～VLM。在正常模式下，电压转换模块530B根据参考电压组VNR，产生相对应的电压电平VH1～VHM以及VL1～VLM。
图6A为本公开的校正单元117的一可能实施例。在本实施例中，暂存器621及622分别具有一预设值。解码器631及632分别对暂存器621及622所存储的预设值进行解码。电流导向式数字模拟转换器(Current-Steering DAC)641A及642A分别根据解码器631及632的解码结果，产生参考电压V1与V2。此时，参考电压V1与V2分别作为参考电压组VCR1的一最小电压以及一最大电压。
一外部模拟数字转换单元(如图1的115)根据参考电压V1与V2，产生一数字码(如VADC1)。开关模块610将数字码(如VADC1)存储在暂存器621之中。解码器631根据暂存器621的数据(如VADC1)控制电流导向式数字模拟转换器641A，用以调整参考电压V1与V2。此时，调整后的参考电压V1与V2分别作为参考电压组VCR2的一最小电压以及一最大电压。
外部模拟数字转换单元（如图1的115)根据调整后的参考电压V1与V2，产生一数字码(如VADC2)。开关模块610将数字码(如VADC2)存储在暂存器622之中。解码器632根据暂存器622的数据(如VADC2)控制电流导向式数字模拟转换器642A，用以再次调整参考电压V1与V2的至少一个。在本实施例中，只有参考电压V2被调整，而固定参考电压V1（如图2B所示)。此时调整后的参考电压V1与V2分别作为参考电压组VNR的一最小电压以及一最大电压。
外部模拟数字转换单元（如图1的115)根据最后的参考电压V1与V2，产生一数字码(如DN)。在本实施例中，当开关模块610将数字码VADC1传送至暂存器621，并且解码器631根据暂存器621的数据(如VADC1)控制电流导向式数字模拟转换器641A时，便可完成第一校正模式。当开关模块610将数字码VADC2传送至暂存器622，并且解码器632根据暂存器622的数据(如VADC2)控制电流导向式数字模拟转换器642A时，便可完成第二校正模式。在正常模式下，暂存器621及622所存储的数据(即数字码VADC1及VADC2)固定不变。
另外，由于数字码VADC1及VADC2具有许多位元，故开关模块610为一开关阵列。为方便表示，图6A的开关模块610仅显示单一开关。
图6B为本公开的校正单元的另一可能实施例。图6B的动作原理与图6A相似，故不再赘述。在本实施例中，在第二模正模式下，调整参考电压V1及V2，并固定一中间电压Vcm（如图2C所示)。另外，在图6A中，电流导向式数字模拟转换器641A及642A分别包括多个电流源及多个开关。在图6B中，电阻串式数字模拟转换器(Resistor-String DAC)641B及642B分别包括多个电组及多个开关。
图7为本公开的处理系统的另一可能实施例。图7相似图1，不同之处在于，图7的模拟数字转换单元715具有校正功能，可补偿直流偏移及增益误差。在图7中，除了模拟数字转换单元715外，其余元件均已公开如上，故不再赘述。以下将说明模拟数字转换单元715的动作原理。
图8A为模拟数字转换单元715的一可能实施例。在本实施例中，模拟数字转换单元715是一逐步逼进模拟数字转换器(SAR ADC)，并具有校正直流偏移及增益误差的功能。图8B～图8D为不同模式下，模拟数字转换单元715的操作方式。
请参考图8B，在第一校正模式下，采样保持(sample-hold)电路810对放大信号SA1进行采样保持操作。比较器821将采样保持后的结果与参考电压V1相比较。在本实施例中，预设参考电压V1为参考电压组VCR1的最小电压值。
逻辑电路830接收比较器821的输出。在本实施例中，逻辑电路830为一环形计数器。开关电路840将逻辑电路830所输出的数字码(即VADC1)存储在暂存器851。解码器861根据暂存器851所存储的数据，控制阻抗模块871内的开关，使得阻抗模块871提供一阻抗。处理电路880根据阻抗模块871及872所提供的阻抗，调整参考电压V1及V2。调整后的结果可参考图2A。
在本公开的实施例中，并不限定阻抗模块872在第一校正模式下所提供的阻抗。在一可能实施例中，阻抗模块872提供一中间阻抗。
请参考图8C，在第二校正模式下，采样保持电路810对放大信号SA2进行采样保持操作。比较器821将采样保持后的结果与参考电压V2相比较。在本实施例中，参考电压V2为参考电压组VCR2的最大电压值。
逻辑电路830接收比较器821的输出。开关电路840将逻辑电路830所输出的数字码(即VADC2)存储在暂存器852。解码器862根据暂存器852所存储的数据，控制阻抗模块872内的开关，使得阻抗模块872提供一阻抗。处理电路880根据阻抗模块871及872所提供的阻抗，调整参考电压V2。调整后的结果可参考图2B。
请参考图8D，在正常模式下，阻抗模块873接收调整后的参考电压V1及V2(即为VrefL及VrefH)。模拟数字转换单元715根据最终的参考电压V1及V2，开始进行模拟数字转换，用以产生一数字码(即DN)。
另外，在本公开的实施例中，并不限定阻抗模块873在第一及第二校正模式下所接收到参考电压。在一可能实施例中，在第一及第二校正模式下，阻抗模块873接收参考电压Va及Vb。参考电压Va及Vb为预设电压。
在其它实施例中。在第一及第二校正模式下，阻抗模块873为浮动(floating)状态，并未接收到任何电压。另外，在正常模式下，触发器890根据暂存器853所存储的数据，输出数字码DN。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (11)

1.一种处理系统，包括：
一第一处理模块，转换并放大一接地信号以及一预设信号的电平，用以产生一第一处理信号以及一第二处理信号；以及
一第二处理模块，根据一第一参考电压组，将该第一处理信号转换成一第一数字码，以及根据一第二参考电压组，将该第二处理信号转换成一第二数字码，其中该第二处理模块根据该第一及第二数字码，调整一第三参考电压组，并在一正常模式下，根据该第三参考电压组，产生一第三数字码。
2.如权利要求1所述的处理系统，其中该第二处理模块包括：
一模拟数字转换单元，根据该第一及第二参考电压组，将该第一及第二处理信号转换成该第一及第二数字码；以及
一校正单元，提供该第一及第二参考电压组，并根据该第一及第二数字码，调整该第三参考电压组；
其中在该正常模式下，该模拟数字转换单元根据该第三参考电压组，产生该第三数字码。
3.如权利要求2所述的处理系统，其中该校正单元被设置在该模拟数字转换单元中。
4.如权利要求1所述的处理系统，其中该第一处理模块包括：
一电平转换单元，分别转换该接地信号以及该预设信号的电平，用以产生一第一转换信号以及一第二转换信号；以及
一放大单元，分别放大该第一及第二转换信号，用以产生该第一及第二处理信号。
5.如权利要求1所述的处理系统，还包括：
一感测装置，在该正常模式下，提供一检测信号。
6.如权利要求5所述的处理系统，其中该预设信号相当于该感测装置所能检测到的一最大检测信号。
7.如权利要求1所述的处理系统，其中在一第一校正模式下，该第一处理模块转换并放大该接地信号，用以产生该第一处理信号，该第二处理模块根据该第一参考电压组，转换该第一处理信号，用以产生该第一数字码，该第二处理模块根据该第一数字码，调整该第三参考电压组的一第一预设参考电压以及一第二预设参考电压的至少一个。
8.如权利要求7所述的处理系统，其中在一第二校正模式下，该第一处理模块转换并放大该预设信号，用以产生该第二处理信号，该第二处理模块根据该第二参考电压组，转换该第二处理信号，用以产生该第二数字码，该第二处理模块根据该第二数字码，调整该第一及第二预设参考电压的至少一个。
9.如权利要求8所述的处理系统，其中在该正常模式下，该第一处理模块转换并放大该检测信号，用以产生一第三处理信号，该第二处理模块根据调整后的该第三参考电压组，转换该第三处理信号，用以产生该第三数字码。
10.如权利要求8所述的处理系统，其中在该第一及第二校正模式下，该第二处理模块调整该第一及第二预设参考电压，该第一预设参考电压小于该第二预设参考电压。
11.如权利要求8所述的处理系统，其中在该第一校正模式下，该第二处理模块调整该第一及第二预设参考电压，在该第二校正模式下，该第二处理模块仅调整该第二预设参考电压，该第一预设参考电压小于该第二预设参考电压。
CN201110162062.9A 2010-12-03 2011-06-16 处理系统 Expired - Fee Related CN102487281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099142061 2010-12-03
TW099142061A TWI384764B (zh) 2010-12-03 2010-12-03 處理系統

Publications (2)

Publication Number Publication Date
CN102487281A true CN102487281A (zh) 2012-06-06
CN102487281B CN102487281B (zh) 2014-07-09

Family

ID=46152738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110162062.9A Expired - Fee Related CN102487281B (zh) 2010-12-03 2011-06-16 处理系统

Country Status (3)

Country Link
US (1) US8344919B2 (zh)
CN (1) CN102487281B (zh)
TW (1) TWI384764B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10598512B2 (en) 2017-10-26 2020-03-24 Industrial Technology Research Institute Batteryless rotary encoder
CN117728838A (zh) * 2024-02-08 2024-03-19 深圳市山海半导体科技有限公司 用于adc失调误差的模数转换装置与校准方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515657B2 (en) * 2013-05-24 2016-12-06 Marvell Israel (M.I.S.L) Ltd. Systems and methods for data receipt from devices of disparate types
US9306591B2 (en) * 2014-05-08 2016-04-05 SiTune Corporation Calibration of high speed asynchronous convertor
US9264059B2 (en) 2014-05-08 2016-02-16 SiTune Corporation Calibration of time-interleaved analog-to-digital converter
US9419644B2 (en) * 2014-08-19 2016-08-16 Intersil Americas LLC System, circuit and method for converting a differential voltage signal including a high common mode voltage component to a ground referenced signal for battery voltage managment
WO2018006931A1 (en) * 2016-07-04 2018-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Pipelined analog-to-digital converter
JP2019047173A (ja) * 2017-08-30 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置、信号処理システム、及び信号処理方法
CN116073769B (zh) * 2023-03-21 2023-08-11 厦门优迅高速芯片有限公司 集成直流失调消除和切片阈值调整功能的二合一消除电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095494A1 (en) * 2000-06-08 2001-12-13 Texas Instruments Incorporated Self-calibrating adc
CN101207380A (zh) * 2006-12-14 2008-06-25 台湾积体电路制造股份有限公司 单井电压的电压电平转换器
US20090160692A1 (en) * 2007-12-19 2009-06-25 Seiko Epson Corporation A/d conversion circuit and electronic instrument
CN101478310A (zh) * 2007-12-31 2009-07-08 财团法人工业技术研究院 一种可校准的比较装置及使用其的模拟数字转换器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112827A (ja) * 1992-09-28 1994-04-22 Nec Corp セミフラッシュ型ａ／ｄ変換器
US5604684A (en) 1993-12-30 1997-02-18 Juntunen; Robert D. Embedded programmable sensor calibration method
US5498984A (en) 1994-09-30 1996-03-12 Maxim Integrated Products High side, current sense amplifier using a symmetric amplifier
US5902925A (en) 1996-07-01 1999-05-11 Integrated Sensor Solutions System and method for high accuracy calibration of a sensor for offset and sensitivity variation with temperature
US5844512A (en) * 1997-07-28 1998-12-01 Hewlett-Packard Company Autoranging apparatus and method for improved dynamic ranging in analog to digital converters
US6249753B1 (en) 1998-12-29 2001-06-19 Square D Company Sensor signal conditioner with calibration
US7181016B2 (en) 2003-01-27 2007-02-20 Microsoft Corporation Deriving a symmetric key from an asymmetric key for file encryption or decryption
US7103750B2 (en) * 2003-03-20 2006-09-05 International Business Machines Corporation Method and apparatus for finding repeated substrings in pattern recognition
US6937175B1 (en) * 2004-04-21 2005-08-30 Hrl Laboratories, Llc Amplifier linearization using delta-sigma predistortion
US7202805B2 (en) 2005-02-11 2007-04-10 Analog Devices, Inc. Amplifier gain calibration system and method
US7330140B2 (en) 2005-07-01 2008-02-12 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
US7577539B2 (en) 2006-01-12 2009-08-18 Zmd America Inc. Sensor interface and sensor calibration technique
CA2576778C (en) * 2006-02-07 2014-09-02 Xinping Huang Self-calibrating multi-port circuit and method
TW200742266A (en) * 2006-04-27 2007-11-01 Beyond Innovation Tech Co Ltd Comparator, analog-to-digital converter and a layout method thereof
US7474235B2 (en) * 2006-06-05 2009-01-06 Mediatek Inc. Automatic power control system for optical disc drive and method thereof
US7571065B2 (en) 2007-05-29 2009-08-04 Kavlico Corporation Method and apparatus for calibration of sensor signals
US7592938B2 (en) 2007-07-23 2009-09-22 Mediatek Inc. Analog-to-digital converter and method of gain error calibration thereof
US7554469B2 (en) 2007-08-21 2009-06-30 Mediatek Inc. Method for gain error estimation in an analog-to-digital converter and module thereof
US7773545B2 (en) 2008-02-27 2010-08-10 Mediatek Inc. Full division duplex system and a leakage cancellation method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095494A1 (en) * 2000-06-08 2001-12-13 Texas Instruments Incorporated Self-calibrating adc
CN101207380A (zh) * 2006-12-14 2008-06-25 台湾积体电路制造股份有限公司 单井电压的电压电平转换器
US20090160692A1 (en) * 2007-12-19 2009-06-25 Seiko Epson Corporation A/d conversion circuit and electronic instrument
CN101478310A (zh) * 2007-12-31 2009-07-08 财团法人工业技术研究院 一种可校准的比较装置及使用其的模拟数字转换器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10598512B2 (en) 2017-10-26 2020-03-24 Industrial Technology Research Institute Batteryless rotary encoder
CN117728838A (zh) * 2024-02-08 2024-03-19 深圳市山海半导体科技有限公司 用于adc失调误差的模数转换装置与校准方法
CN117728838B (zh) * 2024-02-08 2024-05-28 深圳市山海半导体科技有限公司 用于adc失调误差的模数转换装置与校准方法

Also Published As

Publication number Publication date
TW201225545A (en) 2012-06-16
US8344919B2 (en) 2013-01-01
CN102487281B (zh) 2014-07-09
TWI384764B (zh) 2013-02-01
US20120139765A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102487281A (zh) 处理系统
US9537499B2 (en) Circuit and method for comparator offset error detection and correction in an ADC
US9923568B2 (en) Pipelined SAR with TDC converter
JP5597660B2 (ja) Ａｄ変換器
JP6563349B2 (ja) Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法
CN106253901B (zh) 模拟数字转换装置及相关的校准方法及校准模块
CN110401447B (zh) 一种无运放mdac型时间域adc结构
Blecker et al. Digital background calibration of an algorithmic analog-to-digital converter using a simplified queue
Jeong et al. A 120nW 8b sub-ranging SAR ADC with signal-dependent charge recycling for biomedical applications
CN103499991A (zh) 具温度感测的模拟数字转换电路及其电子装置
Jarvinen et al. A 12-bit ratio-independent algorithmic A/D converter for a capacitive sensor interface
EP3832889A1 (en) Time-efficient offset cancellation for multi-stage converters
US11496145B2 (en) Pipeline analog to digital converter and timing adjustment method
KR20150072972A (ko) 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기
KR102092635B1 (ko) 동적 레지듀 증폭기 및 이를 포함하는 파이프라인 아날로그-디지털 변환기
TW202222042A (zh) 管線式類比數位轉換器與類比數位轉換方法
JP6618701B2 (ja) 高分解能アナログ・デジタル変換器
Jiang et al. A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs
Zhou et al. [Retracted] A Low Power ROIC with Extended Counting ADC Based on Circuit Noise Analysis for Sensor Arrays in IoT System
US20240151804A1 (en) Circuit, and waveform sensor
Chen et al. A low-power auto-zeroed comparator for column-paralleled 14b SAR ADCs of 384× 288 IRFPA ROIC
Hu et al. A 12-bit 200kS/s subranging SAR ADC with an energy-curve reshape technique
US10892773B2 (en) Analog-to-digital converter and sensor arrangement including the same
Zhang et al. Minimum current/area implementation of cyclic ADC
Shi et al. A High Dynamic Range Capacitance-to-Digital Converter with Adaptive Parasitic Compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20200616