CN117728838A - 用于adc失调误差的模数转换装置与校准方法 - Google Patents
用于adc失调误差的模数转换装置与校准方法 Download PDFInfo
- Publication number
- CN117728838A CN117728838A CN202410176442.5A CN202410176442A CN117728838A CN 117728838 A CN117728838 A CN 117728838A CN 202410176442 A CN202410176442 A CN 202410176442A CN 117728838 A CN117728838 A CN 117728838A
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- analog
- digital conversion
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000001914 filtration Methods 0.000 claims description 30
- 238000004891 communication Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Abstract
本申请涉及一种用于ADC失调误差的模数转换装置与校准方法,其中,该模数转换装置包括:输入模块,配置为接收输入信号,其中,输入模块包括电平转换单元,电平转换单元基于电平控制信号对输入信号的接入状态进行切换;模数转换模块,配置为生成与输入信号相对应的数字信号;以及校准模块,配置为向电平转换单元提供电平控制信号,并且基于至少两个数字信号来生成输出信号,其中,至少两个数字信号分别对应于输入信号不同的接入状态。本申请中的技术方案可最小化芯片和系统的失调误差,使模数转换装置可在不同环境下根据需求选择不同的校准模式输出精准的结果。
Description
技术领域
本申请属于集成电路设计领域,特别涉及一种用于ADC失调误差的模数转换装置与校准方法。
背景技术
在模拟数字转换器(Analog Digital Converter,ADC)中,转换链路往往存在不同来源和大小的失调误差,而且随着技术的发展,对输出信号精度的要求越来越高,因此如何校准变得愈加重要。传统的对转换电路实施失调校准的场景模式为输入短路零电平,将输出编码与理想值进行比较,可以看到实现方法相对单一,实际操作中的校准精度和速度是相对固定的,对于不同环境温度、不同校准精度和速度需求的工作模式需求是难以支持的。
因此,亟需一种适用性较强且易于实现的ADC数字校准方法和装置。
发明内容
针对现有技术中存在的技术问题,本申请提出了一种通过在转换链路上,采用处于不同接入状态的输入信号进行模数转换,进而消除失调误差的模数转换装置与方法。
本申请一方面提出了一种模数转换装置,包括:输入模块,配置为接收输入信号,其中,所述输入模块包括电平转换单元,所述电平转换单元基于电平控制信号对所述输入信号的接入状态进行切换;模数转换模块,配置为生成与所述输入信号相对应的数字信号;以及校准模块,配置为向所述电平转换单元提供所述电平控制信号,并且基于至少两个数字信号来生成输出信号,其中,所述至少两个数字信号分别对应于所述输入信号不同的所述接入状态。
在一实施例中,所述模数转换模块还包括:模数转换单元,配置为对所述输入信号进行模数转换;滤波单元,配置为对经所述模数转换单元模数转换后的信号进行数字滤波,并向所述校准模块提供计数信号,以触发所述校准模块进行计数。
在一实施例中,所述校准模块配置为执行以下操作:获取来自所述滤波单元的第一数字信号,所述第一数字信号与处于第一接入状态的所述输入信号相对应,并生成所述电平控制信号使得所述输入信号处于第二接入状态;获取来自所述滤波单元的第二数字信号,所述第二数字信号与处于所述第二接入状态的所述输入信号相对应,并生成所述电平控制信号使得所述输入信号处于第一接入状态;以及基于所述第一数字信号与所述第二数字信号来生成所述输出信号。
在一实施例中,所述校准模块包括:斩波单元,配置为基于所述计数信号进行计数,并根据所述计数的结果来生成所述电平控制信号和校准控制信号;以及校准单元,配置为暂存所述第一数字信号,并响应于所述校准控制信号,基于所述第一数字信号与所述第二数字信号之和来生成所述输出信号。
在一实施例中,所述滤波单元被配置为以不同的过采样率对所述第一数字信号与所述第二数字信号进行数字滤波。
在一实施例中,所述模数转换装置还包括:温度补偿单元,其与所述校准单元通信连接,配置为基于所获取的温度数字量化值,查表获取所述温度失调误差的匹配值,并将所述匹配值提供至所述校准单元。
在一实施例中,所述模数转换装置还包括用于提供所述温度数字量化值的温度传感单元。
在一实施例中,所述校准模块包括:内部失调补偿单元,其与所述校准单元和所述输入模块通信连接,配置为存储内部失调误差匹配值,其中,所述校准单元基于所述内部失调误差匹配值,对所述输出信号进行校准。
在一实施例中,所述斩波单元包括:计数器,配置为接收所述计数信号,并生成计数输出信号;与门阵列,其包括:第一与门组,其包括第一与门和第二与门,分别用于接收所述计数器的输出信号;第二与门组,其包括第三与门和第四与门,所述第三与门配置为提供所述电平控制信号,所述第四与门配置为提供所述校准控制信号,其中,所述第一与门的输出端连接至所述第三与门的输入端,反相连接至所述第四与门的输入端,所述第二与门的输出端连接至所述第四与门的输入端,反相连接至所述第三与门的输入端。
本申请另一方面提出了一种应用于如前述的模数转换装置的模数转换方法,包括:获取输入信号;通过模数转换模块对所述输入信号进行模数转换,以生成第一数字信号;通过校准模块向所述输入模块提供电平控制信号,以使得所述输入信号处于反接状态,并且获取由所述模数转换模块所生成的第二数字信号,以基于所述第一数字信号与所述第二数字信号之和来生成经校准的数字输出信号,其中,所述第二数字信号由所述模数转换模块基于处于所述反接状态的输入信号而得到。
本申请中的技术方案可最小化芯片和系统的失调误差,可以使得模数转换装置在不同环境下根据需求选择不同的校准模式输出精准的结果,具备良好的普适性和较低的使用成本。
附图说明
下面,将结合附图对本申请的优选实施方式进行进一步详细的说明,其中:
图1为依据本申请实施例的模数转换装置架构图;
图2为依据本申请实施例的滤波器建立时间长度示意图;
图3为依据本申请实施例的斩波单元结构示意图;
图4为依据本申请实施例的模数转换装置的斩波校准的工作流程图;
图5为依据本申请另一实施例的模数转换装置架构图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在以下的详细描述中,可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中,相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述,使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解,还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线,仅仅是为了便于说明,其表示至少连线两端的单元是相互通信的,并非旨在限制未连线的单元之间无法通信。另外,两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端,并非配置为限定该两个单元之间只能如图中所示的信号来进行通信。
通过大量实践,发明人发现ADC中的误差因来源而分为很多种类型,譬如,因温度变化造成的失调误差,芯片内部的失配误差等等。针对于此,本申请提供了一种用于ADC失调误差的模数转换装置与校准方法,从而可以根据不同的工作需求情况自动的计算出失调校准参数或自动消除输入的失调误差。
图1为依据本申请实施例的模数转换装置架构图。
如图1所示,模数转换装置包括输入模块11、模数转换模块12以及校准模块13。具体地,输入模块11包括多路选择单元MUX和电平切换单元LS,模数转换模块12包括模数转换单元121(下简称ADC)、滤波单元122,校准模块13包括校准单元131和斩波单元132。
多路选择单元MUX和电平切换单元LS用来对所接收到的输入信号进行调整,譬如,变换输入信号的接入状态。多路选择单元MUX通过输入端AIN_P、AIN_N来获取输入信号(模拟信号),并经由电平切换单元LS传送至模数转换单元121、滤波单元122,进而生成经数字滤波的数字信号。电平切换单元LS根据所收到的电平控制信号来确定是否变换输入信号的接入状态。当电平控制信号使能输入信号正接时,电平切换单元LS将输入端正接,即输入端AIN_P收到的输入信号将到达ADC的VP输入端,输入端AIN_N收到的输入信号将到达ADC的VN输入端;当电平控制信号指示输入信号反接时,电平切换单元LS在收到该信号后,电平切换单元LS将输入信号反接,即输入端AIN_P收到的输入信号将到达ADC的VN输入端,输入端AIN_N收到的输入信号将到达ADC的VP输入端。
校准单元131接收到滤波单元122提供的数字信号后,将基于校准设置对数字信号进行校准。例如,校准单元131响应于来自斩波单元132的校准控制信号,将该数字信号与上一个缓存的数字信号相加,实现失调误差的抵消。完成抵消后,电平切换单元LS可以在斩波单元132所提供的电平控制信号的影响下,变换输入信号的接入状态。斩波单元132接收来自滤波单元122的计数信号,并进行计数,当计数达到预设的阈值后,将向电平切换单元LS提供电平控制信号。
本实施例是通过控制输入信号的接入状态来实现校准。首先,电平切换单元LS使得输入信号正接,然后ADC和滤波单元122分别对输入信号进行模数转换和数字滤波,同时滤波单元122向斩波单元132提供计数信号,使其内部做一次计数控制。校准单元131获取滤波单元122提供的数字信号(第一数字信号)后,对将该数字信号进行暂存。当斩波单元132达到预设的计数阈值后,其将向电平切换单元LS提供电平控制信号,使其将输入信号的电平进行切换。可以理解的,电平切换单元LS也可以使用其他具备电平切换的模块进行替换,譬如,多路选择器。
电平切换单元LS收到电平控制信号后,使输入信号反接,然后经反接的输入信号再依次进行模数转换和数字滤波处理。校准单元131获取该数字信号(第二数字信号)后,将结合在前一步骤中所暂存的数字信号,生成经误差抵消的输出信号。换而言之,校准单元对上述两个数字信号相加,可以实现正负失调误差的抵消并输出。下面对失调误差的抵消原理进行阐述:
假设失调误差对应的等效输入信号为VOS,当电平切换单元LS使得输入信号处于正接状态时,(譬如,斩波单元向电平切换单元LS提供的电平控制信号是低电平),此时的输入信号可以表示为:AIN_P-AIN_N+VOS (1)
当电平切换单元LS对输入端信号进行变换时(譬如,斩波单元向电平切换单元LS提供的信号是高电平),此时的输入信号可以表示为:
-[(AIN_N-AIN_P)+VOS] (2)
因此,当需要失调进行抵消时,可以通过校准单元131将这两个结果求平均值,以消除失调误差,输入信号可以表示为:
AIN_P-AIN_N (3)
由式(3)可知,通过对两个输入信号进行求均值,可以得到没有失调误差的差分输入电压。通过在校准单元131中对输出结果进行抵消操作,可以消除失调的对输出结果的影响。
当第一个输入信号的模数转换完成后,相应的第一数字信号将缓存至校准单元131中,同时滤波单元122将输出电平控制信号(ADC2CHOP_ctrl)给斩波单元132。响应于该控制信号,斩波单元132内部将做一次计数,此时斩波单元132会产生新的电平控制信号输出至电平切换单元LS,使输入信号处于正接状态。
可以理解的,也可以通过反接-正接的顺序来得到上述两个数字信号,在此不做过多赘述。
在一种实施例中,在消除误差时,也可以采用更多的数字信号来确定最终的模数转换结果。譬如,可以通过两个循环,即正接-反接-正接-反接的顺序,来得到四个数字信号,并基于该四个数字信号来确定模数转换结果。
通过配置电平切换单元LS的状态,可以实现单次转换校准、高精度连续转换校准、连续快速转换校准,其中,高精度连续转换校准和连续快速转换校准之间的差异主要是由于滤波单元122前后选用的过采样系数不同。
以24bit Sigma Delta ADC为例,结合图2进行阐述:
滤波单元122至少配置两种过采样率值,分别为0.1ksps和10ksps,比如,可以根据场景的来配置滤波单元122具备不同的过采样率。
在实际应用中,电路结构往往具备复杂性和多样性,因此可以假设ADC实际精度典型值为21bit有效位。针对快速转换模式,滤波单元122选择10ksps过采样率,对应精度典型值降为18bit有效位。
图2为依据本申请实施例的滤波器建立时间长度示意图。如图2所示,对于同一个过采样率,输入信号在正接状态、反接状态下,建立滤波器的时间相同。在反接状态下,若提升滤波单元122所采用的过采样率,相应的时间会降低。
例如,当用户使用0.1ksps来建立滤波器,那么高精度转换模式下,建立时间为两个采样时间,即:T1=t1+t2=1/(0.1*1000)+1/(0.1*1000)=20ms (4)
由此可知,在高精度转换模式下,建立滤波器的时间T1为20ms。在快速转换模式下,建立滤波器的时间T2为:T2=t1+t3=1/(0.1*1000)+1/(10*1000)=10.1ms (5)
可以看到快速转换模式的速度是高精度转换模式的速度的两倍,而快速转换模式下的精度则要低3bit位。换而言之,是用两倍时间来换取3bit位的精度,因此,当在对精度要求不高但对转换时间有限制的场景下,可以选择快速转换模式。因此,本实施例中的模数转换装置可以适用于不同精度、速度要求的单次或连续转换校准需求,具备更多的应用场景。
图3为依据本申请实施例的斩波单元结构示意图。
如图3所示,斩波单元包括2bit的计数器1221以及与门阵列,其中,计数器1221接收计数信号ADC2CHOP_ctrl、时钟信号clk以及复位信号rst_n,该时钟信号与模数转换的时钟信号可以不同。在本实施例中,与门阵列S1、S2包括4个与门,其中,第一与门组S1的两个与门分别接收来自计数器1221的信号,第二与门组S2的两个与门则是用来提供电平控制信号和校准控制信号,以分别提供至电平切换单元LS和校准单元131。
具体而言,第一与门组S1包括第一与门S11和第二与门S12,分别用于接收计数器1221的输出信号。第二与门组S2包括第三与门S21和第四与门S22,其中,第三与门S21配置为提供电平控制信号,第四与门S22配置为提供校准控制信号。第一与门S11的输出端连接至第三与门S21的输入端,反相连接至第四与门S22的输入端;第二与门S12的输出端连接至第四与门S22的输入端,反相连接至第三与门S21的输入端。
图4为依据本申请实施例的模数转换装置的斩波校准的工作流程图。
电平切换单元LS初始状态为正接(步骤S401),当电平控制信号chg_en为高电平时(电平控制信号高有效),电平切换单元LS将输入信号反接(S402)。ADC121对接收到的输入信号进行模数转换(步骤S403),然后由滤波单元122对模数转换后的信号进行数字滤波(步骤S404),并使得斩波单元132计数(步骤S407)。当计数为1时(步骤S408),将电平控制信号chg_en置为高电平,即使得电平切换单元LS将输入信号反接,由ADC121、滤波单元122对反接后的输入信号进行模数转换和数字滤波,并且在斩波单元132进行计数。当斩波单元132计数达到2时(步骤S409),将使得校准控制信号置为高电平,校准单元131基于两次模数转换所得到的数字信号进行校准(步骤S405),进而确定转换结果(步骤S406)。
图5为依据本申请另一实施例的模数转换装置架构图。
相较于图1,本实施例中的模数转换装置还包括温补单元133和内部失调单元134,其中,温补单元133至少用来存储温补参数(即因温度造成的失调误差补偿参数),内部失调单元134至少用来存储内部失调补偿参数。
具体而言,温补单元133用来实现对不同温度下电路参数存在温漂引入的失调误差的匹配值进行映射存储,并且输出对应温度失调误差匹配值至校准单元131。当模数转换装置中的温度传感单元(未示出)ADC芯片获取环境温度后,校准单元131根据温补单元133所提供的对应温度失调误差匹配值对输出信号进行校准。通过在温补单元133中记录多种温度下对应的温补参数,模数转换装置可以针对多种温度进行相应地调整。
通过采用温补单元133,可以实时根据温度精准有效的调取校准值,并且校准值存储在非易失存储器中,可以针对每个芯片分别进行标定,从而实现对电路温漂进行针对性的补偿,且用户无需付出额外的使用成本,确保校准可靠性和稳定性。
内部失调单元134用于芯片内部失调误差上电自校准。内部失调单元134对2通过对多路选择单元MUX的输入进行短接,ADC121对输入信号进行模数转换,然后经滤波单元122处理后,通过Calibration模块输出。此时,短接状态对应的校准输出数值即为当前误差失调校准补偿参数值,可以将该值存在内部失调单元134中,以供后续调用。当多路选择单元MUX接入用户的模拟输入后,校准单元131将调用内部失调单元134中存储的失调校准补偿参数值来进行补偿,进而消除芯片内部失调误差。
通过内部失调单元134,可以让模数转换装置每次上电复位后自动产生当前场景校准值,对于误差稳定的场景效果很好且付出的成本很低,对正常转换没有影响,效果实时并且可靠。
可以理解的,对于模数转换的流程,斩波单元132、温补单元133和内部失调单元134的工作相互之间不会互斥,可以选择性地进行调用。换而言之,用户可以根据应用场景,来选择性地对输出结果中的不同类型的失调进行补偿。每次更换工作场景只需要重新配置好ADC校准模式,以获取或抵消新的误差对应的失调校准参数,确保在新的工作场景下ADC转换链路正常使用。
在一实施例集中,滤波单元122、校准单元131、内部失调单元134均处于相同的时钟域,与ADC转换的时钟相互独立。
本申请中的技术方案可最小化芯片和系统的失调误差,可以使得模数转换装置在不同环境下根据需求选择不同的校准模式输出精准的结果。
上述实施例仅供说明本申请之用,而并非是对本申请的限制,有关技术领域的普通技术人员,在不脱离本申请范围的情况下,还可以做出各种变化和变型,因此,所有等同的技术方案也应属于本申请公开的范畴。
Claims (10)
1.一种模数转换装置,其特征在于,包括:
输入模块,配置为接收输入信号,其中,所述输入模块包括电平转换单元,所述电平转换单元基于电平控制信号对所述输入信号的接入状态进行切换;
模数转换模块,配置为生成与所述输入信号相对应的数字信号;以及
校准模块,配置为向所述电平转换单元提供所述电平控制信号,并且基于至少两个所述数字信号来生成输出信号,其中,所述至少两个数字信号分别对应于所述输入信号不同的所述接入状态。
2.根据权利要求1所述的模数转换装置,其特征在于,所述模数转换模块还包括:
模数转换单元,配置为对所述输入信号进行模数转换;
滤波单元,配置为对经所述模数转换单元模数转换后的信号进行数字滤波,并向所述校准模块提供计数信号,以触发所述校准模块进行计数。
3.根据权利要求2所述的模数转换装置,其特征在于,所述校准模块配置为执行以下操作:
获取来自所述滤波单元的第一数字信号,所述第一数字信号与处于第一接入状态的所述输入信号相对应,并生成所述电平控制信号使得所述输入信号处于第二接入状态;
获取来自所述滤波单元的第二数字信号,所述第二数字信号与处于所述第二接入状态的所述输入信号相对应,并生成所述电平控制信号使得所述输入信号处于所述第一接入状态;以及
基于所述第一数字信号与所述第二数字信号来生成所述输出信号。
4. 根据权利要求3所述的模数转换装置,其特征在于,所述校准模块包括:
斩波单元,配置为基于所述计数信号进行计数,并根据所述计数的结果来生成所述电平控制信号和校准控制信号;以及
校准单元,配置为暂存所述第一数字信号,并响应于所述校准控制信号,基于所述第一数字信号与所述第二数字信号之和来生成所述输出信号。
5.根据权利要求4所述的模数转换装置,其特征在于,所述滤波单元被配置为以不同的过采样率分别对所述第一数字信号与所述第二数字信号进行数字滤波。
6.根据权利要求4所述的模数转换装置,其特征在于,所述模数转换装置还包括:
温度补偿单元,其与所述校准单元通信连接,配置为基于所获取的温度数字量化值,查表获取所述温度失调误差的匹配值,并将所述匹配值提供至所述校准单元。
7.根据权利要求6所述的模数转换装置,其特征在于,所述模数转换装置还包括用于提供所述温度数字量化值的温度传感单元。
8.根据权利要求4所述的模数转换装置,其特征在于,所述校准模块包括:
内部失调补偿单元,其与所述校准单元和所述输入模块通信连接,配置为存储内部失调误差匹配值,其中,所述校准单元基于所述内部失调误差匹配值对所述输出信号进行校准。
9.根据权利要求4所述的模数转换装置,其特征在于,所述斩波单元包括:
计数器,配置为接收所述计数信号,并生成计数输出信号;
与门阵列,其包括:
第一与门组,其包括第一与门和第二与门,分别用于接收所述计数器的输出信号;
第二与门组,其包括第三与门和第四与门,所述第三与门配置为提供所述电平控制信号,所述第四与门配置为提供所述校准控制信号,
其中,所述第一与门的输出端连接至所述第三与门的输入端,并且反相连接至所述第四与门的输入端,所述第二与门的输出端连接至所述第四与门的输入端,并且反相连接至所述第三与门的输入端。
10.一种应用于如权利要求1至9任一项所述的模数转换装置的模数转换方法,其特征在于,包括:
获取输入信号;
通过所述模数转换模块对处于正接状态的所述输入信号进行模数转换,以生成第一数字信号;
通过所述校准模块向所述输入模块提供电平控制信号,以使得所述输入信号处于反接状态,并且获取由所述模数转换模块所生成的第二数字信号,以基于所述第一数字信号与所述第二数字信号之和来生成经校准的数字输出信号,
其中,所述第二数字信号由所述模数转换模块基于处于所述反接状态的输入信号而得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410176442.5A CN117728838B (zh) | 2024-02-08 | 用于adc失调误差的模数转换装置与校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410176442.5A CN117728838B (zh) | 2024-02-08 | 用于adc失调误差的模数转换装置与校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117728838A true CN117728838A (zh) | 2024-03-19 |
CN117728838B CN117728838B (zh) | 2024-05-28 |
Family
ID=
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592167A (en) * | 1994-10-19 | 1997-01-07 | Exar Corporation | Analog-digital converter using current controlled voltage reference |
US5598157A (en) * | 1994-10-28 | 1997-01-28 | Harris Corporation | Sigma Delta analog to digital converter with three point calibration apparatus and method |
CN102487281A (zh) * | 2010-12-03 | 2012-06-06 | 财团法人工业技术研究院 | 处理系统 |
US8816886B1 (en) * | 2013-03-15 | 2014-08-26 | Pmc-Sierra Us, Inc. | Method and apparatus to control the effective gain of a statistically calibrated analog to digital converter |
CN104702282A (zh) * | 2015-04-03 | 2015-06-10 | 中国电子科技集团公司第十四研究所 | 模数转换器中多级多比特子电路的数字校准方法及电路 |
CN106374930A (zh) * | 2016-09-28 | 2017-02-01 | 东南大学 | 基于数字域自校正的逐次逼近模数转换器及模数转换方法 |
CN108988860A (zh) * | 2017-05-31 | 2018-12-11 | 深圳市中兴微电子技术有限公司 | 一种基于sar adc的校准方法及sar adc系统 |
CN110401444A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 异步时钟adc电路的亚稳态的检测消除电路 |
CN115776299A (zh) * | 2022-12-22 | 2023-03-10 | 南通大学 | 一种低复杂度的tiadc时间失配误差校准方法 |
WO2023151633A1 (zh) * | 2022-02-10 | 2023-08-17 | 芯海科技(深圳)股份有限公司 | 一种adc电路及其控制方法 |
CN117439576A (zh) * | 2023-11-29 | 2024-01-23 | 深圳市山海半导体科技有限公司 | 可配置陷波点的滤波器模块以及信号处理方法和电路 |
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592167A (en) * | 1994-10-19 | 1997-01-07 | Exar Corporation | Analog-digital converter using current controlled voltage reference |
US5598157A (en) * | 1994-10-28 | 1997-01-28 | Harris Corporation | Sigma Delta analog to digital converter with three point calibration apparatus and method |
CN102487281A (zh) * | 2010-12-03 | 2012-06-06 | 财团法人工业技术研究院 | 处理系统 |
US8816886B1 (en) * | 2013-03-15 | 2014-08-26 | Pmc-Sierra Us, Inc. | Method and apparatus to control the effective gain of a statistically calibrated analog to digital converter |
CN104702282A (zh) * | 2015-04-03 | 2015-06-10 | 中国电子科技集团公司第十四研究所 | 模数转换器中多级多比特子电路的数字校准方法及电路 |
CN106374930A (zh) * | 2016-09-28 | 2017-02-01 | 东南大学 | 基于数字域自校正的逐次逼近模数转换器及模数转换方法 |
CN108988860A (zh) * | 2017-05-31 | 2018-12-11 | 深圳市中兴微电子技术有限公司 | 一种基于sar adc的校准方法及sar adc系统 |
CN110401444A (zh) * | 2019-06-25 | 2019-11-01 | 中国科学院上海微系统与信息技术研究所 | 异步时钟adc电路的亚稳态的检测消除电路 |
WO2023151633A1 (zh) * | 2022-02-10 | 2023-08-17 | 芯海科技(深圳)股份有限公司 | 一种adc电路及其控制方法 |
CN115776299A (zh) * | 2022-12-22 | 2023-03-10 | 南通大学 | 一种低复杂度的tiadc时间失配误差校准方法 |
CN117439576A (zh) * | 2023-11-29 | 2024-01-23 | 深圳市山海半导体科技有限公司 | 可配置陷波点的滤波器模块以及信号处理方法和电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3856470B2 (ja) | 多重電荷再分配変換を有するアナログ/ディジタル変換器 | |
KR0179466B1 (ko) | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 | |
US5153593A (en) | Multi-stage sigma-delta analog-to-digital converter | |
US9362931B2 (en) | Semiconductor device | |
US20050219097A1 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
CN101529730A (zh) | 控制模拟滤波器的带宽 | |
CN110495104B (zh) | 模数转换器、传感器装置和用于模数转换的方法 | |
US10218373B1 (en) | Analog-to-digital converter calibration system | |
US6111529A (en) | Accurate gain calibration of analog to digital converters | |
GB2541252A (en) | Temperature sensing with feedback digital-analog converter (DAC) of delta-sigma modulator | |
CN108900195B (zh) | 过采样模数转换器及其反馈数模转换器动态误差校准方法 | |
JPH10500821A (ja) | アナログ−ディジタル変換器用の基準はしご自動校正回路 | |
US20170179970A1 (en) | Flash analog-to-digital converter calibration | |
CN117728838B (zh) | 用于adc失调误差的模数转换装置与校准方法 | |
CA2422504C (en) | Methods and apparatus for analog-to-digital conversion | |
US7113028B2 (en) | Method and arrangement for calibrating an active filter | |
CN113162625B (zh) | 基于电荷注入补偿的逐次逼近模数转换器 | |
US9166608B1 (en) | Method and circuit for bandwidth mismatch estimation in an A/D converter | |
CN117728838A (zh) | 用于adc失调误差的模数转换装置与校准方法 | |
WO2013173051A1 (en) | Common mode trimming with variable duty cycle | |
CN111175687A (zh) | 非线性负荷标准电能表 | |
USRE40106E1 (en) | Calibration of isolated analog-to-digital converters | |
CN210982710U (zh) | 分压电路参数的检测电路及电能计量芯片 | |
US11770109B2 (en) | Programmable chopping architecture to reduce offset in an analog front end | |
US11955943B1 (en) | Semiconductor device including on-die resistor and method of calibrating on-die resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |