CN1301086A

CN1301086A - Ad变换器电路

Info

Publication number: CN1301086A
Application number: CN00134964A
Authority: CN
Inventors: 吉泽浩和
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1999-12-13
Filing date: 2000-12-13
Publication date: 2001-06-27
Also published as: US6437722B1; JP3782911B2; JP2001168713A

Abstract

在流水线式AD变换器电路中,构成AD变换器电路的MDAC的输出发生很大改变的时间在各级被移动,这样,阻止误差的增加。在用于提供参考电压给构成流水线式AD变换器电路的子AD变换器电路的梯形电阻电路中,主电阻与辅助电阻被连接来提供多个参考电压,以及被提供给第一级MDAC的参考电压被做成为不同于被提供给第二级或以后的级MDAC的参考电压。

Description

AD变换器电路

本发明涉及一个流水线AD变换器电路，其中低位的子-AD变换器和子-DA变换器被做成一个块，并且多个这样的块被级联，以及涉及一个被使用于该电路的梯形电阻结构。

传统上，已报告其中低位的子-AD变换器和子-DA变换器被做成一个块和多个这样的块被级联的一种流水线AD变换器电路的技术。例如，文献1：Lewis,S.H.,和Gray,P.R.,“A pipelined 5-Msample/s9-bit Analog-to-Digital Converter(流水线式5兆样本/秒、9比特模拟-数字变换器),”Proceeding of IEEE InternationalSymposium on Circuits and Systems,pp.954-961,1987,揭示了一种流水线式AD变换器电路。

图8显示了传统的流水线式AD变换器电路的电路结构的例子。图9显示被使用于每个块的子-AD变换器的结构的例子。另外，图10显示用于子AD变换器的参考电压的梯形电阻的传统结构的例子。在这个例子中，显示了2比特(4个组成部分)的子AD变换器电路。

在图8上，从AD变换器电路端子17输入的信号vin(图11A)传送通过采样保持电路39，然后信号被输入到第一级子AD变换器电路1和第一级乘法DA变换器电路(此后被简称为MDAC)14。被输入到子AD变换器电路1的信号从子AD变换器电路输入端33被发送到每个比较器21、22、23的一个输入端。

另一方面，在图10所示的梯形电阻电路中产生的参考电压60、61、和62分别通过子AD变换器电路参考电压输入端34、35、和36被输入到比较器21、22、和23的反相输入端。在图10上，标准电压端31和32之间的电压被电阻27、28、29、和30(每个电阻具有相同的电阻值)分成四个相等的电压，以便产生参考电压60、61、62、和63。

图10所示的梯形电阻电路被共用于各个级的子AD变换器电路1、2、3、和4。在图6上，每个比较器21、22、23把子AD变换器电路信号输入端33处的电位与相应于各个比较器的、在子AD变换器电路参考电压输入端34、35、36处的电位进行比较，然后把它的输出输入到编码器24。编码器24的输出通过锁存器25和26从子AD变换器电路输出端37和38被输出。

这个输出被输入到图8的子DA变换器电路5，以及被变换成等于2比特数字数据的模拟电压，然后在加法电路11中从采样保持电路39的输出信号减去该电压。加法电路11的输出被放大电路8放大两倍，以及从MDAC输出端18被输入到第二级子AD变换器电路2和第二级MDAC 15。图11B上显示在MDAC输出端18处的信号波形vout1。

从MDAC输出端18被输入到第二级子AD变换器电路2和第二级MDAC 15的信号以与第一级相同的过程被处理，以及被输入到第三级子AD变换器电路3和第三级MDAC 16。图11C上显示在MDAC输出端19处的信号波形vout2。在V1和V2之间或在V2和V3之间的间隔被减半，因为前面一级MDAC 14的放大电路8的增益是两倍。这里，应当注意这样的事实，图11B所示的波形vout1的锯齿波的改变点刚好与图11C所示的波形vour2的锯齿波的改变点相一致。

从MDAC输出端19被输入到第三级子AD变换器电路3和第三级MDAC 16的信号以与第一级相同的过程被处理，以及被输入到第四级子AD变换器电路4。图11D上显示在MDAC输出端20处的信号波形vout3。这里，应当注意这样的事实，图11B所示的波形vout1的锯齿波的改变点，图11C所示的波形vout2的锯齿波的改变点，和图11D所示的波形vout3的锯齿波的改变点互相完全一致。

各级的子AD变换器电路1、2、3、和4的输出传送通过数字校正电路52，然后被取为这个AD变换器电路的输出。

然而，在传统的流水线式AD变换器电路中，因为在各级的子AD变换器电路中所使用的参考电压互相相等，当第一级子AD变换器电路的输出被改变时，所有级的子AD变换器电路的输出立即全部改变。因此，有一个缺点，如图11A到11D所示，各级的MDAC输出立即更大地改变，以及各级的DNL误差被相加。

这里，将说明当MDAC输出很大地改变时为什么造成大的DNL误差。传统上，报告一种用于输出通过从输入电压减去相应于数字输入的模拟电压而得到的电压的MDAC技术。例如，文献2：Ahn,G.,Choi,H.,Lim,S.,Lee,S.,和Lee,C.,“A 12-b,10-MHz,250-mW CMOS A/DConverter(12比特、10MHz、250毫瓦CMOS A/D变换器)，”IEEEJournal of Solid-State Circuits,pp.2030-2035,1996，揭示了MDAC的电路例子。图13显示了一般的2比特MDAC的电路结构的例子。这个电路的运行情形为如下。2比特MDAC电路运行在两个时钟阶段1和2。首先，在时钟阶段1，运算放大器73的反相输入端和输出端被开关74短路，以及反相输入端的电压几乎等于非反相输入端的电压，也就是地(GND)电平(这通常被称为镜像地)。

电容器70、71、和72被连接在模拟输入电压和运算放大器的反相输入端之间，以及模拟输入电压被采样。接着，在时钟阶段2，在运算放大器73的反相输入端与输出端之间的开关被关断。电容72的两个端子的、在不被连接到运算放大器73的反相输入端的一侧处的一个端子通过开关77被连接到运算放大器73的输出端。电容70的两个端子的、在不被连接到运算放大器73的反相输入端的一侧处的一个端子通过由MDAC的数字输入的MSB(最高有效位)比特控制的开关75被连接到Vref或GND。例如，当MDAC的数字输入的MSB比特是1时，它被连接到Vref，以及当MDAC的数字输入的MSB比特是0时，它被连接到GND。电容71的两个端子的、在不被连接到运算放大器的反相输入端的一侧处的一个端子通过由MDAC的数字输入的LSB(最低有效位)比特控制的开关75被连接到Vref或GND。

例如，当MDAC的数字输入的LSB比特是1时，它被连接到Vref，以及当MDAC的数字输入的LSB比特是0时，它被连接到GND。这时，MDAC的输出电压Vout可由下式得出。

Vout=Vin+2(Vin-b1 Vref)+2(Vin-b0 Vref)

这里，b1和b0分别代表MDAC的数字输入的MSB比特和LSB比特。此外，假定运算放大器的开环增益是无穷大。

这样，其中运算放大器的反相输入端通过负反馈被做成镜像接地的电路中，输出端的电压是用反相输入端的电压(镜像接地)作为参考而被得出的。因此，在图13的例子中，由于反相输入端的电压偏离GND电平，所有输出端处的误差变为很大。在实际的电路中，运算放大器的开环增益是有限值，在反相输入端处产生相应于通过把输出端的电压除以运算放大器的开环增益而得到的电压的电压变化。这样，由于运算放大器的输出端的电压变化变为很大，输出端处的误差变为很大。特别是，当运算放大器的开环增益变为很小时，误差变为很显著的。

在各级中，当子AD变换器电路的输出被改变时，MDAC的输出电压很大地改变。这时，MDAC输出的DNL误差变为最大。在如图8所示构建的传统的AD变换器电路中，由于各级的子AD变换器电路中使用的参考电压互相相等，当第一级子AD变换器电路的输出被改变时，所有级的子AD变换器电路的输出都立即改变。这样，MDAC的输出电压也同时改变。

例如，在图11B，假定在输出电压Vout出现很大的改变的时间(以点线表示)，因为用于MDAC的运算放大器的开环增益很小，产生0.8LSB的差分非线性误差(此后被简称为DNL误差)。如图11C所示，输出电压Vout2同时也很大地改变。如果由输出电压端vout2的输出的很大改变产生的误差的电压幅度等于电压vout1端的结果，而且，如果放大器电路8的放大量是2，则在单个第二级MDAC 15中产生的DNL误差变为在单个第一级MDAC 14中产生的DNL误差的一半的0.4LSB。这样，输出电压vout2处的DNL误差变为单个第一级MDAC 14中产生的0.8 LSB的DNL误差和在单个第二级MDAC 15中产生的0.4LSB的DNL误差的相加值1.2 LSB。

同样地，如果由输出电压端vout3的输出的很大改变产生的误差的的电压幅度等于电压vout1端的结果，以及放大器电路9的放大量是2，则在单个第三级MDAC 16中产生的DNL误差变为在单个第一级MDAC 14中产生的DNL误差的1/4的0.2 LSB。这样，输出电压vout3处的DNL误差变为单个第一级MDAC 14中产生的0.8 LSB的DNL误差、在单个第二级MDAC 15中产生的0.4 LSB的DNL误差和在单个第三级MDAC 16中产生的0.2 LSB的DNL误差的相加值1.4 LSB。

这样，就有一个问题：当第一级子AD变换器改变时，各级的MDAC输出都立即很大地改变，以及各级的DNL误差相加。

为了解决以上问题，按照本发明，在子AD变换器电路中用于比较器的参考电压的梯形电阻电路中，除了对梯形电阻的总的电阻值起主要作用的主电阻以外，使用一个辅助电阻，具有主电阻的电阻值的一半或更少的电阻值，以使得在子AD变换器电路的输入和输出特性上形成一个偏移，以及在第二级或以后的级子AD变换器的输入和输出特性上出现偏差。

如上所述构建的AD变换器电路中，在第一级子AD变换器电路的输出发生改变的时间与第一级子AD变换器电路的输出发生改变的时间之间出现偏差。这样，由于在第一级MDAC输出发生很大改变的时间与第二级MDAC输出发生很大改变的时间之间出现偏差，各级中的DNL误差不被相加。这样，由于整个电路中的DNL误差主要由第一级MDAC的DNL误差控制，所以比起现有技术来说，DML误差可被减小。

在本发明中，为了造成第一级子AD变换器与第二级或以后的级子AD变换器的输入和输出特性上的偏移，在梯形电阻电路中，除了对梯形电阻的总的电阻值起主要作用的主电阻以外，使用一个具有主电阻的电阻值的一半或更少的电阻值的辅助电阻，这样，子AD变换器电路的输入和输出特性被做成具有偏差的。

在使用这样构建的梯形电阻的子AD变换器电路中，在第一子AD变换器电路与第二级子AD变换器电路的输入和输出特性上出现偏移，以及第一级子AD变换器电路的输出发生很大改变的时间是从第一级MDAC输出发生很大改变的时间移动的。因此，在单个第二级或以后的级MDAC中产生的DNL误差不被加到第一级MDAC产生的DNL误差中，比起通常的流水线式AD变换器电路来说，DML误差可被减小。

图1是本发明的一个梯形电阻电路的结构图。

图2是本发明的另一个梯形电阻电路的结构图。

图3是本发明的再一个梯形电阻电路的结构图。

图4A到4D是显示在使用本发明的一个梯形电阻电路的流水线式AD变换器电路中各级MDAC的输出电压和AD变换器电路的输入电压的时序图。

图5A到5D是显示在使用本发明的另一个梯形电阻电路的流水线式AD变换器电路中各级的MDAC的输出电压和AD变换器电路的输入电压的时序图。

图6A到6D是显示在使用本发明的再一个梯形电阻电路的流水线式AD变换器电路中各级MDAC的输出电压和AD变换器电路的输入电压的时序图。

图7是本发明的流水线式AD变换器电路的结构图。

图8是传统的流水线式AD变换器电路的结构图。

图9是用于流水线式AD变换器电路的子AD变换器电路的结构图。

图10是传统的梯形电阻电路的结构图。

图11A到11D是显示在使用传统的梯形电阻电路的流水线式AD变换器电路中各级MDAC的输出电压和AD变换器电路的输入电压的时序图。

图12是显示当使用本发明的梯形电阻电路时标准电压和参考电压的例子的图。

图13是显示MDAC电路的一个例子的图。

下面将参照附图描述本发明的实施例。

图7是显示本发明的流水线式AD变换器电路的例子的结构图。图1是显示用于制备按本发明的子AD变换器电路的比较器的参考电压的梯形电阻电路的例子的结构图。该梯形电阻对于各级的子AD变换器电路1、2、3、和4是共用的。主电阻40、41、42、和43与辅助电阻44、45，46、和47被交替连接。

各个电阻40、41、42、和43具有几乎相同的电阻值。此外，各个辅助电阻44、45、46、和47也几乎具有相同的电阻值。而且，辅助电阻44、45、46、和47的每个电阻值被做成是主电阻40、41、42、和43的每个电阻值的一半或更小。这是因为如果辅助电阻44、45、46、和47的每个电阻值被做成是主电阻的电阻值的一半或更大，则这一级的子AD变换器电路的误差超过1比特，以及变成为很难通过使用后一级的数字校正电路来校正这个误差。每个辅助电阻44、45、46、和47的实际值大约是主电阻40、41、42、和43的每个电阻值的1/10到1/20。如果实际值是1/10或更大，则变成为很难在后一级进行数字校正，以及如果实际值是1/20或更小，则在第一级和第二级MDAC中发生重叠，以及造成误差。也就是，本发明的目的不能达到。

在本例中，主电阻的电阻值R1被做成为460，以及辅助电阻的电阻值R2被做成为40。图12显示当上标准电压是3.0V和下标准电压是1.0V时的各个参考电压值。

参考电压60、61、和62是通过把上标准电压和下标准电压之间的电压分成四份而得到的电压，以及分别变成为2.5V，2.0V和1.5V。这些电压被用作为第一子AD变换器电路的比较器的参考电压。另一方面，参考电压63、64、和65由于辅助电阻而与参考电压60、61、和62有偏差，以及分别变成为2.54V,2.04V和1.54V。这些电压被用作为第二级或以后的级的子AD变换器电路的比较器的参考电压。

通过这样做以后，由于在子AD变换器电路的输出发生改变的时间出现偏差，各级的MDAC的输出电压变成为如图4A到4D所示。通过在第二级或以后的级的参考电压63、64、和65与第一级参考电压60、61和62之间出现偏差，有可能从第二级或以后的级MDAC的输出电压发生很大改变的时间移动第一级MDAC的输出电压发生很大改变的时间。然而，在这种情况下，由于第二级和第三级MDAC的输出电压发生很大改变的时间互相一致，其中第二级MDAC的输出电压很大地改变时的DNL误差与其中第三级MDAC的输出电压很大地改变时的DNL误差被相加。然而，由于这些DNL误差的总和通常小于其中第一级MDAC的输出电压很大地改变时的DNL误差，所以这不成为问题。

因此，整个AD变换器的DNL误差可被保持在第一级MDAC中产生的DNL误差的水平。

图2是显示用于准备按照本发明的子AD变换器电路的比较器的参考电压的梯形电阻电路的另一个例子的结构图。主电阻的电阻值R1被做成为460，以及辅助电阻的电阻值R2被做成为20。这个梯形电阻对于各级的子AD变换器电路1、2、3、和4是公共的。除了图1的电路以外，辅助电阻48、49、50、和51被进一步连接。也就是，每个具有主电阻的电阻值的一半或更小的电阻值的两个辅助电阻被用作为一组，用于一个主电阻，以使得不单在第一级和第二级的输入与输出特性上出现偏差，而且也可以造成在第二级和第三级或以后的级的输入与输出特性上出现偏差，这是更有效的。

参考电压60、61、和62被用作为第一级子AD变换器电路的比较器的参考电压。另一方面，参考电压63、64、和65被用作为第二级子AD变换器电路的比较器的参考电压。此外，参考电压66、67、和68被用作为第三级子AD变换器电路的比较器的参考电压。通过这样做以后，各级的MDAC的输出电压变成为如图5A到5D所示，以及在第一级、第二级和第三级MDAC的输出电压发生很大改变的所有的时序可被做成为互相不一致。这样，由于各级的MDAC输出的DNL误差变成为最大的时序互相不一致，整个AD变换器的DNL误差可保持在第一级MDAC中产生的DNL误差的水平。

图3显示梯形电阻电路的再一个例子，其中主电阻的电阻值R1被做成为470，辅助电阻的电阻值R2被做成为20，辅助电阻的电阻值R3被做成为10，以及这些电阻按电阻R1、R2、和R3的次序被连接。辅助电阻48、49、50、和51具有电阻值R3。

在本实施例中，虽然已对于其中三个MDAC被级联连接的流水线式结构进行描述的，但本发明并不限于这种结构，而是可应用于使用两个或多个MDAC的情况。

如上所述，按照本发明的电路系统，由于各级的MDAC输出发生很大改变的时间上发生偏差，各级的DNL误差不被相加。这样，整个AD变换器电路的DNL误差可保持在第一级产生的DNL误差的水平。

Claims

1．一种使用梯形电阻电路的AD变换器电路，其中每个具有相同电阻值的电阻与具有前面的电阻的一半或更小的电阻值的辅助电阻交替地被并联在两个标准电压端子之间。

2．按照权利要求1的AD变换器电路，其特征在于，其中辅助电阻由多个具有两个或多个不同的电阻值的第二辅助电阻做成。

3．一种流水线式AD变换器电路包括：

多个子AD变换器块，每个块包括一个子AD变换器和一个乘法DA变换器，并且这些块被互相连接；以及

被连接在两个标准电压端子之间的梯形电阻，包括多个互相串联连接的电阻，以便提供参考电压给子AD变换器，其中

梯形电阻电路包括每个具有相同电阻值的电阻与每个具有电阻的一半或更小的电阻值的辅助电阻，

电阻和辅助电阻被交替地连接在两个标准电压端子之间，以及

从电阻与辅助电阻之间的连接点得到参考电压。

4．一种流水线式AD变换器电路包括：

梯形电阻电路包括多个电阻组，每组包括电阻与具有电阻的一半或更小的相同电阻值的辅助电阻，并且都被连接到电阻的两端，

多个电阻组被连接在两个标准电压端子之间，以及

从电阻之间的连接点得到参考电压。

5．使用包括多个电阻组的梯形电阻的AD变换器电路，每组包括电阻与具有电阻的一半或更小的电阻值的辅助电阻，并且都被连接到电阻的两端，以及多个电阻组互相串联连接。