KR100688512B1 - 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치 - Google Patents

2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR100688512B1
KR100688512B1 KR1020040116997A KR20040116997A KR100688512B1 KR 100688512 B1 KR100688512 B1 KR 100688512B1 KR 1020040116997 A KR1020040116997 A KR 1020040116997A KR 20040116997 A KR20040116997 A KR 20040116997A KR 100688512 B1 KR100688512 B1 KR 100688512B1
Authority
KR
South Korea
Prior art keywords
analog
digital
signal
digital converter
sub
Prior art date
Application number
KR1020040116997A
Other languages
English (en)
Other versions
KR20060078685A (ko
Inventor
이진국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040116997A priority Critical patent/KR100688512B1/ko
Priority to US11/247,748 priority patent/US7158066B2/en
Priority to TW094141085A priority patent/TWI289006B/zh
Priority to CN2005101375161A priority patent/CN1797957B/zh
Publication of KR20060078685A publication Critical patent/KR20060078685A/ko
Application granted granted Critical
Publication of KR100688512B1 publication Critical patent/KR100688512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 2개의 기준 전압들을 사용하는 파이프라인 구조의 아날로그-디지털 변환 장치에 관한 것이다. 본 발명은 제1 기준 전압이 인가되는 제1 단자와, 제2 기준 전압이 인가되는 제2 단자와, 상기 제1 단자에 연결되고 아날로그 신호를 입력하며 상기 제1 기준 전압을 이용하여 상기 아날로그 신호를 변환하여 디지털 신호를 발생하는 적어도 하나의 서브 아날로그-디지털 변환기와, 상기 제2 단자에 연결되며 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호 및 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고 상기 제2 기준 전압을 이용하여 상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 아날로그 신호로 변환하고 이를 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호와 비교하여 그 차를 증폭하여 출력하는 적어도 하나의 디지털-아날로그 변환기, 및 상기 제2 단자에 연결되고 대응되는 디지털-아날로그 변환기로부터 출력되는 아날로그 신호를 입력하며 상기 제2 기준 전압을 이용하여 상기 입력되는 아날로그 신호를 변환하여 디지털 신호를 출력하는 마지막 서브 아날로그-디지털 변환기를 구비함으로써 파이프라인 구조의 아날로그-디지털 변환 장치는 안정된 동작을 수행한다.

Description

2개의 기준 전압들을 사용하는 파이프라인 구조의 아날로그-디지털 변환 장치{Pipelined analog-digital converting device using two reference voltages}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 파이프라인 구조의 아날로그-디지털 변환 장치의 블록도이다.
도 2는 도 1에 도시된 아날로그-디지털 변환 장치에 인가되는 신호들의 파형 및 이에 따른 일부 소자들의 동작을 보여준다.
도 3은 본 발명에 따른 파이프라인 구조의 아날로그-디지털 변환 장치의 블록도이다.
도 4는 도 3에 도시된 복수개의 MDAC(Multiplying Digital Analog Converter)들 중 첫 번째 MDAC의 상세 블록도이다.
도 5는 도 3에 도시된 아날로그-디지털 변환 장치에 인가되는 신호들의 파형 및 이에 따른 일부 소자들의 동작을 보여준다.
도 6은 도 3에 도시된 파이프라인 구조의 아날로그-디지털 변환 장치를 4비트용으로 설계한 블록도이다.
본 발명은 파이프라인 구조의 아날로그-디지털 변환 장치에 관한 것으로서, 특히 2개의 기준 전압들을 이용하여 안정적인 동작을 수행하는 파이프라인 구조의 아날로그-디지털 변환 장치에 관한 것이다.
아날로그-디지털 변환 장치는 아날로그 신호를 디지털 신호로 변환하는 장치이며, 이와 같은 아날로그-디지털 변환 장치를 복수개 연결한 것이 파이프라인 구조의 아날로그-디지털 변환 장치이다.
도 1은 종래의 파이프라인 구조의 아날로그-디지털 변환 장치의 블록도이다. 도 1을 참조하면, 종래의 파이프라인 구조의 아날로그-디지털 변환 장치(101)는 복수개의 서브 아날로그-디지털 변환기들(111a∼111n)과 복수개의 MDAC(Multiplying Digital to analog converter; 이하, MDAC로 약칭함)들(121a∼121n) 및 샘플/홀드 증폭기(131)을 구비한다.
이 때, 복수개의 서브 아날로그-디지털 변환기들(111a∼111n)과 복수개의 MDAC들(121a∼121n)은 모두 하나의 기준 전압(Vref)을 사용한다. 즉, 복수개의 플래쉬 아날로그-디지털 변환기들(111a∼111n)과 복수개의 MDAC들(121a∼121n)은 모두 하나의 기준 전압 발생기(미도시)로부터 공급되는 기준 전압(Vref)을 받아서 동작한다.
도 2는 도 1에 도시된 파이프라인 구조의 아날로그-디지털 변환 장치(101)에 인가되는 신호들의 파형 및 이에 따른 일부 소자들의 동작을 나타낸다. 도 2에서 S.S는 Signal Sampling, S.H는 Signal Holding, R.S는 Reference Sampling, S.C는 Signal Comparing, S.A는 Signal Amplifying의 약자이다.
도 2를 참조하면, 클럭 신호(CK)가 하이레벨인 동안(tk1), 서브 아날로그-디지털 변환기1(도 1의 111a)은 샘플/홀드 증폭기(도 1의 131)로부터 출력되는 아날로그 신호(도 1의 A1)를 샘플링하며, 이 때 MDAC1(도 1의 121a)은 기준 전압(Vref)을 샘플링한다. 한편, 클럭 신호(CK)가 하이 레벨인 동안(tk1), 서브 아날로그-디지털 변환기1(도 1의 111a)은 기준 전압(Vref)을 샘플링하며, 이 때, MDAC1(도 1의 121a)은 신호를 증폭하는 동작을 수행한다.
기준 전압(Vref)이 아날로그-디지털 변환 장치(101)에 인가될 경우, 매 클럭 주기마다 기준 전압(Vref)은 얼마동안 흔들림이 있은 후에 일정 레벨로 안정된다. 아날로그-디지털 변환 장치(101)의 동작 주파수가 빠른 경우에는 기준 전압(Vref)이 흔들리는 동안 모든 동작이 진행된다. 따라서, 정밀함이 요구되는 MDAC들(121a∼121n)의 경우에는 기준 전압(Vref)의 흔들림으로 인하여 에러가 발생할 가능성이 높으며, 이를 방지하기 위해서는 동작 주파수를 낮추어야 한다. 만일 동작 주파수가 높은 상태에서 흔들림이 없는 기준 전압(Vref)을 사용하기 위해서는 용량이 큰 기준 전압 발생기를 사용하여야 하는데, 이 경우 기준전압 발생기의 구조가 커지고, 비용이 많이 드는 단점이 있다. 이외에도, 발생된 기준전압을 핀을 통해 칩 외부와 연결한 후 대 용량의 캐패시터를 연결하는 방법이 있으나, 이 또한 이를 위한 전용 핀이 필요하다는 단점이 있다.
본 발명의 목적은 기준 전압의 흔들림을 감소시켜서 안정된 동작을 수행할 수 있도록 하는 파이프라인 구조의 아날로그-디지털 변환 장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은
파이프라인 구조의 아날로그-디지털 변환 장치에 있어서, 제1 기준 전압이 인가되는 제1 단자; 제2 기준 전압이 인가되는 제2 단자; 상기 제1 단자에 연결되고, 아날로그 신호를 입력하며, 상기 제1 기준 전압을 이용하여 상기 아날로그 신호를 변환하여 디지털 신호를 발생하는 적어도 하나의 서브 아날로그-디지털 변환기; 상기 제2 단자에 연결되며, 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호 및 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고, 상기 제2 기준 전압을 이용하여 상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 아날로그 신호로 변환하고, 이를 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호와 비교하여 그 차를 증폭하여 출력하는 적어도 하나의 디지털-아날로그 변환기; 및 상기 제2 단자에 연결되고, 대응되는 디지털-아날로그 변환기로부터 출력되는 아날로그 신호를 입력하며, 상기 제2 기준 전압을 이용하여 상기 입력되는 아날로그 신호를 변환하여 디지털 신호를 출력하는 마지막 서브 아날로그-디지털 변환기를 구비하는 파이프라인 구조의 아날로그-디지털 변환 장치를 제공한다.
바람직하기는, 상기 적어도 하나의 서브 아날로그-디지털 변환기 중 첫 번째 서브 아날로그-디지털 변환기는 상기 아날로그-디지털 변환 장치로부터 출력되는 디지털 신호의 MSB를 출력하고, 상기 마지막 서브 아날로그-디지털 변환기는 상기 아날로그-디지털 변환 장치로부터 출력되는 디지털 신호의 LSB를 출력한다.
바람직하기는 또한, 상기 적어도 하나의 서브 아날로그-디지털 변환기로부터 발생되는 디지털 신호를 보정하는 보정 장치를 더 구비한다.
바람직하기는 또한, 상기 적어도 하나의 디지털-아날로그 변환기는 상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 입력하고 이를 아날로그 신호로 변환하여 출력하는 서브 디지털-아날로그 변환기와, 상기 서브 디지털-아날로그 변환기로부터 출력되는 아날로그 신호와 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고 이들을 비교하여 그 차를 출력하는 비교기, 및 상기 비교기의 출력을 증폭하여 출력하는 증폭기를 구비한다.
바람직하기는 또한, 상기 적어도 하나의 서브 아날로그-디지털 변환기 중 첫 번째 서브 아날로그-디지털 변환기와 상기 적어도 하나의 MDAC 중 첫 번째 MDAC에 아날로그 신호를 제공하는 샘플/홀드 증폭기를 더 구비한다.
바람직하기는 또한, 상기 적어도 하나의 서브 아날로그-디지털 변환기와 상기 적어도 하나의 디지털-아날로그 변환기들에 적어도 하나의 클럭 신호가 입력된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명에 따른 파이프라인 구조의 아날로그-디지털 변환 장치의 블 록도이다. 도 3을 참조하면, 본 발명의 파이프라인 구조의 아날로그-디지털 변환 장치(301)는 샘플/홀드 증폭기(331), 제1 기준전압 발생기(341), 제2 기준전압 발생기(342), 제1 및 제2 단자들(351,352), 복수개의 서브 아날로그-디지털 변환기들(311a∼311n), 복수개의 MDAC들(321a∼321n-1) 및 디지털 보정기(361)를 구비한다.
샘플/홀드 증폭기(331)는 외부에서 입력되는 아날로그 신호를 일정한 시간 간격으로 샘플링하고 홀딩하는 동작을 반복하면서 아날로그 신호를 출력한다.
제1 기준전압 발생기(341)는 제1 기준 전압(Vref1)을 발생한다.
제2 기준전압 발생기(342)는 제2 기준 전압(Vref2)을 발생한다. 제1 기준전압(Vref1)과 제2 기준전압(Vref2)은 동일하게 설정할 수도 있으나, 다르게 설정할 수도 있다. 그러나, 제2 기준전압 발생기(342)를 제1 기준전압 발생기(341)에 비해 보다 정밀하게 구성하는 것이 바람직하다.
제1 및 제2 단자들(351,352)은 각각 제1 및 제2 기준전압 발생기들(341,342)에 연결된다. 제1 및 제2 단자들(351,352)은 제1 및 제2 기준전압 발생기들(341,342)이 아날로그-디지털 변환 장치(301)의 외부에 연결될 경우에 필요하다. 제1 및 제2 기준전압 발생기들(341,342)이 아날로그-디지털 변환 장치(301)의 내부에 구비될 경우에는 제1 및 제2 단자들(351,352)은 불필요하다.
복수개의 서브 아날로그-디지털 변환기들(311a∼311n-1)은 모두 제1 단자(351)에 연결되어 제1 기준전압 발생기(341)로부터 발생되는 제1 기준전압(Vref1)을 공급받는다. 복수개의 서브 아날로그-디지털 변환기들(311a∼311n-1)은 아날로 그 신호들(AN1∼ANn-1)을 입력하고, 제1 기준전압(Vref1)을 이용하여 상기 입력되는 아날로그 신호들(AN1∼ANn-1)을 변환하여 디지털 신호들(DN1∼DNn-1)을 출력한다. 마지막 서브 디지털-아날로그 변환기(311n)는 마지막 MDAC(321n-1)로부터 출력되는 아날로그 신호(ANn)를 입력하고, 제2 기준전압(Vref2)을 이용하여 상기 아날로그 신호(ANn)를 변환하여 디지털 신호(DNn)를 출력한다. 첫 번째 서브 아날로그-디지털 변환기(311a)는 샘플/홀드 증폭기(331)로부터 출력되는 아날로그 신호(AN1)를 입력하고, 두 번째 이후의 서브 아날로그-디지털 변환기들(311b∼311n)은 각각 대응되는 MDAC들 즉, 전단의 MDAC들로부터 출력되는 아날로그 신호들을 입력한다. 복수개의 서브 아날로그-디지털 변환기들(311a∼311n)은 모두 플래쉬 아날로그-디지털 변환기들로 구성하는 것이 바람직하다.
복수개의 MDAC들(321a∼311n-1)은 모두 제2 단자(352)에 연결되며, 제2 기준전압 발생기(342)로부터 발생되는 제2 기준전압(Vref2)을 공급받는다. 복수개의 MDAC들(321a∼321n)은 각각 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호와 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고, 제2 기준전압(Vref2)을 이용하여 상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 아날로그 신호로 변환하고, 이를 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호와 비교하여 그 차를 증폭하여 출력한다. 이 때, 첫 번째 MDAC(321a)는 샘플/홀드 증폭기(331)로부터 출력되는 아날로그 신호(AN1)를 입력한다. MDAC의 구체적인 구성에 대해서 는 도 4를 통해서 상세히 설명한다.
디지털 보정기(361)는 서브 아날로그-디지털 변환기들(311a∼311n-1)로부터 출력되는 디지털 신호를 보정한다. 즉, 서브 아날로그-디지털 변환기들(311a∼311n-1)로부터 출력되는 디지털 신호들(DN1∼DNn-1)에는 오차가 포함될 수 있으며, 디지털 보정기(361)는 이러한 오차를 제거하는 역할을 한다. 여기서, 디지털 보정기(361)는 마지막 서브 아날로그-디지털 변환기(311n)로부터 출력되는 디지털 신호(DNn)는 보정하지 않는다. 때문에 마지막 서브 아날로그-디지털 변환기(311n)는 에러가 발생하지 않도록 정밀하게 설계된다.
도 4는 도 3에 도시된 복수개의 MDAC들(321a∼321n-1) 중 첫 번째 MDAC(321a)의 상세 블록도이다. 도 4를 참조하면, MDAC(321a)는 서브 디지털-아날로그 변환기(411), 비교기(421) 및 증폭기(431)를 구비한다.
서브 디지털-아날로그 변환기(411)는 서브 아날로그-디지털 변환기(도 3의 311a)로부터 출력되는 디지털 신호(DN1)를 입력하고, 이를 아날로그 신호(ANA1)로 변환하여 출력한다.
비교기(421)는 서브 디지털-아날로그 변환기(411)로부터 출력되는 아날로그 신호(ANA1)와 서브 아날로그-디지털 변환기(도 1의 311a)로 입력되는 아날로그 신호(AN1)를 입력하고, 이들을 비교하고 그 차이 전압을 출력한다.
증폭기(431)는 비교기(421)로부터 출력되는 신호를 증폭하여 MDAC(321a)의 출력 신호(AN2)로서 출력한다.
도 3에 도시된 2번째 이후의 MDAC들(321b∼321n-1)은 모두 첫 번째 MDAC(321a)와 동일하게 구성된다.
도 5는 도 3에 도시된 아날로그-디지털 변환 장치(301)에 인가되는 신호들의 파형 및 이에 따른 일부 소자들의 동작을 나타낸다. 도 5에서 S.S는 Signal Sampling, S.H는 Signal Holding, R.S는 Reference Sampling, S.C는 Signal Comparing, S.A는 Signal Amplifying의 약자이다. 또한, 클럭 신호들(CK1,CK2)은 모두 서브 아날로그-디지털 변환기들(도 3의 311a∼311n)과 MDAC들(도 3의 321a∼321n-1)에 인가된다.
도 5를 참조하면, 클럭 신호(CK2)가 하이 레벨인 동안(tk2), 서브 아날로그-디지털 변환기1(도 3의 311a)는 샘플/홀드 증폭기(도 3의 331)로부터 출력되는 아날로그 신호(A1)를 샘플링하며, 이 때 MDAC1(도 3의 321a)은 제1 기준전압(도 3의 Vref1)을 샘플링한다. 한편, 클럭 신호(CK2)가 하이 레벨인 동안(tk2), 서브 아날로그-디지털 변환기1(311a)은 제1 기준전압(도 3의 Vref1)을 샘플링하며, 이 때, MDAC1(도 3의 321a)은 신호를 증폭하는 동작을 수행한다.
기간(Tk2)동안, MDAC1(도 3의 321a)에 입력되는 기준전압(도 3의 Vref2)은 흔들림이 없이 일정 전압 레벨로 안정화된 상태이므로, MDAC1(도 3의 321a)은 안정적인 증폭 동작을 수행할 수가 있다.
이하, 다른 MDAC들(도 3의 321b~321n-1)도 양질의 제2 기준전압(도 3의 Vref2)을 사용함으로써 안정적인 증폭 동작의 수행이 가능하다.
이와 같이, MDAC들(도 3의 321a∼321n-1)에 입력되는 기준전압(Vref2)을 서브 아날로그-디지털 변환기들(도 3의 311a∼311n-1)에 입력되는 기준전압(Vref1)과 다른 별도의 전압을 사용함으로써 아날로그-디지털 변환 장치(도 3의 301)는 안정적으로 변환 동작을 수행하게 된다.
도 6은 도 3에 도시된 아날로그-디지털 변환 장치(301)를 4비트용으로 구성한 블록도이다. 도 6을 참조하면, 4비트용 파이프라인 구조의 아날로그-디지털 변환 장치(601)는 샘플/홀드 증폭기(631), 제1 기준전압 발생기(641), 제2 기준전압 발생기(642), 제1 및 제2 서브 아날로그-디지털 변환기들(611a,611b), MDAC(621a) 및 디지털 보정기(661)를 구비한다.
도 6을 참조하여, 아날로그-디지털 변환 장치(601)의 변환 동작을 설명하기로 한다. 여기서, 예를 들어, 샘플/홀드 증폭기(631)로부터 0.84볼트의 전압이 출력되며, 샘플/홀드 증폭기(631)로부터 출력되는 아날로그 신호(AP1)의 전압 레벨이 0볼트∼1볼트 사이에 분포한다고 가정한다.
샘플/홀드 증폭기(631)로부터 출력되는 0.84볼트의 전압은 서브 아날로그-디지털 변환기(611)에서 2진 코드로 변환된다. 서브 아날로그-디지털 변환기들(611,612)는 아래 표 1에 기재된 바와 같이, 1볼트를 0.25볼트씩 4단계로 구분하고, 입력되는 아날로그 신호들(AP1∼AP2)의 전압을 샘플링하여 어디에 해당하는지를 판단한다.
전압 레벨(볼트) 2진 코드
0∼0.25 00
0.25∼0.5 01
0.5∼0.75 10
0.75∼1.0 11
상기 표 1에 표시된 바와 같이, 084볼트는 0.75∼1.0볼트 사이에 위치하므로, 서브 아날로그-디지털 변환기(611)는 "11"의 2진 코드를 출력한다.
서브 아날로그-디지털 변환기(611)로부터 출력되는 디지털 신호 "11"은 MDAC(621)의 서브 디지털-아날로그 변환기(623)로 입력된다. 서브 디지털-아날로그 변환기(623)는 2진 코드 "11"를 아날로그 신호(APP1)로 변환한다. 즉, 2진 코드 ""11"이 0.75볼트와 1볼트 사이에 위치하므로 서브 디지털-아날로그 변환기(623)는 0.75볼트의 아날로그 신호(APP1)로써 출력한다.
MDAC(621)의 비교기(625)는 샘플/홀드 증폭기(631)로부터 출력되는 아날로그 신호(AP1)와 서브 디지털-아날로그 변환기(623)로부터 출력되는 아날로그 신호(APP1)를 받아서 이들의 차 전압을 출력한다. 구체적으로, 샘플/홀드 증폭기(631)로부터 출력되는 아날로그 신호(AP1)의 전압은 0.84볼트이고, 서브 아날로그-디지털 변환기(623)로부터 출력되는 아날로그 신호(APP1)의 전압은 0.75볼트이므로, 그 차는 0.09볼트이다.
MDAC(621)의 증폭기(627)는 비교기(625)로부터 출력되는 0.09볼트의 아날로그 신호를 증폭하여 출력한다. 이 경우에 증폭기(627)는 상기 0.09볼트의 전압을 4배 증폭하여 0.36볼트를 출력한다.
서브 아날로그-디지털 변환기(612)는 MDAC(621)로부터 출력되는 0.36볼트를 받아서 이를 변환하여 디지털 신호 "01"을 출력한다.
디지털 보정기(661)는 서브 아날로그-디지털 변환기(611)로부터 출력되는 디지털 신호(DP1)를 보정한다.
상기와 같이, 아날로그-디지털 변환 장치(601)는 0.84볼트의 아날로그 신호를 받아서 이를 변환하여 "1101"의 디지털 신호를 출력한다.
여기서, 아날로그-디지털 변환 장치(601)는 3개의 MDAC와 4개의 서브 아날로그-디지털 변환기들을 구비하도록 설계될 수 있으며, 이 때는 서브 아날로그-디지털 변환기를로부터 각각 하나의 2진 코드가 발생된다.
도면과 명세서에서 최적 실시예가 개시되었으며, 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이므로, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 아날로그-디지털 변환 장치(301)는 2개의 기준 전압 발생기들(341,342)로부터 별개의 기준 전압들(Vref1,Vref2)을 공급받음으로써 다음과 같은 장점이 있다.
첫째, MDAC들(321a∼321n-1)은 흔들림이 없는 안정된 기준 전압을 공급받받는데 소요되는 시간이 필요치 않게 되어 안정된 동작을 수행하게 된다.
둘째, MDAC들(321a∼321n-1)이 안정된 동작을 수행함으로써 아날로그-디지털 변환 장치(301)의 동작 주파수가 향상되며, 그에 따라 아날로그-디지털 변환 장치(301)는 고속 동작이 요구되는 시스템에 채용될 수 있다.
셋째, 서브 아날로그-디지털 변환기들(311a∼311n-1)로부터 발생되는 디지털 신호들(DN1∼DNn-1)은 디지털 보정기(361)에 의해 보정되기 때문에 서브 아날로그-디지털 변환기들(311a∼311n-1)에는 덜 정밀한 기준전압 발생기로부터 기준 전압을 공급받아도 된다. 따라서, 정밀함이 요구되는 MDAC들(321a∼321n-1)과 과 마지막 단의 서브 아날로그-디지털 변환기(311n)에는 정밀도가 높은 기준전압 발생기(342)로부터 기준 전압(Vref2)을 공급받을 수가 있으므로, 아날로그-디지털 변환 장치(301)의 정밀도가 향상된다.
넷째, 제1 기준 전압(Vref1)을 공급받는 서브 아날로그-디지털 변환기들(311a∼311n-1)로부터 발생되는 디지털 신호들(DN1∼DNn-1)은 디지털 보정기(361)에 의해 보정되기 때문에 제1 기준 전압(Vref1)과 제2 기준 전압(Vref2) 사이의 오프셋(offset)이 존재하더라도 아날로그-디지털 변환 장치(301)는 아무런 영향을 받지 않는다.

Claims (6)

  1. 파이프라인 구조의 아날로그-디지털 변환 장치에 있어서,
    제1 기준 전압이 인가되는 제1 단자;
    제2 기준 전압이 인가되는 제2 단자;
    상기 제1 단자에 연결되고, 아날로그 신호를 입력하며, 상기 제1 기준 전압을 이용하여 상기 아날로그 신호를 변환하여 디지털 신호를 발생하는 적어도 하나의 서브 아날로그-디지털 변환기;
    상기 제2 단자에 연결되며, 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호 및 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고, 상기 제2 기준 전압을 이용하여 상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 아날로그 신호로 변환하고, 이를 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호와 비교하여 그 차를 증폭하여 출력하는 적어도 하나의 디지털-아날로그 변환기; 및
    상기 제2 단자에 연결되고, 대응되는 디지털-아날로그 변환기로부터 출력되는 아날로그 신호를 입력하며, 상기 제2 기준 전압을 이용하여 상기 입력되는 아날로그 신호를 변환하여 디지털 신호를 출력하는 마지막 서브 아날로그-디지털 변환기를 구비하는 것을 특징으로 하는 파이프라인 구조의 아날로그-디지털 변환 장치.
  2. 제1항에 있어서, 상기 적어도 하나의 서브 아날로그-디지털 변환기 중 첫 번째 서브 아날로그-디지털 변환기는 상기 아날로그-디지털 변환 장치로부터 출력되는 디지털 신호의 MSB를 출력하고, 상기 마지막 서브 아날로그-디지털 변환기는 상기 아날로그-디지털 변환 장치로부터 출력되는 디지털 신호의 LSB를 출력하는 것을 특징으로 하는 파이프라인 구조의 아날로그-디지털 변환 장치.
  3. 제1항에 있어서, 상기 적어도 하나의 서브 아날로그-디지털 변환기로부터 발생되는 디지털 신호를 보정하는 보정 장치를 더 구비하는 것을 특징으로 하는 파이프라인 구조의 아날로그-디지털 변환 장치.
  4. 제1항에 있어서, 상기 적어도 하나의 디지털-아날로그 변환기는
    상기 대응되는 서브 아날로그-디지털 변환기로부터 출력되는 디지털 신호를 입력하고 이를 아날로그 신호로 변환하여 출력하는 서브 디지털-아날로그 변환기;
    상기 서브 디지털-아날로그 변환기로부터 출력되는 아날로그 신호와 상기 대응되는 서브 아날로그-디지털 변환기로 입력되는 아날로그 신호를 입력하고, 이들을 비교하여 그 차를 출력하는 비교기; 및
    상기 비교기의 출력을 증폭하여 출력하는 증폭기를 구비하는 것을 특징으로 하는 파이프라인 구조의 아날로그 디지털 변환 장치.
  5. 제1항에 있어서, 상기 적어도 하나의 서브 아날로그-디지털 변환기 중 첫 번째 서브 아날로그-디지털 변환기와 상기 적어도 하나의 MDAC 중 첫 번째 MDAC에 아날로그 신호를 제공하는 샘플/홀드 증폭기를 더 구비하는 것을 특징으로 하는 파이프라인 구조의 아날로그 디지털 변환 장치.
  6. 제1항에 있어서, 상기 적어도 하나의 서브 아날로그-디지털 변환기와 상기 적어도 하나의 디지털-아날로그 변환기들에 적어도 하나의 클럭 신호가 입력되는 것을 특징으로 하는 파이프라인 구조의 아날로그 디지털 변환 장치.
KR1020040116997A 2004-12-30 2004-12-30 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치 KR100688512B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040116997A KR100688512B1 (ko) 2004-12-30 2004-12-30 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치
US11/247,748 US7158066B2 (en) 2004-12-30 2005-10-11 Pipelined analog-to-digital converter having enhanced high frequency performance characteristics
TW094141085A TWI289006B (en) 2004-12-30 2005-11-23 Pipelined analog-to-digital converter having enhanced high frequency performance characteristics
CN2005101375161A CN1797957B (zh) 2004-12-30 2005-12-29 具有增强的高频性能特性的流水线式模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116997A KR100688512B1 (ko) 2004-12-30 2004-12-30 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치

Publications (2)

Publication Number Publication Date
KR20060078685A KR20060078685A (ko) 2006-07-05
KR100688512B1 true KR100688512B1 (ko) 2007-03-02

Family

ID=36639757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116997A KR100688512B1 (ko) 2004-12-30 2004-12-30 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치

Country Status (4)

Country Link
US (1) US7158066B2 (ko)
KR (1) KR100688512B1 (ko)
CN (1) CN1797957B (ko)
TW (1) TWI289006B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529007B2 (ja) * 2004-09-02 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7541962B2 (en) * 2006-01-18 2009-06-02 Marvell World Trade Ltd. Pipelined analog-to-digital converters
KR100824793B1 (ko) * 2006-07-19 2008-04-24 삼성전자주식회사 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터
KR100850749B1 (ko) 2006-12-04 2008-08-06 한국전자통신연구원 동작 모드 변경이 가능한 멀티-비트 파이프라인아날로그-디지털 변환기
CN101582696B (zh) * 2009-06-22 2012-06-27 中国电子科技集团公司第二十四研究所 用于流水线a/d转换器的单冗余位数字校正方法
DE102009029519A1 (de) * 2009-09-16 2011-03-24 Robert Bosch Gmbh Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung
WO2011104761A1 (ja) * 2010-02-26 2011-09-01 国立大学法人東京工業大学 パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法
DE102010029497B4 (de) * 2010-05-31 2023-03-16 Robert Bosch Gmbh Verfahren zum Erkennen von Fehlern eines AD-Wandlers
US8471753B1 (en) * 2010-08-24 2013-06-25 Mediatek Inc. Pipelined analog-to-digital converter and method for converting analog signal to digital signal
KR101685011B1 (ko) * 2010-12-09 2016-12-14 한국전자통신연구원 파이프라인 아날로그 디지털 변환기
US8729908B2 (en) * 2012-02-29 2014-05-20 International Business Machines Corporation Static noise margin monitoring circuit and method
US9143149B1 (en) * 2014-04-01 2015-09-22 Entropic Communications, LLC. Method and apparatus for calibration of a time interleaved ADC
CN106292818B (zh) * 2016-08-24 2017-09-08 西安电子科技大学 适于流水线adc的全差分参考电压产生电路及无线通信设备
KR101884114B1 (ko) * 2017-02-28 2018-07-31 전자부품연구원 기준전압 스케일링 기법이 적용된 adc
KR101986938B1 (ko) * 2017-10-26 2019-06-07 고려대학교 세종산학협력단 다이나믹 레퍼런스 및 2단 샘플앤드홀드를 이용한 고속, 저전력 파이프라인드 아날로그-디지털 변환기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019781A (en) * 1998-09-15 2000-04-15 Samsung Electronics Co Ltd Multiplying digital-to-analog converter
JP2000183744A (ja) 1998-12-14 2000-06-30 Yokogawa Electric Corp パイプラインａ／ｄ変換器
US6369744B1 (en) 2000-06-08 2002-04-09 Texas Instruments Incorporated Digitally self-calibrating circuit and method for pipeline ADC
US6437722B1 (en) 1999-12-13 2002-08-20 Seiko Instruments Inc. AD converter circuit
US6486820B1 (en) 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994808A (en) 1989-12-14 1991-02-19 Wichelman Karl F Pipelined analog to digital converter with summing and comparator functions occurring in parallel for each bit
KR970005828B1 (ko) 1993-12-31 1997-04-21 김정덕 파이프 라인 구조의 다단 아날로그/디지탈 변환기
JP3084668B2 (ja) * 1996-06-13 2000-09-04 株式会社ジーデイーエス 電荷信号を用いたフィルター装置
JP2000022541A (ja) 1998-07-01 2000-01-21 Seiko Instruments Inc Ａｄコンバータ回路
US6323800B1 (en) * 2000-02-17 2001-11-27 Advanced Micro Devices, Inc. Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019781A (en) * 1998-09-15 2000-04-15 Samsung Electronics Co Ltd Multiplying digital-to-analog converter
JP2000183744A (ja) 1998-12-14 2000-06-30 Yokogawa Electric Corp パイプラインａ／ｄ変換器
US6437722B1 (en) 1999-12-13 2002-08-20 Seiko Instruments Inc. AD converter circuit
US6369744B1 (en) 2000-06-08 2002-04-09 Texas Instruments Incorporated Digitally self-calibrating circuit and method for pipeline ADC
US6486820B1 (en) 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator

Also Published As

Publication number Publication date
US20060145908A1 (en) 2006-07-06
CN1797957B (zh) 2010-05-12
KR20060078685A (ko) 2006-07-05
TWI289006B (en) 2007-10-21
TW200625826A (en) 2006-07-16
CN1797957A (zh) 2006-07-05
US7158066B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
US7158066B2 (en) Pipelined analog-to-digital converter having enhanced high frequency performance characteristics
JP4532808B2 (ja) Ａ／ｄコンバータの較正
US5534864A (en) Pipelined analog-to-digital converter
US7978117B2 (en) Multi-stage dual successive approximation register analog-to-digital convertor and method of performing analog-to-digital conversion using the same
US8957794B2 (en) A/D converter and method for calibrating the same
US7999719B2 (en) Multi-stage successive approximation register analog-to-digital converter and analog-to-digital converting method using the same
US9866230B2 (en) Method and apparatus for calibration of a time interleaved ADC
JP5299876B2 (ja) アナログディジタル変換器およびアナログ信号に対応したディジタル信号を生成する方法
US7187317B2 (en) A/D conversion apparatus
US7893859B2 (en) Converter circuit, analog/digital converter, and method for generating digital signals corresponding to analog signals
US9369140B1 (en) Analog to digital converter for digital ultrasound probe
US6791484B1 (en) Method and apparatus of system offset calibration with overranging ADC
US6404364B1 (en) Multistage converter employing digital dither
US6229472B1 (en) A/D converter
KR20120064503A (ko) 파이프라인 아날로그 디지털 변환기
KR20160080355A (ko) 오차를 보정하는 아날로그 디지털 컨버터
JP2001111425A (ja) 入子式パイプライン・アナログ／デジタル変換器
JP3559534B2 (ja) アナログ・ディジタル変換回路
US6809677B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
KR20230108188A (ko) 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
KR20140000365A (ko) 아날로그 입력신호 범위 확장을 통한 데이터 변환이 가능한 파이프라인 아날로그-디지털 변환기
JP4039928B2 (ja) アナログ−デジタル変換回路
US8253614B1 (en) Analog-to-digital conversion methods and systems
TW202249437A (zh) 類比數位轉換器之操作方法
JP4083101B2 (ja) アナログデジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14