DE102009029519A1 - Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung - Google Patents

Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung Download PDF

Info

Publication number
DE102009029519A1
DE102009029519A1 DE102009029519A DE102009029519A DE102009029519A1 DE 102009029519 A1 DE102009029519 A1 DE 102009029519A1 DE 102009029519 A DE102009029519 A DE 102009029519A DE 102009029519 A DE102009029519 A DE 102009029519A DE 102009029519 A1 DE102009029519 A1 DE 102009029519A1
Authority
DE
Germany
Prior art keywords
digital
subcircuit
converter circuit
circuit
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009029519A
Other languages
English (en)
Inventor
Natalja Kehl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102009029519A priority Critical patent/DE102009029519A1/de
Priority to US12/880,802 priority patent/US8284083B2/en
Priority to CN201010282881.2A priority patent/CN102025376B/zh
Publication of DE102009029519A1 publication Critical patent/DE102009029519A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/1076Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft eine Digital-Analog-Wandlerschaltung (100) mit einer ersten Teilschaltung (110) zum Umwandeln eines digitalen Signals (d) in eine analoge Spannung (U), einer zweiten Teilschaltung (120) zum Bestimmen eines ersten Bereiches, in dem das digitale Signal (d) liegt, einer dritten Teilschaltung (130) zum Bestimmen eines zweiten Bereiches, in dem die analoge Spannung (U) liegt und einer vierten Teilschaltung (140) zum Vergleichen des ersten und des zweiten Bereiches. Die Erfindung betrifft auch ein Verfahren zur Fehlererkennung in einer Digital-Analog-Wandlerschaltung (100).

Description

  • Die vorliegende Erfindung betrifft eine Digital-Analog-Wandlerschaltung (D/A-Wandler) sowie ein Verfahren zur Fehlererkennung in einer Digital-Analog-Wandlerschaltung.
  • Stand der Technik
  • Digital-Analog-Wandler bzw. Digital-Analog-Umsetzer (DAU bzw. DAC) sind in unterschiedlichsten Ausführungsformen bekannt und werden immer dann eingesetzt, wenn digitale Zahlenwerte, die z. B. in einem Speicherbaustein abgelegt sind, in (quasi)analoge Spannungen umgesetzt werden müssen.
  • Ein Fehler in einem DAU führt oft zu Funktionsstörungen der gesamten Schaltung. Garantiert ein Chip-Hersteller gewisse maximale Fehlerraten, kann dies gegebenenfalls nur durch den Einsatz von Fehlererkennungs- bzw. Testschaltungen eingehalten werden.
  • In der US 5 583 502 A ist eine solche D/A-Testschaltung gezeigt, bei der für den Test mehrere D/A-Wandler benötigt werden, was zu einem relativ hohen Hardware-Aufwand führt. Auch kann bei der dort offenbarten Schaltung kein Test während des normalen Betriebs durchgeführt werden. Vielmehr werden Testsignale an spezielle Testanschlüsse angelegt, um die Funktionalität der D/A-Wandler zu überprüfen.
  • Es ist daher wünschenswert, die Fehlererkennung in einer D/A-Wandlerschaltung zu vereinfachen und insbesondere online, d. h. zur Laufzeit, verfügbar zu machen.
  • Offenbarung der Erfindung
  • Erfindungsgemäß werden eine Digital-Analog-Wandlerschaltung sowie ein Verfahren zur Fehlererkennung mit den Merkmalen der unabhängigen Patentansprüche vorgeschlagen. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche sowie der nachfolgenden Beschreibung.
  • Vorteile der Erfindung
  • Die Erfindung fußt auf dem Gedanken, dass eine einfache und insbesondere online durchzuführende Fehlererkennung bereitgestellt werden kann, wenn eine Anzahl von Bereichen, die die Gesamtamplitude des Ausgangssignals überspannen, vorgegeben wird und überprüft wird, ob sich das analoge Ausgangssignal in einem Bereich bewegt, der auf Grund des digitalen Eingangssignals zu erwarten ist. Eine derartige Schaltung lässt sich in Hardware besonders einfach ausführen, da zusätzlich zu der ohnehin vorhandenen D/A-Wandlerschaltung im Wesentlichen lediglich eine Anzahl von Logikgattern, Schaltern und gegebenenfalls Operationsverstärkern benötigt wird. Insbesondere ist zur Überprüfung eines D/A-Wandlers kein zusätzlicher D/A-Wandler nötig. Durch die Unterteilung in Bereiche werden im Wesentlichen Fehler der jeweils höhenwertigen Bits erkannt, da diese im Wesentlichen die Zugehörigkeit zu einem Bereich vorgeben. Somit kann eine besonders unaufwendige Fehlererkennung bereitgestellt werden. Es ist möglich, online, d. h. im Wesentlichen während der D/A-Wandlung, Fehler zu erkennen, welche in den höhenwertigen Bits auftreten und somit das Ausgangssignal besonders stark verfälschen.
  • Eine erfindungsgemäße Digital-Analog-Wandlerschaltung umfasst eine Anzahl von Teilschaltungen, welche auch gemeinsame Bauelemente umfassen können. Insbesondere ist es möglich, dass mehrere Teilschaltungen ganz oder teilweise durch eine Schaltung realisiert sind.
  • Die Teilschaltung zum Wandeln eines digitalen Signals in eine analoge Spannung kann beispielsweise ein R2R-Netwerk umfassen. Es versteht sich jedoch, dass alle Arten von D/A-Umsetzern als Teilschaltung der erfindungsgemäßen D/A-Wandlerschaltung geeignet sind.
  • Vorzugsweise umfasst die Teilschaltung zum Bestimmen des Bereiches, in dem die analoge Spannung liegt, wenigstens einen Fensterkomparator. Es können dabei ein umschaltbarer Fensterkomparator oder eine Anzahl von Fensterkomparatoren mit festen Grenzspannungen verwendet werden. Fensterkomparatoren bieten eine einfach bereitzustellende Möglichkeit, die maximale Amplitude eines analogen Signals bzw. einer analogen Spannung in eine Anzahl von Bereichen zu unterteilen. Die Fensterkomparatoren sind vorzugsweise so ausgestaltet, dass sie an ihrem Ausgang eine logische Eins bereitstellen, wenn die analoge Spannung im betreffenden Spannungsbereich des Fensterkomparators liegt. Ein umschaltbarer Fensterkomparator bietet den Vorteil, weniger Fläche auf dem Baustein zu benötigen als eine entsprechende Anzahl nicht umschaltbarer Komparatoren.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
  • Es versteht sich, dass die vorstehend genannten und die nachfolgend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt einen Schaltplan einer ersten bevorzugten Ausführungsform einer erfindungsgemäßen D/A-Wandlerschaltung.
  • 2 zeigt einen Schaltplan einer zweiten bevorzugten Ausführungsform einer erfindungsgemäßen D/A-Wandlerschaltung.
  • 3 zeigt einen Schaltplan einer möglichen Ausführungsform eines Fensterkomparators.
  • 4 zeigt eine mögliche Unterteilung einer analogen Ausgangsspannung in eine Anzahl von Bereichen.
  • Ausführungsform(en) der Erfindung
  • In 1 ist ein Schaltplan einer ersten bevorzugten Ausführungsform 100 einer erfindungsgemäßen D/A-Wandlerschaltung dargestellt. Die D/A-Wandlerschaltung wandelt ein digitales Signal d in eine analoge Spannung Uout. Sie weist dazu eine erste Teilschaltung 110 zum Umwandeln des digitalen Signals d in die analoge Spannung Uout auf. Die erste Teilschaltung 110 kann beispielsweise als R2R-Netzwerk ausgeführt sein oder eine beliebige andere Art eines DAUs umfassen.
  • Zur Überprüfung bzw. Fehlererkennung weist die D/A-Wandlerschaltung 100 überdies eine zweite Teilschaltung 120 zum Bestimmen eines ersten Bereiches, in dem das digitale Signal d liegt, eine dritte Teilschaltung 130 zum Bestimmen eines zweiten Bereiches, in dem die analoge Spannung Uout liegt, sowie eine vierte Teilschaltung 140 zum Vergleichen des ersten und des zweiten Bereiches auf. Die D/A-Wandlerschaltung 100 weist weiterhin eine fünfte Teilschaltung 150 zur Bereitstellung eines Fehlersignals f anhand einer Bewertung des Ausgabe der vierten Teilschaltung 140 auf.
  • Die zweite Teilschaltung 120 ist hier als Selektor ausgebildet, welcher einen Eingang sowie im gezeigten Beispiel drei Ausgänge s1, s2 und s3 aufweist. Der Selektor ist dazu eingerichtet, den ersten Bereich zu bestimmen, in dem das digitale Signal d liegt. Er ist dazu intern beispielsweise aus einer Anzahl von Logikgattern ausgebildet, um – für das vorliegende Beispiel eines 3 Bit-Digitalsignals d (d0, d1, d2) – die folgende Wahrheitstabelle bereitzustellen:
    Digitales Signal Selektor Bereich
    d2 d1 d0 s3 s2 s1
    0 0 0 1 0 0 3
    0 0 1 1 0 0
    0 1 0 1 0 0
    0 1 1 0 1 0 2
    1 0 0 0 1 0
    1 0 1 0 1 0
    1 1 0 0 0 1 1
    1 1 1 0 0 1
  • Die Zuordnung der Digitalwerte zu Bereichen bleibt dem Fachmann überlassen.
  • Die dritte Teilschaltung 130 ist dazu ausgebildet, den zweiten Bereich zu bestimmen, in dem die analoge Spannung Uout liegt. Die dritte Teilschaltung 130 umfasst im gezeigten Beispiel drei Fensterkomparatoren 131, 132 und 133, für die unterschiedliche Spannungsfenster vorgesehen sind. Die Spannungsfenster bzw. Spannungsbereiche der Fensterkomparatoren 131, 132 und 133 sind zweckmäßigerweise so eingerichtet, dass sie den möglichen Spannungsausgabebereich (0 –Umax) des DAU 110 aufspannen. Eine hierzu beispielsweise mögliche Ausführungsform wird später anhand 3 erläutert. Die Fensterkomparatoren 131 bis 133 zeigen an ihrem jeweiligen Ausgang c1, c2 bzw. c3 an, ob die Eingangsspannung Uout im jeweilig zugeordneten Spannungsfenster liegt. Liegt die Spannung Uout im jeweiligen Spannungsfenster, wird an dem zugehörigen Ausgang c1, c2 bzw. c3 das Signal ”1” ausgegeben, ansonsten das Signal ”0”.
  • Die vierte Teilschaltung 140 ist dazu ausgebildet, den ersten Bereich mit dem zweiten Bereich zu vergleichen. Sie weist dazu im gezeigten Beispiel drei UND-Gatter 141, 142, 143 auf, die jeweils mit einem der Ausgänge s1, s2, s3 der zweiten Teilschaltung 120 sowie mit einem der Ausgänge c1, c2, c3 der dritten Teilschaltung 130 verbunden sind. Die vierte Teilschaltung 140 weist im gezeigten Beispiel wiederum drei Ausgänge b1, b2, b3 auf, um das Ergebnis des Vergleiches anzuzeigen.
  • Die fünfte Teilschaltung 150 ist hier als Detektor zu Erzeugung des Fehlersignals f basierend auf der Ausgabe b1, b2, b3 der vierten Teilschaltung 140 ausgebildet. Der Detektor 150 erzeugt dabei beispielsweise anhand einer weiteren Wahrheitstabelle das Fehlersignal. Im gezeigten Beispiel arbeitet die Schaltung genau dann fehlerfrei, wenn nur eines der Eingangssignale b0, b1, b2 aktiv bzw. ”1” ist.
  • Dies wird durch die nachfolgende Wahrheitstabelle des Detektors dargestellt.
    b2 b1 b0 f
    0 0 0 1
    0 0 1 0
    0 1 0 0
    0 1 1 1
    1 0 0 0
    1 0 1 1
    1 1 0 1
    1 1 1 1
  • Die Schaltung 100 erkennt diejenigen Fehler bei der D/A-Wandlung, bei welchen höhenwertige Bits verfälscht sind. Soll z. B. der Wert d = 7d = 111b gewandelt werden und wird das MSB (most significant bit) verfälscht, weil im entsprechenden Strompfad z. B. ein Haftfehler aufgetreten ist, so wird der falsche Wert 011b = 3d gewandelt. Dies führt zu s1 = 1 und c3 = 1. Alle anderen Signale ci und si sind Null. Dies führt dazu, dass alle Signale bi (i = 1...3) Null sind, so dass der Detektor in diesem Fall einen Fehler ausgibt.
  • Mögliche Grenzspannungen der drei Komparatoren 131, 132 und 131 werden weiter unten anhand 4 erläutert. Diese Grenzspannungen können, wie nachfolgend anhand 3 erläutert, über interne Widerstände der einzelnen Fensterkomparatoren eingestellt werden.
  • In 3 ist ein Schaltplan eines für die Erfindung verwendbaren Fensterkomparators 300 dargestellt. Der Fensterkomparator wird von einer Versorgungsspannung Uref gegen Masse GND versorgt. Der Fensterkomparator 300 weist einen Eingang für ein Eingangsspannungssignal Uin auf, das gegenüber einem durch drei Widerstände R1, R2, R3 definiertem Spannungsfenster geprüft wird. Das Spannungssignal Uin wird dazu an einen invertierenden Eingang eines ersten Operationsverstärkers 301 und an einem nicht-invertierenden Eingang eines zweiten Operationsverstärkers 302 geführt. Die Ausgänge der Operationsverstärker 301 und 302 sind mit einem UND-Gatter 303 verbunden, welches anhand eines Vergleiches der Ausgangssignale der Operationsverstärker 301 und 302 ein Ausgangssignal y des Fensterkomparators 300 bereitstellt.
  • Der Durchlassbereich des Fensterkomparators wird über die komparatorinterne Widerstände R1, R2 und R3 festgelegt. Für die Grenzspannungen des Komparators gilt:
    Figure 00070001
  • Für das digitale Ausgangssignal y des Fensterkomparators gilt dann:
    Figure 00070002
  • Der Bereich zwischen den Spannungen U1 und U2 ist das sogenannte Fenster. Der Fensterkomparator liefert am Ausgang ”1”, wenn sich das Eingangssignal Uin innerhalb des Fensterbereichs befindet und ansonsten ”0”. Das Signal y entspricht den Signalen c1, c2 bzw. c3 gemäß 1 bzw. dem Signal f gemäß 2.
  • Eine alternative Ausführungsform 200 einer erfindungsgemäßen D/A-Wandlerschaltung ist in 2 dargestellt. Nachfolgend werden nur die Unterschiede zur Schaltung 100 gemäß 1 erläutert. Die Schaltung 200 unterscheidet sich von der Schaltung 100 gemäß 1 insbesondere dadurch, dass ein umschaltbarer Fensterkomparator eingesetzt wird.
  • Der Fensterbereich dieses Komparators ist variabel und kann durch Zu- oder Wegschalten verschiedener Widerstände R1, R2, R2', R2'', R3, R3', R3'' verändert werden. Aus den Widerständen zusammengesetzte Spannungsteiler werden durch die hier als Fensterselektor 220 ausgebildete zweite Teilschaltung zu- oder weggeschaltet.
  • Der Fensterselektor 220 bestimmt analog dem Selektor 120 gemäß 1 aus dem digitalen Eingangssignal d das gerade gültige Fenster und gibt entsprechende Signal an seinen Ausgängen ws1 und ws2 aus. Er ist dazu intern beispielsweise aus einer Anzahl von Logikgattern ausgebildet, um – für das vorliegende Beispiel eines 3 Bit-Digitalsignals d (d0, d1, d2) – die folgende Wahrheitstabelle bereitzustellen:
    Digitales Signal Fensterselektor Bereich
    d2 d1 d0 ws2 ws1
    0 0 0 0 0 3
    0 0 1 0 0
    0 1 0 0 0
    0 1 1 0 1 2
    1 0 0 0 1
    1 0 1 0 1
    1 1 0 1 0 1
    1 1 1 1 0
  • Die Einteilung des Wertebereiches des D/A-Wandlers in Unterbereiche entspricht hier der Einteilung gemäß 1.
  • Die dritte Teilschaltung zum Bestimmen des zweiten Bereiches, in dem die analoge Spannung Uout liegt, die vierte Teilschaltung zum Vergleichen des ersten und des zweiten Bereiches und die fünfte Teilschaltung zur Bereitstellung des Fehlersignals f sind hier in einer gemeinsamen Schaltung 230 realisiert.
  • Die Schaltung 230 umfasst den umschaltbaren Fensterkomparator, der die Widerstände R1, R2, R2', R2'', R3, R3', R3'', zwei Operationsverstärker 231 und 232 sowie ein UND-Gatter 233 aufweist. Die Funktionsweise eines Fensterkomparators wird weiter unten anhand 3 erläutert.
  • Der Fensterkomparator ist umschaltbar, wobei die jeweiligen Grenzspannungen durch die Widerstände gemäß dem nachfolgenden Gleichungssystem eingestellt werden:
    Figure 00080001
    Figure 00090001
  • Eine mögliche Einstellung der Spannungen Uij wird nachfolgend anhand 4 erläutert.
  • In 4 ist eine mögliche Spannungsunterteilung für einen 3 Bit-Digitalwert in einem Diagramm 400 dargestellt. Darin ist die erwünschte analoge Ausgangsspannung Uout auf einer Ordinate 402 gegen den digitalen Eingangswert d einer 3 Bit-Zahl auf einer Abszisse 401 aufgetragen. Der 3 Bit-Digitalwert kann acht (0–7) mögliche Spannungen darstellen. Zur Vereinfachung ist im vorliegenden Beispiel zugleich eine Spannungsunterteilung von 1 V vorgesehen, so dass die analoge Spannung in Volt dem Zahlenwert des digitalen Eingangssignals entsprechen sollte. Bei der hier dargestellten Ausführungsform wird eine Unterteilung in drei erste (digitale) Bereiche 411, 412 und 413 sowie entsprechend drei zweite (analoge) Bereiche 421, 422, 423 vorgenommen. Es versteht sich, dass auch eine kleinere oder größere Anzahl von möglichen Bereichen vorgesehen werden kann.
  • Im gezeigten Beispiel sind die ersten Bereiche 411 bis 413 so ausgebildet, dass diese jeweils zwei oder drei Digitalwerte umfassen. So umfasst der Bereich 411 die Wert 7 und 6, der Bereich 412 die Werte 5, 4 und 3 sowie der Bereich 413 die Werte 2, 1 und 0. Die zweiten (analogen) Bereiche 421, 422 und 423 werden durch ihre jeweiligen Grenzspannungen U11–U12, U21–U22 und U31–U32 definiert. Im vorliegenden Beispiel wurde folgende Grenzspannungen gewählt:
    Bereich Untere Grenzspannung Obere Grenzspannung
    421 U11 = 5,9 V U12 = 7,1 V
    422 U21 = 3,9 V U22 = 5,1 V
    423 U31 = 0 V U32 = 3,1 V
  • In 1 wäre der Bereich 421 dem Fensterkomparator 131, der Bereich 422 dem Fensterkomparator 132 und der Bereich 423 dem Fensterkomparator 133 zugeordnet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5583502 A [0004]

Claims (10)

  1. Digital-Analog-Wandlerschaltung (100; 200) mit einer ersten Teilschaltung (110; 210) zum Umwandeln eines digitalen Signals (d) in eine analoge Spannung (Uout), einer zweiten Teilschaltung (120; 220) zum Bestimmen eines ersten Bereiches (411, 412, 413), in dem das digitale Signal (d) liegt, einer dritten Teilschaltung (130; 230) zum Bestimmen eines zweiten Bereiches (421, 422, 413), in dem die analoge Spannung (Uout) liegt und einer vierten Teilschaltung (140; 230) zum Vergleichen des ersten (411, 412, 413) und des zweiten (421, 422, 423) Bereiches.
  2. Digital-Analog-Wandlerschaltung (100; 200) nach Anspruch 1, mit einer fünften Teilschaltung (150; 230) zur Bereitstellung eines Fehlersignals (f) anhand der Ausgabe (b1, b2, b3; b1, b2) der vierten Teilschaltung (140; 230).
  3. Digital-Analog-Wandlerschaltung (100; 200) nach Anspruch 2, wobei die vierte Teilschaltung (140; 230) und die fünfte Teilschaltung (150; 230) in einer Teilschaltung realisiert sind.
  4. Digital-Analog-Wandlerschaltung (100; 200) nach einem der vorstehenden Ansprüche, wobei die dritte Teilschaltung (130; 230) wenigstens einen Fensterkomparator (131, 132, 133; 230) umfasst.
  5. Digital-Analog-Wandlerschaltung (100) nach Anspruch 4, wobei die dritte Teilschaltung (130) einen Fensterkomparator (131, 132, 133) für jeden möglichen zweiten Bereich (421, 422, 423) umfasst.
  6. Digital-Analog-Wandlerschaltung (200) nach Anspruch 4, wobei die dritte Teilschaltung einen umschaltbaren Fensterkomparator (230) umfasst.
  7. Digital-Analog-Wandlerschaltung (100; 200) einem der vorstehenden Ansprüche, wobei die vierte Teilschaltung (140; 230) wenigstens ein UND-Gatter (141, 142, 143; 233) oder ein NAND-Gatter umfasst.
  8. Digital-Analog-Wandlerschaltung (100; 200) einem der vorstehenden Ansprüche, wobei die wenigstens eine Teilschaltung eine Anzahl von Logikgattern umfasst.
  9. Verfahren zur Fehlererkennung in einer Digital-Analog-Wandlerschaltung (100; 200), wobei ein digitales Signal (d) in eine analoge Spannung (Uout) umgewandelt wird, ein erster Bereich (411, 412, 413) bestimmt wird, in dem das digitale Signal (d) liegt, ein zweiter Bereich (421, 422, 423) bestimmt wird, in dem die analoge Spannung (Uout) liegt, bestimmt wird, ob der erste Bereich (411, 412, 413) mit dem zweiten Bereich (421, 422, 423) übereinstimmt und ein Fehler erkannt wird, wenn der erste Bereich (411, 412, 413) nicht mit dem zweiten Bereich (421, 422, 423) übereinstimmt.
  10. Verfahren nach Anspruch 9, wobei die Fehlererkennung im Wesentlichen gleichzeitig zur Signalwandlung durchgeführt wird.
DE102009029519A 2009-09-16 2009-09-16 Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung Withdrawn DE102009029519A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009029519A DE102009029519A1 (de) 2009-09-16 2009-09-16 Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung
US12/880,802 US8284083B2 (en) 2009-09-16 2010-09-13 Digital analog converter circuit and method for fault detection
CN201010282881.2A CN102025376B (zh) 2009-09-16 2010-09-15 数模转换器电路和用于错误识别的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009029519A DE102009029519A1 (de) 2009-09-16 2009-09-16 Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung

Publications (1)

Publication Number Publication Date
DE102009029519A1 true DE102009029519A1 (de) 2011-03-24

Family

ID=43603135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009029519A Withdrawn DE102009029519A1 (de) 2009-09-16 2009-09-16 Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung

Country Status (3)

Country Link
US (1) US8284083B2 (de)
CN (1) CN102025376B (de)
DE (1) DE102009029519A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634624B2 (en) 2014-12-24 2017-04-25 Stmicroelectronics S.R.L. Method of operating digital-to-analog processing chains, corresponding device, apparatus and computer program product
US11507806B2 (en) * 2017-09-08 2022-11-22 Rohit Seth Parallel neural processor for Artificial Intelligence

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583502A (en) 1993-11-04 1996-12-10 Mitsubishi Denki Kabushiki Kaisha A-D converter testing circuit and D-A converter testing circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6094534A (ja) * 1983-10-28 1985-05-27 Nec Ic Microcomput Syst Ltd デジタルアナログ変換装置
DE10215405A1 (de) * 2002-04-08 2003-10-16 Bosch Gmbh Robert Verfahren und Vorrichtung zur Funktionsprüfung eines Analog-Digital-Wandlers sowie Analog-Digital-Wandler
KR100688512B1 (ko) * 2004-12-30 2007-03-02 삼성전자주식회사 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치
JP2009081839A (ja) * 2007-09-04 2009-04-16 Sanyo Electric Co Ltd Fmチューナ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583502A (en) 1993-11-04 1996-12-10 Mitsubishi Denki Kabushiki Kaisha A-D converter testing circuit and D-A converter testing circuit

Also Published As

Publication number Publication date
CN102025376B (zh) 2015-06-03
US20110068963A1 (en) 2011-03-24
CN102025376A (zh) 2011-04-20
US8284083B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
DE102007033689B4 (de) Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
DE102004058749B4 (de) Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität
EP1568138B1 (de) A/d-wandler mit minimiertem umschaltfehler
DE102007060430B4 (de) Integrierte Halbleiter-Schaltung
DE102010029497B4 (de) Verfahren zum Erkennen von Fehlern eines AD-Wandlers
DE102009005770A1 (de) SAR-ADC und Verfahren mit INL-Kompensation
WO2007115710A1 (de) Analog/digital-wandleranordnung und verfahren
DE102006029734A1 (de) Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht
DE19528403C2 (de) Analog/Digital-Umsetzer mit Digital/Analog-Umsetzer mit Widerstandskettennetzwerk
DE102017129062A1 (de) Analog/Digital-Umsetzer mit Hintergrundkalibrierungstechniken
DE19936327A1 (de) Analog/Digital- oder Digital/Analog-Umsetzer
DE102009029519A1 (de) Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung
DE602005006130T2 (de) Empfänger für einen differenziellen datenbus
DE102010020761A1 (de) Analog-Digital-Wandlungsschaltung und Analog-Digital-Wandlungsverfahren
DE102019107139A1 (de) Transformation von aus einem speicher gelesenen binären signalen
DE102018112635A1 (de) Digitalregisterkomponente und Analog-Digital-Wandler, Detektierend eine Signalverzerrung in Hochstrahlungsumgebungen
DE102013105127A1 (de) Hintergrundtechnologien zur Kalibrierung von Komparatoren
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE102015116786A1 (de) Vorrichtungsverfahren zum Testen eines Analog-Digital Wandlers
EP1957942B1 (de) Auswerteschaltung zur verarbeitung von digitalen signalen, verfahren und sensoranordnung
DE102010029693A1 (de) Schaltungsanordnung zum Erkennen eines Fehlers eines Wandlers
DE10318523B4 (de) Verfahren zum Einstellen einer Terminierungsspannung und eine Eingangsschaltung
DE1208926B (de) Vorrichtung zur Klassifizierung von Signalfolgen
DE4321014B4 (de) Verfahren und Schaltungen zum Schutz von Eingängen von als integrierte Schaltungen vorliegenden Analogmultiplexern
DE602004011938T2 (de) Verfahren und schaltungsanordnung zum selbsttest einer referenzspannung in elektronischen komponenten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee