JPS6094534A - デジタルアナログ変換装置 - Google Patents
デジタルアナログ変換装置Info
- Publication number
- JPS6094534A JPS6094534A JP20201883A JP20201883A JPS6094534A JP S6094534 A JPS6094534 A JP S6094534A JP 20201883 A JP20201883 A JP 20201883A JP 20201883 A JP20201883 A JP 20201883A JP S6094534 A JPS6094534 A JP S6094534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog voltage
- voltage
- digital signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル信号をアナログ信号に変換するデジ
タルアナログ変換装置（１）／Ａ変換装置）に関する。
タルアナログ変換装置（１）／Ａ変換装置）に関する。
従来のＤ／Ａ変換装置は、装置を構成する回路素子の特
性の不均一に起因してｎビ・ソト精度のＤ／Ａ変換装置
でもｎ −２ビ・ソト程度の精度しか期待が持てなかっ
た。そこで、ｎビ・ソト精度のＤ／Ａ変換装置を得るに
はｎ＋２ビットのＤ／Ａ変換装置を用いていた。従来の
Ｄ／Ａ変換装置では、入力のディジタル信号が“０゛を
現すとき出力のアナログ電圧をＯｖにする調整（０点調
整）は自動的に行なえるが、入出力特性の非直線性に基
づく誤差やフルスケールの誤差は自動的には補正できな
かったから、精度が低かった。従来の１）／Ａ変換装置
では誤差を補償する補正値を予め内蔵のメモリーに記憶
しておきその補正値をもとに出力電圧の補正を行なって
いた。このような従来のＤ／Ａ変換装置は、温度にかか
わらず一定の補正値を用いていたから、作動温度が基準
温度からずれると誤差が著しく大きくなるという欠点が
不可避であった。
性の不均一に起因してｎビ・ソト精度のＤ／Ａ変換装置
でもｎ −２ビ・ソト程度の精度しか期待が持てなかっ
た。そこで、ｎビ・ソト精度のＤ／Ａ変換装置を得るに
はｎ＋２ビットのＤ／Ａ変換装置を用いていた。従来の
Ｄ／Ａ変換装置では、入力のディジタル信号が“０゛を
現すとき出力のアナログ電圧をＯｖにする調整（０点調
整）は自動的に行なえるが、入出力特性の非直線性に基
づく誤差やフルスケールの誤差は自動的には補正できな
かったから、精度が低かった。従来の１）／Ａ変換装置
では誤差を補償する補正値を予め内蔵のメモリーに記憶
しておきその補正値をもとに出力電圧の補正を行なって
いた。このような従来のＤ／Ａ変換装置は、温度にかか
わらず一定の補正値を用いていたから、作動温度が基準
温度からずれると誤差が著しく大きくなるという欠点が
不可避であった。
本発明の目的は 作動温度にかかわらず精度が高いＤ／
Ａ変換装置の提供にある。
Ａ変換装置の提供にある。
本発明によるｌ）／Ａ変換装置は、予め定めた一定間隔
ごとの大きさ区分のうちのどの区分に入力デジタル信号
が相当するかを判別する回路と、この判別回路の出力に
応じて予め定めた大きさの基準アナログ電圧を生じる回
路と、前記判別回路の出力に応じて前記基準アナログ電
圧に相当する基準デジタル信号を生じる回路と、第１の
時間に前記基準デジタル信号を選択し第２の時間に前記
入力デジタル信号を選択する回路と、この選択回路の出
力信号をアナログ電圧に変換する回路と、前記第１の時
間における前記選択回路の出力に対応する前記アナログ
電圧と前記基準アナログ電圧との差の所定倍である補正
電圧を生じる回路と、前記第２の時間の前記選択回路の
出力に対応する前記アナログ電圧と前記補正電圧との和
又は差の電圧である出力アナログ電圧を生じる回路とが
備えである構成である。
ごとの大きさ区分のうちのどの区分に入力デジタル信号
が相当するかを判別する回路と、この判別回路の出力に
応じて予め定めた大きさの基準アナログ電圧を生じる回
路と、前記判別回路の出力に応じて前記基準アナログ電
圧に相当する基準デジタル信号を生じる回路と、第１の
時間に前記基準デジタル信号を選択し第２の時間に前記
入力デジタル信号を選択する回路と、この選択回路の出
力信号をアナログ電圧に変換する回路と、前記第１の時
間における前記選択回路の出力に対応する前記アナログ
電圧と前記基準アナログ電圧との差の所定倍である補正
電圧を生じる回路と、前記第２の時間の前記選択回路の
出力に対応する前記アナログ電圧と前記補正電圧との和
又は差の電圧である出力アナログ電圧を生じる回路とが
備えである構成である。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例のブロック図、第２図はこの
実施例の各部信号のタイミング図、第３図はこの実施例
の入出力特性図である。入力端子ｌから入力されたデジ
タル信号１０１は基準デジイタルコードゼネレータ回路
３及びスイッチ回路７の端子７２にそれぞれ入力される
。Ｄ／Ａ変換回路ｌＯはスイッチ回路７の出力であるデ
ジタル信号１０５をアナログ電圧１０６に変換する。
実施例の各部信号のタイミング図、第３図はこの実施例
の入出力特性図である。入力端子ｌから入力されたデジ
タル信号１０１は基準デジイタルコードゼネレータ回路
３及びスイッチ回路７の端子７２にそれぞれ入力される
。Ｄ／Ａ変換回路ｌＯはスイッチ回路７の出力であるデ
ジタル信号１０５をアナログ電圧１０６に変換する。
この１）／Ａ変換回路ｌＯの変換可能な最大の入力デジ
タル信号（フルスケール信号）をＦｌとし、第３図にお
いて理想変換曲線を２１％Ｄ／Ａ変換回路ｌＯの実際の
変換曲線を２２とする。基準デジタルコードゼネレータ
３は、デジタル信号１０１がＱ−、−！−ｐｍ＋ 、
’ ＦＢ Ｉ−’ Ｆｓ ｌ又は” ｐ ｓ ＋ 〜Ｆ
ｓ ＋３ ３ ３ ３ のいずれの区分に入るかを判別し、各区分に応じて−Ｆ
、・（Ｆ・Ｏは理想変換曲線２１におけるｐ ｍ ｔ
に対応する出力アナログ電圧）、 丁Ｆｍｏ又はＦ・・
に相当する基準デジタル信号１０３を出力する。
タル信号（フルスケール信号）をＦｌとし、第３図にお
いて理想変換曲線を２１％Ｄ／Ａ変換回路ｌＯの実際の
変換曲線を２２とする。基準デジタルコードゼネレータ
３は、デジタル信号１０１がＱ−、−！−ｐｍ＋ 、
’ ＦＢ Ｉ−’ Ｆｓ ｌ又は” ｐ ｓ ＋ 〜Ｆ
ｓ ＋３ ３ ３ ３ のいずれの区分に入るかを判別し、各区分に応じて−Ｆ
、・（Ｆ・Ｏは理想変換曲線２１におけるｐ ｍ ｔ
に対応する出力アナログ電圧）、 丁Ｆｍｏ又はＦ・・
に相当する基準デジタル信号１０３を出力する。
基準デジタルコードゼネレータ３は、デジタル信号１０
１が前述のどの区分に属するかを現す区分信号１１３を
基準電圧発生回路２に与える。スイッチ回路７はサンプ
リングクロックに同期した選択制御信号１０４に応じて
端子７３を端子７１又は７２に接続する。基準デジタル
入力期間Ｃには端子７１が端子７３に接続され、基準デ
ジタル信号１０３がＤ／Ａ変換回路ｌＯでアナログ電圧
１０６に変換される。デジタル信号１０１がＯ〜−Ｆｌ
であるとすると、期間Ｃのアナログ電圧１０６は−Ｆａ
ｏ＋ε□となる。ε１．ε２およびε３はデジタル信号
１０１が−に’ ｓ ｌ ＋ 丁Ｆ１及びＦＩＩのとき
のＤ／Ａ変換回路ｌＯの誤差電圧である。
１が前述のどの区分に属するかを現す区分信号１１３を
基準電圧発生回路２に与える。スイッチ回路７はサンプ
リングクロックに同期した選択制御信号１０４に応じて
端子７３を端子７１又は７２に接続する。基準デジタル
入力期間Ｃには端子７１が端子７３に接続され、基準デ
ジタル信号１０３がＤ／Ａ変換回路ｌＯでアナログ電圧
１０６に変換される。デジタル信号１０１がＯ〜−Ｆｌ
であるとすると、期間Ｃのアナログ電圧１０６は−Ｆａ
ｏ＋ε□となる。ε１．ε２およびε３はデジタル信号
１０１が−に’ ｓ ｌ ＋ 丁Ｆ１及びＦＩＩのとき
のＤ／Ａ変換回路ｌＯの誤差電圧である。
一方、基準電圧発生回路２は、区分信号１１３に応じて
、デジタル信号１０１が０〜−ＦｓＩ、ｉＦ１〜−Ｆｌ
及び−Ｆ１〜Ｆ＠１のときに基準アナ３ ０グ電圧１０２として、 ＦＩＪ 、 Ｆ、、及びＦｌ
・をそれぞれ出力する。そこで、今はデジタル信号１０
１がθ〜’ ｐ ｓ ＋であるから基準アナログ電圧１
０２は−１ｐ・・である。従って、演算回路１２に゛
、 は−ＦｓＯ＋６１のアナログ電ＥＥ１０６と、Ｆ蓼Ｏの
基準アナログ電圧１０２とが加えられる。演算回路１２
は両アナログ電圧の差を現す誤差電圧ε１を生じ、この
哄差電圧ε１に７を乗じた補正電圧すを内蔵のコンデン
サに一時的に記憶しておく。
、デジタル信号１０１が０〜−ＦｓＩ、ｉＦ１〜−Ｆｌ
及び−Ｆ１〜Ｆ＠１のときに基準アナ３ ０グ電圧１０２として、 ＦＩＪ 、 Ｆ、、及びＦｌ
・をそれぞれ出力する。そこで、今はデジタル信号１０
１がθ〜’ ｐ ｓ ＋であるから基準アナログ電圧１
０２は−１ｐ・・である。従って、演算回路１２に゛
、 は−ＦｓＯ＋６１のアナログ電ＥＥ１０６と、Ｆ蓼Ｏの
基準アナログ電圧１０２とが加えられる。演算回路１２
は両アナログ電圧の差を現す誤差電圧ε１を生じ、この
哄差電圧ε１に７を乗じた補正電圧すを内蔵のコンデン
サに一時的に記憶しておく。
次に１期間りには端子７２と７３とが接続され。
デジタル信号１０１ ｔＤ／Ａ変換回変換回路ｌ光て電
圧■１ のアナログ電圧１０６を生じ、演算回路１２で
ｖｌ−一を演算する。このＶｌ−７が期間Ａに出力アナ
ログ電圧１０７として端子１３から出力される。デジタ
ル信号１０１がＯ−〒ｌｔｌ Ｉ ｌのときのこの実施
例の入力１０１ と出力１０７との関係は特性曲線２０
１で現わされる。同様に、デジタル信号１０１が÷ＦＩ
Ｉ〜÷Ｆｓｔ及び÷Ｆｓｉ〜ｐ ａ ｌのときの入出力
特性曲線はそれぞれ２０２及び２０３となる。
圧■１ のアナログ電圧１０６を生じ、演算回路１２で
ｖｌ−一を演算する。このＶｌ−７が期間Ａに出力アナ
ログ電圧１０７として端子１３から出力される。デジタ
ル信号１０１がＯ−〒ｌｔｌ Ｉ ｌのときのこの実施
例の入力１０１ と出力１０７との関係は特性曲線２０
１で現わされる。同様に、デジタル信号１０１が÷ＦＩ
Ｉ〜÷Ｆｓｔ及び÷Ｆｓｉ〜ｐ ａ ｌのときの入出力
特性曲線はそれぞれ２０２及び２０３となる。
この実施例の入出力特性曲線は、曲線２０１゜２０２及
び２０３を連らねた曲線となり、 Ｄ／Ａ変換回路１０
の変換曲ａ２２よりは理想変換曲線２１にずっと接近し
ていることは第３図に見るとおりである。
び２０３を連らねた曲線となり、 Ｄ／Ａ変換回路１０
の変換曲ａ２２よりは理想変換曲線２１にずっと接近し
ていることは第３図に見るとおりである。
前述の実施例では、デジタル信号１０１をＴＦ ｓ ｒ
ずつに区分して基準アナログ信号１０２及び基準デジタ
ル信号１０３を発生させ、Ｄ７Ａ変換回路ｌＯの誤差を
補正したが、この区分は多いほど、出力アナログ信号１
０７の誤差は少なくできる。また、この実施例では、誤
差電圧ε１．ε２又はε３に７倍して補正電圧としたが
、誤差電圧に対する補正電圧の倍率には−に限らず、０
＜ｋ＜１であれば本発明の効果はある。
ずつに区分して基準アナログ信号１０２及び基準デジタ
ル信号１０３を発生させ、Ｄ７Ａ変換回路ｌＯの誤差を
補正したが、この区分は多いほど、出力アナログ信号１
０７の誤差は少なくできる。また、この実施例では、誤
差電圧ε１．ε２又はε３に７倍して補正電圧としたが
、誤差電圧に対する補正電圧の倍率には−に限らず、０
＜ｋ＜１であれば本発明の効果はある。
本発明では、アナログ１ＩｔｌＥが既知のデジタル信号
をＤ／Ａｆ：換回路に入力し、実際の使用温度における
補正アナログ′ｅＬＥＥを得ている。そこで、本発明に
よれば５作動温度にかかわらず精度が高いＤ／Ａ変換装
置が提供できる。
をＤ／Ａｆ：換回路に入力し、実際の使用温度における
補正アナログ′ｅＬＥＥを得ている。そこで、本発明に
よれば５作動温度にかかわらず精度が高いＤ／Ａ変換装
置が提供できる。
第１図は本発明の一実施例のプロ、ツク図、第２図はこ
の実施例の各部信号のタイミング図、第３図はこの実施
例の入出力特性を示す図である。 ｌ・・・・・・デジタル信号入力端子、２・・・・・・
基準電圧発生回路、３・・・・・・基準デジタルコード
ゼネレータ、７・・・・・・スイッチ回路、ｌＯ・・・
・・・Ｄ／Ａ変換回路、１２・・・・・・演算回路、１
３・・・・・・アナログ信号出力端子。
の実施例の各部信号のタイミング図、第３図はこの実施
例の入出力特性を示す図である。 ｌ・・・・・・デジタル信号入力端子、２・・・・・・
基準電圧発生回路、３・・・・・・基準デジタルコード
ゼネレータ、７・・・・・・スイッチ回路、ｌＯ・・・
・・・Ｄ／Ａ変換回路、１２・・・・・・演算回路、１
３・・・・・・アナログ信号出力端子。
Claims (1)
- 予め定めた一定間隔ごとの大きさ区分のうちのどの区分
に入力デジタル信号が相当するかを判別する回路と、こ
の判別回路の出力に応じて予め定めた大きさの基準アナ
ログ電圧を生じる回路と、前記判別回路の出力に応じて
前記基準アナログ電圧に相当する基準デジタル信号を生
じる回路と、第１の時間に前記基準デジタル信号を選択
し第２の時間に前記入力デジタル信号を選択する回路と
、この選択回路の出力信号をアナログ電圧に変換する回
路と、前記第１の時間における前記選択回路の出力に対
１ｂする前記アナログ電圧と前記基準アナログ電圧との
差の所定倍である補正電圧を生じる回路と、前記第２の
時間の前記選択回路の出力に対区する前記アナログ電圧
と前記補正電圧との和又は差の電圧である出力アナログ
電圧を生じる回路とが備えであるデジタルアナログ変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20201883A JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20201883A JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6094534A true JPS6094534A (ja) | 1985-05-27 |
Family
ID=16450556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20201883A Pending JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
-
1983
- 1983-10-28 JP JP20201883A patent/JPS6094534A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
| CN102025376B (zh) * | 2009-09-16 | 2015-06-03 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2070364A (en) | Converter | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| JPS6094534A (ja) | デジタルアナログ変換装置 | |
| JPS6161577B2 (ja) | ||
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| US5610810A (en) | Apparatus for correcting errors in a digital-to-analog converter | |
| JP2002261610A (ja) | Ａ／ｄ変換器 | |
| JPS63125021A (ja) | Ａ／ｄ変換器 | |
| JPH0526372B2 (ja) | ||
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPH11271364A (ja) | ゼロ調整回路 | |
| JPS61102821A (ja) | デイジタルボルトメ−タ | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPH05322941A (ja) | 交流計測装置の調整方法 | |
| JPS63303516A (ja) | Ｄａ変換装置 | |
| JPS6333377Y2 (ja) | ||
| SU599349A1 (ru) | Преобразователь напр жени в код | |
| SU1363482A1 (ru) | Преобразователь активной энергии трехфазной сети в цифровой код | |
| JPH09148931A (ja) | Ｄ／ａコンバータの補正回路 | |
| SU1667246A1 (ru) | Аналого-цифровой преобразователь с автоматической коррекцией функции преобразовани | |
| JPS60185429A (ja) | Ｄａ変換器における直線性誤差補正回路 | |
| JPS6348455B2 (ja) | ||
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JPS59127419A (ja) | Ａｄ変換器 |