SU1667246A1 - Аналого-цифровой преобразователь с автоматической коррекцией функции преобразовани - Google Patents

Abstract

Изобретение относитс  к цифровой электроизмерительной технике и может быть использовано в цифровых измерительных приборах и информационных измерительных системах. Целью изобретени   вл етс  повышение точности и помехозащищенности аналого-цифрового преобразовател . Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь ввод тс  дополнительные блоки, благодар  которым в АЦП с высокой разрешающей способностью (14 разр дов и более), выполненных по последовательно-параллельной структуре, компенсируютс , нар ду с аддитивной и мультипликативной составл ющими погрешности, и нелинейность, вызванна  отличием полной шкалы второго АЦП от веса младшего значащего разр да образцового ЦАП. Арифметическое устройство осуществл ет за один цикл коррекцию функции преобразовани  АЦП на величину, много меньшую основной погрешности преобразовател , поэтому случайные сбои и помехи, возникающие на этапе коррекции в измерительном тракте АЦП, практически не вли ют на точность преобразовани . 1 з.п. ф-лы, 5 ил.

Description

Изобретение относитс  цифровой электроизмерительной технике и может быть использовано в цифровых измерительных приборах и информационных измерительных системах.

Цель изобретени  - повышение точности и помехозащищенности.

На фиг. 1 представлена Опок :хегм устройства; на фиг 2 блок-схе.ча арифметического устройства, на фиг. 3 - временные программы работы АЦП; на фиг 4 -функци  преобразовани ; на фиг 5- tiap- am преобразовател 

Устройство содержит (фиг 1) входной аналоговый коммутатор 1, посто нное запоминающее устройство 2 (ПЗУ), первый АЦП 3, вычитающее устройство 4, образцов1 1й ЦАП 5 (ЦАП), цифровой коммутатор 6, блок /управлени  регулируемый источник 8 образцового напр жени , второй АЦП 9, преобразователь 10с управл емым коэффициентом передачи, ррифметиче- ское устоойстпс 11, /юполнитечьнмй ЦАП 12 (ЦАП).

Арифметическое устройство содержит (фиг. 2) сумматор 1 кода, перепрограммируемое посто нное запоминающее устрой- CIGC И (ППЗД три компаратора 15 - 17 кода, uiecrb элементов И 18-23 и три реверсивных счетчик 24 - 26

О

о

х|

ю

Јь

о

На фиг, 5 приведен вариант реализации преобразовател  10 с управл емым коэффициентом передачи, состо щего из опера ционного усилител  27 и преобразовател  28 кеда в сопротивление 28.

На фиг. 3 представлены временные диаграммы работы АЦП с автоматической коррекцией преобразовани  которых прин ты следующие обозначени : 1 пуск АЦП, 2 и 3 - управление входных аналоговых коммутаторов 1,1- пуск АЦП 3, 5 - управление цифровым коммутатором 5 b пуск АЦП 9; 7, 8 и 9 - улравпение арифмети ческим устройством 11 по третьему входу 10 - сигнал готовности данных АЦП.

Устройство работает следующим обра

30 М

Перед измерением напр жени  РООИ;- ходит автоматическа  коррекций функции преобразовани  АЦП, которое состоит из трех этапов На первом этапе компенсируетс  аддитиЕ1на  составл юща  nospeui- ности АЦП По команде Пуск АЦП (диаграмма 1 на фиг, 3) Олок 7 управлени  вырабатывает двухразр дный код 00 (диаг раммы 2 и 3 на фиг 3) управлени  входным аналоювым коммутатором 1, который поде ег на вход первого АЦП 3 и первой вычитающего устройства з напр жение равное нулю. По команде блока 7 управлени  происходит запуск первого АЦП 3 (дм аграмма 4 на фиг. 3), при этом выходы первого АЦП 3 подключены через цифпо- вой коммутатор 6 к входу образцового ЦАП 5 (диаграмма 5 на фиг 3). Затем по команде блока 7 управлени  происходит запуск второго АЦП 9 (диаграмма 6 на фиг 3), который преобразует выходной сигнал вычитающего устройства 4. Полученные коды первого АЦП 3 и второго АЦП 9 алгебраически суммируютс  на сумматоре 13 кодов арифметического устройства 11 (Процесс формировани  выходного кода АЦП (Мвых) из кодов первого АЦП 3 и второго АЦП 9 подробно рассмотрены ниже) Получившийс  код сравниваетс  с цифровым эквивалентом нул , хран щемс  ц посто нном запоминающем устроимте 2, с помощью компаратора 15 кода Последние вырабатывает один из трех сигналов Боль ше, Меньше, Равно 8 опучае Больше или Меньше происходит декремент1 или инкремент соответствено слержимо1 о реверсивного счет-и.ка 24, При этом блок 7 управлени  вырабатывает сигнал упрап-.е нип (диаграмм 7 ма фи, 3), посылающий только на вторые входы элементов 118 и 19 Дополнительный ЦАП 7 преобразует циф ровой год ( Ул в соотвг icrnyiT uf1 anpj о ювую af-. Ич n-v кстсрач компенсирует

смещение нул  измерительного тракта АЦП При этом величина корректирующего воздействи  мною меньше веса единицы младшего значащего разр да (ЕМЗР) АЦП,

например 1/ч ЕМЗР Процедура компенсации аддитивной составл ющей АЦП повтор етс  до выработки компаоатором 15 кода сигнала Равно, который  вл етс  разрешающим дл  перехода к второму

0 этапу коррекции

На втором этапе происходит согласование полной шкапы второго АЦП 9 с весом ЕМЗГ образцового ЦАП 5 По комнаде блока 7 управлени  (диаграмма 5 на фиг. 3)

5 цифровой коммутатор С; подключает на входы управлени  образцового ЦАП 5 первый выход посто нною запоминающего устройства J в котором хпанитс  цифровой эквивалент иеса идеального ЕМЗР об

и разцового ПАП 5 Вход посредством в одного анал rouoro коммутатора 1 по- прежнему замкнут на нулевую шину (диаграммы 2 и 3 на фиг 3} По команде блока 7 уппавлени  (диаг pat ма 6 нг фиг 3) происхо5 дит запуск второго АЦП 9 Выходные коды пррвого АЦП 3 (Ni) и второго АЦП 9 (N2) )ГйЬраически су мм и о /юте   ча сумматоре 1 j кодов арифмети -еского устройства 11 .омпарат7 р 16 коде, сравнивает выходной

0 код сумматора 13 кодов с цифровым эквивалентом веса идеального ЕМЗР образцового ЦАП 5, Обработка выходных компараторов 16 кода аналоги 1на рассмотренной выше, Елоч 7 управлени  вырабатывает сигнал

5 управлени  {диаграмма 8 на фиг 3), поступающий на вторые входы элементов И 20 и 21. Г орректирооанный цифровой код реверсивного счетчика 25 поступает на втсрой пход преобразовател  10 с управ0 л емым коэффициентом передачи Процедура компенсации мультипликативной погрег- мости АЦП 9 повтор етс  до тех пор, пока выходной код сумматора 13 кодов не срав шваотс  с цифровым эквивалентом ве5 сг идеальною ЕМЗР образцового ЦАП 5, Величина корректирующею воздействи  хке как и на первом этапе коррекции, много меньше веса ЕМЗР АЦП, например 1 8 ЕМЗР n,jn этом измен етс  наклон ха0 рзктеристики ВТОРОГО АЦП 9, обеспечива  в конечном счете согласование характеристик образцового ПАР b и второго АЦП 9, а пг о&р зонаи ui всего ЛЦП становитс  линей1 -I Рез разрывов (фиг, &)

ЪНа тигт eivi тгпе по команде от бчокое

7 прарт,ир (диаграммы 2 и 3 ча фиг 3) в однои аналогогыи коммутатор 1 под ключает на вход АИП калибровочное на пр жение Uo Оцчовроменно цифровой ко м1 -п, 6 Сцчзгоа i 1 5 и-14 3} подключзет выходи первого АЦП 3 к входу образцового ЦАП 5 По команде от блока 7 управлени  (диаграммы 4 и 6 на фиг, 3) первый АЦП 3, а затем второй АЦП 9 преобразуют соответственно Uo и выходной сигнал вычитающего устройства 4. Выходные коды первого и второго АЦП алгебраически суммируютс  на сумматоре 13 кодов. Компаратор 17 кода сравнивает получившийс  выходной код с кодом No, соответствующим идеальному преобразованию и хран щимс  в перепрограммируемом посто нном запоминающем устройстве 14 Использование последнего обусловлено необходимостью периодической перезаписи эталонного кода, соответствующего Uo, вспедствие наличи  прогрессиоующей систематической составл ющей погрешности у регулируемого источника образцового напр жени .

Процесс обработки выходных сигналов компараторов 17 кода аналогичен рассмотренному выше дл  первого этапа коррекции . Величина корректирующего воздействи  так же, как на первом и втором этапах коррекции, много меньше веса ЕМЗР АЦП, например, 1/4 ЕМЗГ. Управл ющее воздействие на регулируемый источник образцового напр жени  8 происходит до тех пор, пока коды Мвых и No не сравн ютс . При этом компенсируетс  мультипликативна  составл юща  погрешности всего АЦП без нарушени  согласовани  характеристики образцового ЦАП 5 и второго АЦП 9. Последнее происходит вследствие того, что при изменении выходного напр жени  регулируемого источника 8 образцового напр жени  пропорционально мен етс  выходное напр жение преобразовател  10 с управл емым коэффициентом передачи, а следовательно, и наклон характеристики второго АЦП 9.

Регулируемый источник 8 образцового напр жени  может быть реализован на ос- нозе обычного источника образцового сигнала , состо щего из параметрического стабилизатора и операционного усилител , и с использованием умножающего ЦАП.

После изложенной коррекции функции преобразовани  АЦП готов к преобразованию измер емого напр жени  U, которое ПРОИСХОДИТ следующим образом По команде от блока 7 управлени  (диаграммы 2 и 3 на фиг, 3) входной аналоговый коммутатор 1 подключает на вход АЦП измер емое напр жение Ux, при этом выходы первого АЦП 3 подключены через цифровой коммутатор 6 (диаграмма 5 на фиг. 3) к входу образцового ЦАП 5. После аналого- цифрового преобразовани  первого АЦП 3

и второго АЦП 9 (диаграммы 4 и 6 на фиг. 3) полученные коды алгебраически суммируютс  на сумматоре 13 кодов арифметического устройства 11. Примеры формировани  выходного кода АЦП (NBbix) рассмотрены в таблице, где прин ты следующие обозначени  NI - код первого АЦП 3, N2 - код второго АЦП 9Јгэ- разр ды, добавл емые к выходным кодам первого АЦП 3 и второго

АЦП 9.

Предложенное устройство  вл етс  двухполйрным, поэтому первый АЦП 3 и второй АЦП 9 включены в двухпол рный режим При этом старшие значащие разр ды

(СЭР) первого АЦП 3 и второго АЦП 9 указывают на пол рность их входного напр жени  Кроме того, дл  устранени  погрешности первого АЦП 3 и динамической составл ющей погрешности АЦП, котора 

возникает вследствие неодновременного срабатывани  первого АЦП 3 и второго АЦП 9, полна  шкала последнего соответствует весу двух ЕМЗР образцового ЦАП 5. Таким образом, младший значащий разр д

перво о АЦП 3 равен по весу разр ду следующего за СЭР второго АЦП 9.

Блок 7 управлени  содержит тактовый генератор, распределитель импульсов с выходным дешифратором, пересчетное устройстьо на с (етчиках, управл ющее работой арифмртического устройства 11. Распределитель импульсов управл ет по жесткой программе входным аналоговым коммутатором 1, первым АЦП 3. цифровым коммутатором

б, вторым АЦП 9, Запуск программы осуществл етс  командой Пуск,

Рассмотрим теперь более подробно получение положительного эффекта в предложенном устройстве.

При отсутствии погрешностей блоков АЦП вес двух ЕМЗР образцового ЦАП 5 (qi) равен полной шкале второго АЦП 9, т.е.

Q1 N2Q2, где NZ - выходной код второго АЦП 9;

q2 - вес младшего значащего разр да второго АЦП 9, Тогда

Niqi + N2Q2 Nq2,(1)

где Mi и N2 - выходные коды первого АЦП 3 и второго АЦП 9 соответственно;

N - идеальный выходной код АЦП.

В случае отсутстви  преобразовател  10

с управл емым коэффициентом передачи, цифрового коммутатора 6, посто нного , запоминающего устройства 2 и дополнительного ЦАП 12 мультипликативна  составл юща  погрешности второго АЦП 9 4

(фиг. 4) не устран етс . Более того, к май добавл етс , в случае компенсации только аддитивной и мультипликативной составл ющих погрешности АЦП, мультипликативна  составл юща  погрешности образцового

ЦАП 5 - ys . В результате выражение (1) принимает вид

Niqi + (1 + yl + уУ )N2Q2 N q2, (2)

где N1 - выходной код АЦП с учетом мультипликативных составл ющих погрешности второго АЦП 9 и образцового ЦАП 5,

Из выражений (1) и (2) можно получить абсолютную погрешность результата преобразовани  АЦП Л:

A N qi-Nq2 N2q2(yi+ уУ

Например, в случае использовани  в качестве первого АЦП 3 и второго АЦП 9 микросхемы типа К1108ПВ1А, а в качестве образцового ЦАП 5 - шести старших разр дов микросхемы типа К427ПА1, суммарна  погрешность преобразовани  равна

у гА+Умин . л 0.4 +0,1 2бУ2б

+ 0,01 - 0,018 %.

где УМИН - погрешность линейности второго АЦП 9.

у - погрешность образцового ЦАП 5.

При использовании упом нутой коррекции функции преобразовани  АЦП погрешность у результата преобразовани  уменьшаетс  до 0,008%.

Положительный эффект достигаетс  за счет того, что после устранени  аддитивной составл ющей погрешности устройства с помощью дополнительного ЦАП компенсаци  мультипликативной составл ющей погрешности всего устройства с помощью регулируемого источника образцового напр жени  не нарушает согласовани  характеристик образцового ЦАП и второго АЦП, достигнутого с помощью преобразовател  с управл емым коэффициентом передачи, цифрового коммутатора и посто нного запоминающего устройства. Рассогласование характеристик ЦАП и второго АЦП приводит к увеличению нелинейности функции преобразовани  всего АЦП, а следовательно, к снижению точности.

Кроме того, за счет выполнени  схемы арифметического устройства с использованием перепрограммируемого посто нного запоминающего устройства, трех компараторов кода, шести элементов И и трех реверсивных счетчиков можно повысить

помехозащищенность АЦП, поскольку коррекци  функции преобразовани  осуществл етс  за один цикл на величину, много меньшую абсолютной погрешности АЦП. Поэтому случайные сбои и помехи, возникающие на этом этапе в измерительном тракте АЦП, практически не вли ют на качество настройки преобразовател  и точность преобразовани .

Claims (2)

1. Аналого-цифровой преобразователь с автоматической коррекцией функции преобразовани , содержащий входной аналоговый коммутатор, первый и второй

информационные входы которого  вл ютс  соответственно входной шиной и шиной опорного напр жени , а выход подключен к информационному входу первого аналого- цифрового преобразовател  и первому входу вычитающего устройства, выход регулируемого источника образцового напр жени  соединен с входом опорного напр жени  образцового цифроаналогового преобразовател , выход которого подключей к второму входу вычитающего устройства, выход которого соединен с информационным входом второго аналого- цифрового преобразовател , выходы первого и второго аналого-цифровых иреобразователей подключены к первому и второму входам арифметического устройства соответственно, с первого по четвертый выходы блока управлени  подключены соответственно к входам управлени  входного

аналогового коммутатора, первого и второго аналого-цифровых преобразователей и третьему входу арифметического устройства , а вход  вл етс  шиной запуска, первый выход арифметического устройства  вл етс  выходной шиной, второй выход соединен с входом регулируемого источника образцового напр жени , отличающийс  тем, что, с целью повышени  точности, в него введены преобразователь с управл емым

коэффициентом передачи, цифровой коммутатор , посто нное запоминающее устройство и дополнительный цифроаналоговый преобразователь, причем преобразователь с управл емым коэффициентом передачи

включен между выходом регулируемого источника образцового напр жени  и входом опорного напр жени  второго аналого-цифрового преобразовател , а первый и второй информационные входы цифрового коммутатора подключены к выходам первого аналого-цифрового преобразовател  и первому выходу посто нного запоминающего устройства соответственно, вход управлени  цифрового коммутатора соединен с п тым выходом блока управлени , выходы подключены к информационным входам образцового цифроаналогового преобразовател , второй выход посто нного запоминающего устройства подключен к четвертому входу арифметического устрой- ства, третий выход которого подключен к входу дополнительного цифроаналогового преобразовател , выход которого соединен с третьим входом вычитающего устройства, четвертый выход арифметического уст- ройства соединен с входом управлени  пребразовател  с управл емым коэффициентом передачи, п тый выход  вл етс  шиной режима, а третий информационный вход входного аналогового коммутатора - общей шиной.

2. Преобразователь по п. 1,отличающий с   тем, что арифметическое устройство выполнено на сумматоре кодов, перепрограммируемом посто нном запо- минающем устройстве, трех компараторах кода, шести элементах И, трех реверсивных

счетчиках, причем выход сумматора кодов подключен к первым входам компараторов кода, вторые входы первого и второго компараторов кода  вл ютс  четвертым входом арифметического устройства, к второму входу третьего компаратора кода подключен выход перепрограммируемого посто нного запоминающего устройства, первый и второй выходы компараторов кода через соответствующие элементы И подключены соответственно к суммирующему и вычитающему входам соответствующих трех реверсивных счетчиков, выход первого реверсивного счетчика  вл етс  третьим выходом арифметического устройства, выход второго реверсивного счетчика - четвертым выходом арифметического устройства, выход третьего реверсивного счетчика - вторым выходом арифметического устройства , третьи выходы компараторов кода  вл ютс  п тым выходом арифметического устройства, вторые входы элементов И попарно объединены и  вл ютс  третьим входом арифметического устройства, а первый и второй входы сумматора кодов - первым и вторым входом арифметического устройства.

Об(Ш

1

10011 ПО О О О О О О О

000110011 10В 1 1

0бШ

ST iS-ecSf.

9{/т

щ

О 1 0 О О О О 00

NBblX

1 1011 010011 0 10

9{Фиг 2

Нвы .

Фиг. 3

фиьЛ