JPH09148931A - Ｄ／ａコンバータの補正回路 - Google Patents
Ｄ／ａコンバータの補正回路Info
- Publication number
- JPH09148931A JPH09148931A JP32389295A JP32389295A JPH09148931A JP H09148931 A JPH09148931 A JP H09148931A JP 32389295 A JP32389295 A JP 32389295A JP 32389295 A JP32389295 A JP 32389295A JP H09148931 A JPH09148931 A JP H09148931A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- correction
- data
- digital data
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 本発明は、経時変化や温度変化に対するＤ／
Ａコンバータの出力電圧の誤差電圧を補正して、精度の
よいリニヤーな出力電圧が得られる補正回路を提供す
る。 【解決手段】 デジタルデータ１０の上位ｎビットに関
して、温度変化に対する被補正Ｄ／Ａコンバータ３１の
出力電圧のデータを取る。各温度の理想値となるデジタ
ルデータに対する出力電圧との誤差電圧を、Ｄ／Ａコン
バータ３２の出力電圧による補正電圧として、その補正
電圧が得られるデジタルデータを補正データとして、上
位ｎビットをアドレスとしてあらかじめメモリ２０に格
納する。デジタルデータ１０に対して、補正する上位ｎ
ビットの場合は、補正を行うＤ／Ａコンバータ３２のデ
ジタルデータとして与え、その出力電圧をアナログ加算
器４０で被補正Ｄ／Ａコンバータ３１の出力電圧に加算
して補正を行う。
Ａコンバータの出力電圧の誤差電圧を補正して、精度の
よいリニヤーな出力電圧が得られる補正回路を提供す
る。 【解決手段】 デジタルデータ１０の上位ｎビットに関
して、温度変化に対する被補正Ｄ／Ａコンバータ３１の
出力電圧のデータを取る。各温度の理想値となるデジタ
ルデータに対する出力電圧との誤差電圧を、Ｄ／Ａコン
バータ３２の出力電圧による補正電圧として、その補正
電圧が得られるデジタルデータを補正データとして、上
位ｎビットをアドレスとしてあらかじめメモリ２０に格
納する。デジタルデータ１０に対して、補正する上位ｎ
ビットの場合は、補正を行うＤ／Ａコンバータ３２のデ
ジタルデータとして与え、その出力電圧をアナログ加算
器４０で被補正Ｄ／Ａコンバータ３１の出力電圧に加算
して補正を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｄ／Ａコンバータ
における、デジタルデータの上位ビットでの経時変化及
び温度変化に対する出力電圧の補正回路に関する。
における、デジタルデータの上位ビットでの経時変化及
び温度変化に対する出力電圧の補正回路に関する。
【０００２】
【従来の技術】従来技術のＤ／Ａコンバータについて、
図４を参照して説明する。従来のＤ／Ａコンバータは、
例えば図４にしめすように上位４ビット（ビット０から
ビット３）において、経時変化や温度変化により最上位
から２ビット目（ｂｉｔ２）に誤差があると、その出力
は理想出力に対して、ノンリニヤーな出力電圧となる。
図４を参照して説明する。従来のＤ／Ａコンバータは、
例えば図４にしめすように上位４ビット（ビット０から
ビット３）において、経時変化や温度変化により最上位
から２ビット目（ｂｉｔ２）に誤差があると、その出力
は理想出力に対して、ノンリニヤーな出力電圧となる。
【０００３】従来のＤ／Ａコンバータは入力の全ビット
のうち上位ビットが、温度の変化に対して変動して誤差
が大きくなりやすい傾向があるが、この場合の誤差はＤ
／Ａコンバータのゲイン調整では補正することができな
い。
のうち上位ビットが、温度の変化に対して変動して誤差
が大きくなりやすい傾向があるが、この場合の誤差はＤ
／Ａコンバータのゲイン調整では補正することができな
い。
【０００４】
【発明が解決しようとする課題】上記説明のように、従
来のＤ／Ａコンバータは入力の全ビットのうち上位ビッ
トが、温度の変化に対して誤差が大きくなりやすいとい
う実用上の不便があった。そこで、本発明が解決しよう
とする課題は、温度変化や経時変化に対するＤ／Ａコン
バータの出力電圧の誤差電圧を補正して、精度のよいリ
ニヤーな出力電圧が得られるようにすることを目的とす
る。
来のＤ／Ａコンバータは入力の全ビットのうち上位ビッ
トが、温度の変化に対して誤差が大きくなりやすいとい
う実用上の不便があった。そこで、本発明が解決しよう
とする課題は、温度変化や経時変化に対するＤ／Ａコン
バータの出力電圧の誤差電圧を補正して、精度のよいリ
ニヤーな出力電圧が得られるようにすることを目的とす
る。
【０００５】
【課題を解決する為の手段】図１と図２とは、本発明に
よる第１の解決手段を示している。上記目的を解決する
ために、本発明では、デジタルデータ１０の上位ｎビッ
トに関して、経時変化や温度変化に対する被補正Ｄ／Ａ
コンバータ３１の出力電圧のデータを取る。各温度の理
想値となるデジタルデータに対する出力電圧との誤差電
圧を、Ｄ／Ａコンバータ３２の出力電圧による補正電圧
として、その補正電圧が得られるデジタルデータを補正
データとする。その補正データを上位ｎビットをアドレ
スとしてあらかじめメモリ２０に格納する。
よる第１の解決手段を示している。上記目的を解決する
ために、本発明では、デジタルデータ１０の上位ｎビッ
トに関して、経時変化や温度変化に対する被補正Ｄ／Ａ
コンバータ３１の出力電圧のデータを取る。各温度の理
想値となるデジタルデータに対する出力電圧との誤差電
圧を、Ｄ／Ａコンバータ３２の出力電圧による補正電圧
として、その補正電圧が得られるデジタルデータを補正
データとする。その補正データを上位ｎビットをアドレ
スとしてあらかじめメモリ２０に格納する。
【０００６】デジタルデータ１０に対して、補正する上
位ｎビットの場合は、補正行うＤ／Ａコンバータ３２の
デジタルデータとして与え、その出力電圧をアナログ加
算器４０で被補正Ｄ／Ａコンバータ３１の出力電圧に加
算して補正を行う。
位ｎビットの場合は、補正行うＤ／Ａコンバータ３２の
デジタルデータとして与え、その出力電圧をアナログ加
算器４０で被補正Ｄ／Ａコンバータ３１の出力電圧に加
算して補正を行う。
【０００７】図２と図３とは、本発明による第２の解決
手段を示している。上記課題を解決するために、本発明
では、デジタルデータ１０の上位ｎビットに関して、各
温度における被補正Ｄ／Ａコンバータ３１の上位ｎビッ
トに対する出力電圧のデジタルデータと、各温度の理想
値の出力電圧が得られるデジタルデータとのデジタルデ
ータ誤差を求める。その得られたデジタルデータ誤差を
補正データとして、上位ｎビットをアドレスとしてあら
かじめメモリ２０に格納する。
手段を示している。上記課題を解決するために、本発明
では、デジタルデータ１０の上位ｎビットに関して、各
温度における被補正Ｄ／Ａコンバータ３１の上位ｎビッ
トに対する出力電圧のデジタルデータと、各温度の理想
値の出力電圧が得られるデジタルデータとのデジタルデ
ータ誤差を求める。その得られたデジタルデータ誤差を
補正データとして、上位ｎビットをアドレスとしてあら
かじめメモリ２０に格納する。
【０００８】デジタルデータ１０に対して、補正する上
位ｎビットは、デジタル加算器２１で加算されたデジタ
ルデータをＤ／Ａコンバータ３２の補正データとして与
え、出力電圧の補正を行う。
位ｎビットは、デジタル加算器２１で加算されたデジタ
ルデータをＤ／Ａコンバータ３２の補正データとして与
え、出力電圧の補正を行う。
【０００９】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１０】
（実施例１）本発明の実施例について、図１と図２を参
照して説明する。構成は、図１に示すように、ｍビット
のデジタルデータ１０と、ｎビットアドレスのメモリ２
０と、被補正用のＤ／Ａコンバータ３１と、補正用のＤ
／Ａコンバータ３２と、アナログ加算器４０との構成に
なっている。
照して説明する。構成は、図１に示すように、ｍビット
のデジタルデータ１０と、ｎビットアドレスのメモリ２
０と、被補正用のＤ／Ａコンバータ３１と、補正用のＤ
／Ａコンバータ３２と、アナログ加算器４０との構成に
なっている。
【００１１】本発明では、図２に示すように、あらかじ
め各温度の上位ｎビットについて、デジタルデータに対
する出力電圧と理想値の出力電圧との誤差電圧を、Ｄ／
Ａコンバータ３２の出力電圧によるリニヤリティ補正電
圧として、その補正電圧が得られるデジタルデータを補
正データとしてキャリブレーションを実施する。この場
合、補正データのビット数とＤ／Ａコンバータ３２のビ
ット数は補正電圧に必要な分解能のビット数であればよ
い。
め各温度の上位ｎビットについて、デジタルデータに対
する出力電圧と理想値の出力電圧との誤差電圧を、Ｄ／
Ａコンバータ３２の出力電圧によるリニヤリティ補正電
圧として、その補正電圧が得られるデジタルデータを補
正データとしてキャリブレーションを実施する。この場
合、補正データのビット数とＤ／Ａコンバータ３２のビ
ット数は補正電圧に必要な分解能のビット数であればよ
い。
【００１２】補正データはＤ／Ａコンバータ３２のデジ
タルデータで、上位ｎビットをアドレスとしてあらかじ
めメモリ２０に格納する。デジタルデータ１０のｍビッ
トの出力に対して、ｍビットは補正していないデジタル
データのＤ／Ａコンバータ３１の入力データとして、そ
の出力電圧をアナログ加算器４０の入力する。
タルデータで、上位ｎビットをアドレスとしてあらかじ
めメモリ２０に格納する。デジタルデータ１０のｍビッ
トの出力に対して、ｍビットは補正していないデジタル
データのＤ／Ａコンバータ３１の入力データとして、そ
の出力電圧をアナログ加算器４０の入力する。
【００１３】一方、デジタルデータ１０のｍビットの出
力に対して、上位ｎビットは補正データが格納されてい
るメモリ２０のアドレスとして与え、その出力の補正デ
ータを補正電圧に変換するＤ／Ａコンバータ３２のデジ
タル入力とし、その出力の補正電圧をアナログ加算器４
０で補正なしの出力電圧に加算することにより上位ｎビ
ットが補正されたアナログの出力電圧として得られる。
力に対して、上位ｎビットは補正データが格納されてい
るメモリ２０のアドレスとして与え、その出力の補正デ
ータを補正電圧に変換するＤ／Ａコンバータ３２のデジ
タル入力とし、その出力の補正電圧をアナログ加算器４
０で補正なしの出力電圧に加算することにより上位ｎビ
ットが補正されたアナログの出力電圧として得られる。
【００１４】（実施例２）本発明の実施例２は、補正デ
ータをデジタルデータのまま設定データに補正データと
して加算し、Ｄ／Ａコンバータの入力として与える場合
の例である。これについて、図３を参照して説明する。
構成は、図３に示すように、ｍビットのデジタルデータ
１０と、ｎビットアドレスのメモリ２０と、デジタル加
算器２１と、被補正用のＤ／Ａコンバータ３０との構成
になっている。
ータをデジタルデータのまま設定データに補正データと
して加算し、Ｄ／Ａコンバータの入力として与える場合
の例である。これについて、図３を参照して説明する。
構成は、図３に示すように、ｍビットのデジタルデータ
１０と、ｎビットアドレスのメモリ２０と、デジタル加
算器２１と、被補正用のＤ／Ａコンバータ３０との構成
になっている。
【００１５】本発明では、図３に示すように、上位ｎビ
ットを補正される上位ビットとして、あらかじめ上位ｎ
ビットに関して、Ｄ／Ａ出力の理想値を基準として補正
前の上位ｎビットの各ビットに対して、理想とする出力
電圧が得られるデジタルデータとの差を補正データとし
て、各温度ごとに取得し、上位ｎビットをアドレスとし
てメモリ２０に格納しておく。
ットを補正される上位ビットとして、あらかじめ上位ｎ
ビットに関して、Ｄ／Ａ出力の理想値を基準として補正
前の上位ｎビットの各ビットに対して、理想とする出力
電圧が得られるデジタルデータとの差を補正データとし
て、各温度ごとに取得し、上位ｎビットをアドレスとし
てメモリ２０に格納しておく。
【００１６】デジタルデータ１０のｍビットの出力を、
デジタル加算器２１のａ側の入力データとする。一方、
デジタルデータ１０のｍビットの上位ｎビットは補正デ
ータが格納されているメモリ２０のアドレスとして与
え、その出力の補正データをデジタル加算器２１のｂ側
の入力データとする。
デジタル加算器２１のａ側の入力データとする。一方、
デジタルデータ１０のｍビットの上位ｎビットは補正デ
ータが格納されているメモリ２０のアドレスとして与
え、その出力の補正データをデジタル加算器２１のｂ側
の入力データとする。
【００１７】デジタルデータの上位ｎビットは補正デー
タにより上位ｎビットのみがデジタル加算器２１により
加算して（ａ＋ｂ）に出力され、補正されたデジタルデ
ータとしてＤ／Ａコンバータ３０の入力となる。従っ
て、Ｄ／Ａコンバータ３０の出力は、上位ｎビットが補
正されたアナログの出力電圧として得られる。
タにより上位ｎビットのみがデジタル加算器２１により
加算して（ａ＋ｂ）に出力され、補正されたデジタルデ
ータとしてＤ／Ａコンバータ３０の入力となる。従っ
て、Ｄ／Ａコンバータ３０の出力は、上位ｎビットが補
正されたアナログの出力電圧として得られる。
【００１８】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。周
囲温度が変化する装置内で、Ｄ／Ａコンバータを使用す
る場合に、その周囲温度の変化による誤差を検出して、
その温度における補正データとして出力電圧に加算して
補正をしているので、経時変化や温度変化に影響されな
い精度のよいＤ／Ａ出力が得られる。
ているので、下記に記載されるような効果を奏する。周
囲温度が変化する装置内で、Ｄ／Ａコンバータを使用す
る場合に、その周囲温度の変化による誤差を検出して、
その温度における補正データとして出力電圧に加算して
補正をしているので、経時変化や温度変化に影響されな
い精度のよいＤ／Ａ出力が得られる。
【００１９】
【図１】本発明の実施例１のブロック図である。
【図２】本発明の実施例１と実施例２でのデジタルデー
タと補正データとの関係図である。
タと補正データとの関係図である。
【図３】本発明の実施例２のブロック図である。
【図４】従来のＤ／Ａコンバータの上位ビットにおける
経時変化や温度変化による出力例である。
経時変化や温度変化による出力例である。
１０ デジタルデータ ２０ メモリ ２１ デジタル加算器 ３０、３１、３２ Ｄ／Ａコンバータ ４０ アナログ加算器
Claims (2)
- 【請求項１】 デジタルデータ（１０）を入力データと
して受けて、アナログ電圧に変換するＤ／Ａコンバータ
（３１）を設け、 前記デジタルデータ（１０）の上位データをアドレスと
して受けて、格納された補正データを出力するメモリ
（２０）を設け、 該メモリ（２０）の出力を受けて、アナログ電圧に変換
するＤ／Ａコンバータ（３２）を設け、 該Ｄ／Ａコンバータ（３２）の出力と、前記Ｄ／Ａコン
バータ（３１）の出力とを加算して出力するアナログ加
算器（４０）を設け、 前記メモリ（２０）に格納するリニアリティの補正デー
タをキャリブレーションにより求める手段を設け、 以上を具備していることを特徴としたＤ／Ａコンバータ
の補正回路。 - 【請求項２】 デジタルデータ（１０）の上位ビットを
アドレスとして受けて、格納された補正データを出力す
るメモリ（２０）を設け、 前記デジタルデータ（１０）と、前記メモリ（２０）の
出力データとを加算するデジタル加算器（２１）を設
け、 該デジタル加算器（２１）の出力したデジタルデータを
受けて、アナログ電圧に変換するＤ／Ａコンバータ（３
０）を設け、 前記メモリ（２０）に格納する、リニアリティの補正デ
ータをキャリブレーションにより求める手段を設け、 以上を具備していることを特徴としたＤ／Ａコンバータ
の補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32389295A JPH09148931A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａコンバータの補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32389295A JPH09148931A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａコンバータの補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148931A true JPH09148931A (ja) | 1997-06-06 |
Family
ID=18159781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32389295A Withdrawn JPH09148931A (ja) | 1995-11-17 | 1995-11-17 | Ｄ／ａコンバータの補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148931A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221591A (ja) * | 2003-01-10 | 2004-08-05 | Agilent Technol Inc | レーザシステムの較正 |
| CN100378780C (zh) * | 2003-07-07 | 2008-04-02 | 精工爱普生株式会社 | 数字/模拟转换电路、电光学装置以及电子设备 |
| WO2009021533A1 (de) * | 2007-08-13 | 2009-02-19 | Siemens Aktiengesellschaft | Digital-analog-wandler |
-
1995
- 1995-11-17 JP JP32389295A patent/JPH09148931A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221591A (ja) * | 2003-01-10 | 2004-08-05 | Agilent Technol Inc | レーザシステムの較正 |
| CN100378780C (zh) * | 2003-07-07 | 2008-04-02 | 精工爱普生株式会社 | 数字/模拟转换电路、电光学装置以及电子设备 |
| WO2009021533A1 (de) * | 2007-08-13 | 2009-02-19 | Siemens Aktiengesellschaft | Digital-analog-wandler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| US5361067A (en) | Digital linearization calibration for analog to digital converter | |
| US5870041A (en) | Analog-to-digital converter with digital compensation | |
| JP2795765B2 (ja) | アナログ−ディジタル変換器及びアナログ−ディジタル変換の線形化処理方法 | |
| US4896155A (en) | Method and apparatus for self-calibration of subranging A/D converter | |
| JPH08505026A (ja) | デジタル入力ワードからアナログ出力信号を生成する装置および方法 | |
| EP0439912A2 (en) | Circuit and method for normalizing detector output | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| KR20010041170A (ko) | 감마의 선형 근사의 디지털 보정 회로 및 보정 방법 | |
| JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
| US8223049B2 (en) | Charge injection mechanism for analog-to-digital converters | |
| US5274578A (en) | Circuit and method for normalizing detector circuit | |
| JPH09148931A (ja) | Ｄ／ａコンバータの補正回路 | |
| JPH066218A (ja) | 温度補償機能を有するアナログ／デジタル変換装置 | |
| GB2222282A (en) | Error correcting apparatus | |
| JPH04236517A (ja) | デジタル制御形温度補償水晶発振器 | |
| JPH09289450A (ja) | Ｄａコンバータ | |
| JPH0388504A (ja) | 任意波形発生器 | |
| JPH0526372B2 (ja) | ||
| JPS61171226A (ja) | アナログ・デジタル変換装置 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPH0369239B2 (ja) | ||
| JPS60210029A (ja) | 温度補正型ｄ／ａ変換器 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |