DE102004058749B4

DE102004058749B4 - Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität

Info

Publication number: DE102004058749B4
Application number: DE102004058749.3A
Authority: DE
Inventors: Hideki Kabune
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-12-16
Filing date: 2004-12-06
Publication date: 2016-11-10
Anticipated expiration: 2024-12-07
Also published as: CN1630199A; JP3861874B2; JP2005184118A; CN100459435C; KR100724130B1; KR20050061344A; DE102004058749A1; US7009537B2; US20050160334A1

Abstract

Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität, die aufweist: einen A/D-Wandler (18) mit Eingangsanschlüssen eines oder mehrerer Kanäle zum Eingeben von analogen Signalspannungen und mit einem Kondensator (C1) zum Abtast-Halten der analogen Signalspannungen, zum A/D-Wandeln der analogen Signalspannungen, die im Kondensator (C1) abgetastet und gehalten werden, in digitale Signalwerte, eine Eingangseinrichtung (AIN1, AIN2) zum Eingeben analoger Signale in die Eingangsanschlüsse zumindest eines Kanals, wobei ein Signalbetriebsspannungsbereich auf einen schmaleren Bereich als ein Bereich von Eingangsbetriebsspannungen des A/D-Wandlers (18) begrenzt ist, wenn die analogen Signale normal sind, eine Speichereinrichtung, die im voraus einen Abnormitätsbestimmungsbereich der digitalen Signalwerte, die von dem A/D-Wandler (18) gewandelt werden, speichert, eine Spannungsbereicheinstelleinrichtung (19) zum Einstellen des Abnormitätsbestimmungsbereichs auf Werte, die einem Spannungsbereich in einem Eingangsspannungsbereich des A/D-Wandlers (18) außerhalb des begrenzten Bereichs der Signalbetriebsspannungen entsprechen, eine Einrichtung (19) zum Erfassen einer A/D-Wandler-Abnormität, um eine A/D-Wandlung als abnorm zu bestimmen, wenn ein Wert eines digitalen Signals, das aus dem begrenzten analogen Signal gewandelt wird, im Abnormitätsbestimmungsbereich liegt, und eine Initialisierungseinrichtung (25) zum Initialisieren einer Spannung, die sich in dem Kondensator (C1) durch einen letzten A/D-Wandlungsbetrieb ansammelt, in eine Spannung, die innerhalb des Abnormitätsbestimmungsbereichs zumindest vor dem Abtast-Halten der begrenzten analogen Eingangssignalspannung im Kondensator (C1) liegt, wobei die Einrichtung (19) zur Erfassung einer Abnormität eine Idealwertspeichereinrichtung zum Speichern eines Idealwertes aufweist, der durch A/D-Wandeln eines Spannungswertes erhalten wird, wenn eine Spannung, die sich in dem Kondensator (C1) ansammelt, durch die Initialisierungseinrichtung (25) mit zumindest einem der Eingangsanschlüsse ...

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität.
Ein A/D-Wandler (Analog/Digital-Wandler) wird verwendet, um analoge Signale, die von Sensoren empfangen werden, in digitale Signale zu wandeln, die in einer Steuerschaltung wie z. B. einem Mikrocomputer einer Steuervorrichtung verwendet werden können, wenn eine elektronische Signalverarbeitung in Abhängigkeit von dem Zustand der Signale, die von den Sensoren empfangen werden, ausgeführt wird.
In einem Antiblockiersystem eines Fahrzeugs sollte z. B. eine Abnormität in einem Sensor oder in einem A/D-Wandler vermieden werden. Daher werden verschiedene Gegenmaßnahmen vorgeschlagen, um eine Abnormität in den Sensoren und im A/D-Wandler zu erfassen, so dass die Steuervorrichtung nicht in einen verhängnisvollen Zustand fällt.
Die JP 2000-151405 A schlägt vor, die Funktion der A/D-Wandlung durch Bereitstellung eines Überwachungs-A/D-Wandlers, der vom Eingangs-A/D-Wandler unabhängig ist, zu überwachen, und die Ergebnisse der beiden A/D-Wandlungen zu vergleichen.
Diese Vorrichtung benötigt mehrere A/D-Wandler oder einen A/D-Wandler einer Schaltung großen Umfangs. Daher werden der Schaltungsaufbau und die Steuerung komplex, was zu einer Erhöhung der Anzahl der Bestandteile und der Herstellungskosten führt. Außerdem kann nicht festgestellt werden, welcher der A/D-Wandler abnorm ist.
11 stellt einen anderen Stand der Technik dar, der einen Überwachungs-A/D-Wandler verwendet. In diesem Beispiel wird ein elektrischer Strom, der in einen Motor 31 fließt, durch Messen einer Spannung über beiden Enden eines Widerstands 36 ermittelt. Der elektrische Strom wird durch Teilen der Spannung über beide Enden des Widerstands 36 durch den Widerstandswert des Widerstands 36 ermittelt. Die Spannung (analoges Signal) über beiden Enden des Widerstands 36 wird in einen Anschluss AIN1 eines A/D-Wandlers 34 über einen Verstärker 32 eingegeben. Die Spannung über beiden Enden des Widerstands 36 wird außerdem in einen Anschluss AIN2 eines A/D-Wandlers 35 über einen Überwachungsverstärker 33 eingegeben.
In dieser Vorrichtung vergleicht ein Mikrocomputer 37 das Ergebnis einer A/D-Wandlung durch den A/D-Wandler 34 mit dem Ergebnis einer A/D-Wandlung durch den A/D-Wandler 35, um eine abnorme Bedingung in den A/D-Wandlern 34 und 35 zu erfassen. In dem Beispiel der 11 werden auch zwei A/D-Wandler für einen Sensor (analoger Signaleingang) verwendet, und die Schaltung wird daher groß.
Die JP 2000-209090 A beschreibt eine Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität, die aufweist: einen A/D-Wandler mit Eingangsanschlüssen eines oder mehrerer Kanäle zum Eingeben von analogen Signalspannungen und mit einem Kondensator zum Abtast-Halten der analogen Signalspannungen, zum A/D-Wandeln der analogen Signalspannungen, die im Kondensator abgetastet und gehalten werden, in digitale Signalwerte, eine Eingangseinrichtung zum Eingeben analoger Signale in die Eingangsanschlüsse zumindest eines Kanals, wobei ein Signalbetriebsspannungsbereich auf einen schmaleren Bereich als ein Bereich von Eingangsbetriebsspannungen des A/D-Wandlers begrenzt ist, wenn die analogen Signale normal sind, eine Speichereinrichtung, die im voraus einen Abnormitätsbestimmungsbereich der digitalen Signalwerte, die von dem A/D-Wandler gewandelt werden, speichert, eine Spannungsbereicheinstelleinrichtung zum Einstellen des Abnormitätsbestimmungsbereichs auf Werte, die einem Spannungsbereich in einem Eingangsspannungsbereich des A/D-Wandlers außerhalb des begrenzten Bereichs der Signalbetriebsspannungen entsprechen, eine Einrichtung zum Erfassen einer A/D-Wandler-Abnormität, um eine A/D-Wandlung als abnorm zu bestimmen, wenn ein Wert eines digitalen Signals, das aus dem begrenzten analogen Signal gewandelt wird, im Abnormitätsbestimmungsbereich liegt, und eine Initialisierungseinrichtung zum Initialisieren einer Spannung, die sich in dem Kondensator durch einen letzten A/D-Wandlungsbetrieb ansammelt, in eine Spannung, die innerhalb des Abnormitätsbestimmungsbereichs zumindest vor dem Abtast-Halten der begrenzten analogen Eingangssignalspannung im Kondensator liegt.
Die DE 19705406 A1 beschreibt eine Schaltungsanordnung zur Umwandlung analoger Signale in digitale Signale, bei dem mittels Schaltmitteln im analogen Eingangsbereich der Schaltungsanordnung anstatt des analogen Eingangssignals ein Referenzsignal angelegt werden kann und das Ausgangssignal des Referenzsignals mit einem Soll-Signal verglichen und bei einer Abweichung die Schaltungsanordnung als defekt erkannt wird.
Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität bereitzustellen, die einen einfachen Schaltungsaufbau aufweist und die Herstellungskosten nicht erhöht.
Die Aufgabe wird mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
Erfindungsgemäß dient eine Spannung eines analogen Signals, die in einem Kondensator nach dem Ende der A/D-Wandlung bis zum Start der nächsten A/D-Wandlung gespeichert wird, als ein Wert, durch den bestimmt werden kann, ob das analoge Signal abnorm ist. Wenn eine abnorme Bedingung wie z. B. ein Bruch in der Leitung von der analogen Signalquelle zum Eingangsanschluss oder von dem Eingangsanschluss im A/D-Wandler zum Kondensator auftritt, bleibt die elektrische Ladung, die in dem Kondensator gespeichert ist, unverändert, wobei sie einen Wert annimmt, durch den bestimmt werden kann, dass das analoge Signal abnorm ist.
Wenn die A/D-Wandlung in diesem Zustand ausgeführt wird, wird der Wert nach der Wandlung abnorm, und somit wird die A/D-Wandlung als abnorm bestimmt. Wenn keine abnorme Bedingung wie z. B. ein Bruch in der Leitung vorliegt, variiert die elektrische Ladung, die sich in dem Kondensator ansammelt, in Abhängigkeit von einer Eingabe von der analogen Signalquelle. Es kann daher anhand des Wertes nach der A/D-Wandlung bestimmt werden, ob bzw. dass die A/D-Wandlung normal durchgeführt wird.
Hinsichtlich der Initialisierung kann eine Spannung eines analogen Signals zum Zeitpunkt der Initialisierung in eine Spannung, die in einem Bereich normaler Spannungen liegt, vorzugsweise auf eine höhere Bezugsspannung aus Bezugsspannungen, die als ein Bezug zum Vergleich mit dem analogen Signal zum Zeitpunkt der A/D-Wandlung dienen, eingestellt werden. Hinsichtlich der Auslegung analoger Signalverarbeitungsschaltungen wie z. B. Sensoren wird der Spannungsbereich in dem Fall, in dem das eingegebene analoge Signal normal ist, nicht so ausgewählt, dass er nicht derjenige einer Energiequelle ist, der nicht hochgenau ausgelegt werden kann, oder nicht so ausgelegt ist, dass er nahe bei GND (Masse) liegt. Er wird in vielen Fällen als ein Bereich von z. B. 10% bis 90% der Bezugsspannung gewählt.
Hinsichtlich der wichtigen Eingänge werden die Spannungen daher als abnorm betrachtet, wenn andere Spannungen eingegeben werden, von denen angenommen wird, dass abnorme Bedingungen vorkommen, wie z. B. einem Bruch in der Signalleitung, einem Kurzschluss etc. D. h. dass, wenn die analoge Eingangssignalspannung kleiner als 10% oder größer als 90% der Bezugsspannung ist, das analoge Signal als abnorm bestimmt wird.
Wenn der analoge Spannungswert, der in diesem Aufbau zu initialisieren ist, auf die höhere Bezugsspannung (VREF+) eingestellt wird, d. h. 100% der Bezugsspannung, und wenn der Bereich für die Bestimmung der Abnormität zu z. B. nicht kleiner als 90% der Bezugsspannung eingestellt wird, wird das Eingangssystem sogar dann als abnorm bestimmt, wenn eine abnorme Bedingung zwischen der analogen Signalquelle und dem Eingangsanschluss oder zwischen dem Eingangsanschluss im A/D-Wandler und dem Kondensator auftritt.
Ähnliches erfolgt, wenn der analoge Spannungswert zum Zeitpunkt der Initialisierung auf die niedrigere Bezugsspannung (VREF–) der Bezugsspannung eingestellt wird, d. h. 0% der Bezugsspannung, und wenn der Bereich der Bestimmung der Abnormität zu z. B. nicht größer als 10% der Bezugsspannung eingestellt wird. Dann wird das Eingangssystem sogar dann als abnorm bestimmt, wenn eine abnorme Bedingung zwischen der analogen Signalquelle und dem Eingangsanschluss oder zwischen dem Eingangsanschluss im A/D-Wandler und dem Kondensator auftritt.
Zur Erfassung einer Abnormität wird vorzugsweise eine Idealwertspeicherschaltung zum Speichern eines Idealwertes vorgesehen, der durch die A/D-Wandlung einer Spannung erhalten wird, wenn eine Spannung, die sich in dem Kondensator ansammelt, durch eine Initialisiereinrichtung mit zumindest einem geöffneten Eingangsanschluss initialisiert wird. Ein bei dem geöffneten Eingangsanschluss A/D-gewandelter digitaler Signalwert wird mit einem Idealwert verglichen, und der A/D-Wandler wird als abnorm bestimmt, wenn die Differenz zwischen den beiden einen vorbestimmten Wert überschreitet.
Gewöhnlich wird, wenn ein Eingang des A/D-Wandlers geöffnet ist, der Spannungseingang zum A/D-Wandler derjenige in dem Fall, in dem ein Abtasthaltekondensator initialisiert wird. Wenn jedoch die Initialisierungsfunktion des Abtast-Halte-Kondensators abnorm wird oder wenn der Eingangskanalauswahlschalter eine Ein-Sperr-Abnormität bzw. Ein-Klemm-Abnormität (on-stuck abnormality) entwickelt, wird der Spannungseingang zum A/D-Wandler nicht gleich der Spannung zum Zeitpunkt der Initialisierung des Abtast-Halte-Kondensators. Es kann somit bestimmt werden, dass die Initialisierungsfunktion des Abtasthaltekondensators abnorm ist oder der Eingangskanalauswahlschalter eine Ein-Sperr-Abnormität entwickelt.
Erfindungsgemäß hängt außerdem die Beziehung einer Spannung eines digitalen Signals nach der A/D-Wandlung zu einer Spannung der analogen Signalquelle von den Charakteristika des A/D-Wandlers ab. Diese Beziehung kann als eine gerade Linie (weist eine Linearität auf) ausgedrückt werden, die eine vorbestimmte Neigung aufweist. Insbesondere wird eine Spannung eines digitalen Signals nach der A/D-Wandlung nahezu ausschließlich in Bezug auf die Spannung des analogen Signals, die eingegeben wird, bestimmt. Die Speicherschaltung speichert als einen geschätzten Wert einen digitalen Signalwert nach der A/D-Wandlung für die Spannung eines vorbestimmten analogen Signals, das durch eine stabilisierte Energiequelle ausgebildet wird, die weder die Energiequelle des A/D-Wandlers noch die stabilisierte Energiequelle ist, die mit der Bezugsspannung verbunden ist.
Ein Wert, der durch Eingeben des analogen Signals in den A/D-Wandler erhalten wird, wird mit dem geschätzten Wert verglichen. Wenn die Differenz zwischen den beiden einen vorbestimmten Wert überschreitet, wird somit bestimmt, dass irgendeiner aus der Vergleichsauswahlschaltung mit der Bezugsspannung, der A/D-Energiequellenspannung oder der analogen Signalspannung abnorm ist.
Hinsichtlich des A/D-Wandlers, der im Mikrocomputer untergebracht ist, der mit mehreren Energiequellen betrieben wird, beinhaltet der Mikrocomputer eine Analogspannungsausbildungsschaltung, die eine vorbestimmte analoge Spannung von einer Energiequelle ausbildet, die weder mit der Energiequelle des darin enthaltenen A/D-Wandlers noch mit der Bezugsspannung verbunden ist, und erfasst eine abnorme Bedingung in der Vergleichsauswahlschaltung mit der Bezugsspannung, in der A/D-Energiequellenspannung und in der Analogspannungsausbildungsschaltung auf der Grundlage des Ergebnisses, der durch Eingeben der analogen Spannung in die A/D-Wandlung erhalten wird.
Erfindungsgemäß werden außerdem Spannungen an zumindest zwei Punkten derart eingestellt, dass die Werte nach der A/D-Wandlung eine vorbestimmte Beziehung erfüllen. Eine Beziehung zwischen den Spannungen an zumindest zwei Punkten wird aus den Werten gefunden, die durch Eingeben der Spannungen an zumindest zwei Punkten in die A/D-Wandlung erhalten werden. Die berechnete Beziehung der Spannungen an zumindest zwei Punkten wird mit einer vorbestimmten Beziehung verglichen. Der A/D-Wandler wird als abnorm bestimmt, wenn die Differenz zwischen den beiden einen vorbestimmten Wert überschreitet. Daher wird die A/D-Wandlung als abnorm bestimmt, wenn die Beziehung der beiden Punkte auf der Grundlage der A/D-gewandelten Werte der beiden Punkte stark von dem vorbestimmten Wert (idealer Zustand) abweicht.
Vorzugsweise kann die Linearität, die aus den Spannungen an den zumindest zwei Punkten berechnet wird, als eine vorbestimmte Beziehung eingestellt werden. Wie es oben beschrieben ist, besitzt der A/D-Wandler eine Linearität, und die A/D-gewandelten Werte der Spannungen an den vorbestimmten zwei Punkte besitzen nahezu eine konstante Differenz. Wenn die Differenz zwischen. den A/D-gewandelten Werten dieser zwei Punkte stark variiert, kann bestimmt werden, dass die A/D-Wandlung abnorm ist.
Vorzugsweise wird ein vorbestimmtes Verhältnis so eingestellt, dass ein Verhältnis von Spannungen an zumindest zwei Punkten einen vorbestimmten Wert annimmt. D. h. dass, wenn einer der zumindest zwei Eingänge des A/D-Wandlers als ein vorbestimmter analoger Eingang A angenommen wird, ein anderer Eingang ein analoger Eingang B sein kann, der durch Verstärken des vorbestimmten analogen Eingangs A um einen vorbestimmten Verstärkungsfaktor erhalten wird.
Wenn Spannungen der analogen Eingänge A und B mit Va und Vb und der Verstärkungsfaktor mit α bezeichnet werden, wird eine Beziehung von Vb = α × Va erhalten. Aus der Linearität des A/D-Wandlers ergibt sich jedoch auch eine Beziehung Db = α × Da zwischen den digitalen Werten Da und Db nach der A/D-Wandlung. Daher wird, wenn die Beziehung von Db = α × Da für die digitalen Werte nach der A/D-Wandlung nicht zutrifft, bestimmt, dass die A/D-Wandlung abnorm ist.
Vorzugsweise wird, wenn Spannungen der analogen Eingänge A und B mit Va und Vb und die Versatzspannung mit Vof (Offset-Spannung) bezeichnet wird, eine Beziehung Vb = Va + Vof erhalten. Aufgrund der Linearität des A/D-Wandlers gilt jedoch auch eine Beziehung von Db = Da + Dof zwischen den digitalen Werten Da und Db nach der A/D-Wandlung. Hier ist Dof ein digitaler Wert der sich ergibt, wenn die Versatzspannung Vof der A/D-Wandlung unterzogen wird. Daher wird somit, wenn die Beziehung Db = Da + Dof zwischen den digitalen Werten nach der A/D-Wandlung nicht zutrifft, bestimmt, dass die A/D-Wandlung abnorm ist.
vorzugsweise wird die vorbestimmte Beziehung so eingestellt, dass eine der Spannungen an zumindest zwei Punkten gleich einem Wert wird, der durch Multiplizieren der anderen Spannung an den zumindest. zwei Punkten mit einem vorbestimmten Verhältnis und anschließendes Addieren eines vorbestimmten Wertes dazu erhalten wird. D. h., wenn einer der zumindest zwei Eingänge des A/D-Wandlers als ein vorbestimmter analoger Eingang A angenommen wird, der andere Eingang ein analoger Eingang B sein kann, der durch Multiplizieren des vorbestimmten analogen Eingangs A mit einem vorbestimmten Verstärkungsfaktor und außerdem Addieren einer vorbestimmten Versatzspannung dazu erhalten wird.
Wenn die Spannungen der analogen Eingänge A und B mit Va und Vb und der Verstärkungsfaktor mit α sowie die Versatzspannung durch Vof bezeichnet werden, wird eine Beziehung Vb = α × Va + Vof erhalten. Aufgrund der Linearität des A/D-Wandlers gilt jedoch auch eine Beziehung von Db = α × Da + Dof zwischen den digitalen Werten Da und Db nach der A/D-Wandlung. Hier ist Dof ein digitaler Wert der sich ergibt, wenn die Versatzspannung Vof der A/D-Wandlung unterzogen wird. Daher wird somit, wenn die Beziehung Db = α × Da + Dof zwischen den digitalen Werten nach der A/D-Wandlung nicht zutrifft, bestimmt, dass die A/D-Wandlung abnorm ist.
Vorzugsweise wird eine der Spannungen an den beiden Punkten zu einer Spannung eingestellt, die sich ergibt, wenn eine Spannung, die sich in einem Kondensator ansammelt, mit dem geöffneten Eingang initialisiert wird. In dieser Konstruktion wird eine der Spannungen an zumindest zwei vorbestimmten Punkten in einen Zustand versetzt, in dem der Eingang geöffnet ist, so dass nicht nur eine abnorme Linearität im A/D-Wandler, sondern auch eine Abnormität in der Initialisierungsfunktion des Abtast-Halte-Kondensators und eine Ein-Sperr-Abnormität des Eingangskanalauswahlschalters erfasst werden kann.
Der Eingang in einem geöffneten Zustand kann zur Bestimmung einer Abnormität verwendet werden. Außerdem wird die Eingangsspannung zu derjenigen die sich ergibt, wenn ein vorbestimmter Abtasthaltekondensator initialisiert wird, und eine der vorbestimmten Spannungen zur Bestimmung der Abnormität. Es ist daher möglich, eine Abnormität der Funktion zur Initialisierung des Abtasthaltekondensators, eine Ein-Sperr-Abnormität des Eingangskanalauswahlschalters und eine Abnormität der Linearität des A/D-Wandlers, der auf einem hoch entwickelten Schaltungsaufbau basiert, zu erfassen.
Vorzugsweise wird zumindest eine der Spannungen an zumindest zwei Punkten, die in die Eingangsanschlüsse eingegeben werden, zu einer vorbestimmten Spannung eingestellt, die durch eine Energiequelle ausgebildet wird, die sich von der Energiequelle zum Betreiben des A/D-Wandlers und von der Energiequelle, die eine Bezugsspannung ausbildet, die als ein Bezug für die A/D-Wandlung dient, unterscheidet. In diesem Aufbau wird nicht nur eine abnorme Linearität im A/D-Wandler, sondern auch eine abnorme Bedingung in der Vergleichsbezugsspannungsauswahlschaltung mit der Bezugsspannung, in der A/D-Energiequellenspannung und in dem vorbestimmten Spannungseingang erfasst.
Vorzugsweise wird einer der Eingänge des A/D-Wandlers zur Erfassung einer Abnormität und als die vorbestimmte Spannung verwendet, so dass eine abnorme Bedingung in der Vergleichsbezugsspannungsauswahlschaltung mit der Bezugsspannung, in der A/D-Energiequellenspannung, in dem vorbestimmten Spannungseingang und in der Linearität des A/D-Wandlers mit einem einfacheren Schaltungsaufbau erfasst werden kann.
Vorzugsweise werden die Spannungen an den beiden Punkten auf die höhere Bezugsspannung und die niedrigere Bezugsspannung eingestellt, die als Bezüge für die A/D-Wandlung dienen. Dieser Aufbau macht es außerdem möglich, eine abnorme Bedingung in der Linearität des A/D-Wandlers zu erfassen.
Vorzugsweise besitzt der A/D-Wandler einen Kondensator zum Abtast-Halten einer analogen Signalspannung und initialisiert die Spannung, die sich in dem Kondensator ansammelt, auf eine Spannung, die innerhalb eines Abnormitätsbestimmungsbereichs vor dem Abtast-Halten der analogen Signalspannung im Kondensator liegt. Eine der Spannungen der beiden Punkte wird als die höhere Bezugsspannung (VREF+) der Bezugsspannungen, die als ein Bezug für die A/D-Wandlung dienen, verwendet, die andere Spannung wird als die eine in einem Zustand, in dem der Eingang geöffnet ist, verwendet, und die initialisierte Spannung des Abtast-Halte-Kondensators wird als die untere Bezugsspannung (VREF–) der Bezugsspannungen, die als die Bezüge für die A/D-Wandlung dienen, verwendet. Auf der Grundlage des Ergebnisses der A/D-Wandlung wird eine abnorme Linearität des A/D-Wandlers erfasst, und es wird eine Bit-Sperr-Abnormität (Bitdaten werden auf entweder 0 oder 1, ohne den richtigen Wert anzuzeigen, gesperrt) in dem Wandlungsregister im A/D-Wandler erfasst.
Unter Verwendung der initialisierten Spannung des Eingangs-Abstast-Halte-Kondensators als die niedrigere Bezugsspannung (VREF–) wird der A/D gewandelte Wert in einem Zustand, in dem der Eingang geöffnet ist, der gleiche wie derjenige der sich ergibt, wenn die untere Bezugsspannung (VREF–) verbunden ist. Durch Errichten eines Zustands, in dem der Eingang geöffnet ist, wird die Erfassung außerdem durch Hinzufügen einer Logik einer Bestimmungsschaltung, die durch die Software eines gewöhnlichen Mikrocomputers aufgebaut ist, ohne eine besondere Schaltung zu benötigen, realisiert.
Vorzugsweise besitzt der A/D-Wandler einen Kondensator zum Abtast-Halten einer analogen Signalspannung und initialisiert die Spannung, die sich in dem Kondensator ansammelt, zu einer Spannung, die innerhalb eines Abnormitätsbestimmungsbereichs vor dem Abtast-Halten der analogen Signalspannung im Kondensator liegt. Eine der Spannungen der beiden Punkte wird als die untere Bezugsspannung (VREF–) der Bezugsspannungen, die als die Bezüge für die A/D-Wandlung dienen, verwendet, die andere Spannung wird als die eine in einem geöffneten Zustand verwendet, und die Spannung, die sich in dem Kondensator ansammelt, wird als die höhere Bezugsspannung (VREF+) der Bezugsspannungen, die als die Bezüge für die A/D-Wandlung dienen, verwendet. Auf der Grundlage des Ergebnisses der A/D-Wandlung wird eine abnorme Linearität des A/D-Wandlers erfasst, und es wird auch eine Bit-Sperr-Abnormität in dem Wandlungsregister im A/D-Wandler erfasst.
Unter Verwendung der initialisierten Spannung des Eingangs-Abtast-Halte-Kondensators als die höhere Bezugsspannung (VREF+) wird der A/D-gewandelte Wert in einem Zustand, in dem der Eingang geöffnet ist, der gleiche wie derjenige der sich ergibt, wenn die höhere Bezugsspannung (VREF+) verbunden ist. Durch Errichten eines Zustands, in dem der Eingang geöffnet ist, wird die Erfassung außerdem durch Hinzufügen einer Logik einer Bestimmungsschaltung, die durch die Software eines gewöhnlichen Mikrocomputers aufgebaut ist, ohne eine besondere Schaltung zu benötigen, realisiert.
Vorzugsweise werden den Eingangsanschlüssen entsprechende Nummern zugeteilt, und eine der Spannungen der beiden Punkte wird in die Eingangsanschlüsse, die alle durch 0 im binären System ausgedrückt werden, eingegeben, und die andere Spannung wird in die Eingangsanschlüsse, die alle durch 1 im binären System ausgedrückt werden, eingegeben. In diesem Aufbau wird nicht nur eine abnorme Bedingung in der Linearität des A/D-Wandlers, sondern auch eine Bit-Sperr-Abnormität in den Eingangskanalauswahlsignalen, die in die Eingangskanalauswahlschaltung bzw. Eingangskanalauswahl-SW-Schaltung eingegeben werden, erfasst.
Wenn z. B. sechs A/D-Kanäle einschließlich der Kanäle der obigen zwei Punkte benötigt werden, werden drei Bitleitungen für die Eingangsauswahlsignale benötigt. Zwischen den Spannungen der beiden Punkte wird daher eine Spannung auf einen Kanal 0 (Kanal der Bitleitung des Eingangsauswahlsignals ist 000) eingestellt, und die andere Spannung wird auf einen Kanal 7 (Kanal der Bitleitung des Eingangsauswahlsignals ist 111) eingestellt. Wenn eine Abnormität auftritt, d. h. das am wenigsten signifikante bzw. geringwertigste Bit des Kanalauswahlsignals, das in die Eingangskanalauswahlschaltung bzw. Eingangskanalauswahl-SW-Schaltung eingegeben wird, auf 1 gesperrt ist, wird normalerweise der Kanal 7 ausgewählt und A/D-gewandelt.
Der Kanal 0 wird jedoch nicht normalerweise ausgewählt, sondern es wird der Kanal 1 (Kanal der Bitleitung des Eingangsauswahlsignals ist 001) ausgewählt und A/D-gewandelt, um eine abnorme Bedingung zu erfassen. Daher wird eine abnorme Bedingung in der Linearität des A/D-Wandlers und eine Bit-Sperr-Abnormität in den Eingangskanalauswahlsignalen, die in die Eingangskanalauswahlschaltungen eingegeben werden, erfasst.
Es wird ein Paritätsbit für die Datenkommunikation verwendet, um zu überprüfen, ob irgendwelche Daten während der Übertragung der Daten fehlen. Die Paritäten umfassen eine gerade Parität und eine ungerade Parität. Unter Verwendung einer geraden Parität oder einer ungeraden Parität wird die Anzahl der Einsen in den Daten gezählt, und die Paritätsbits werden derart übertragen, dass die Anzahl wie spezifiziert gleich einer geraden Anzahl oder einer ungeraden Anzahl wird. Wenn z. B. das Ergebnis der A/D-Wandlung ”01110111” ist und eine ungerade Parität verwendet wird, wird das Paritätsbit ”1”, da die Anzahl der Einsen eine ungerade Anzahl ist.
Daher werden ein A/D-gewandeltes Ergebnis ”01110111” und Paritätsbitdaten ”1” in der Wandlungsergebnisspeicherschaltung gespeichert. In diesem Fall wird, wenn eine Bit-Sperr-Abnormität (0-Sperrung) an dem am wenigsten signifikanten Bit der Wandlungsergebnisspeicherschaltung auftritt, der Inhalt des A/D-gewandelten Ergebnisses in der Wandlungsergebnisspeicherschaltung ”01110110”. Anschließend werden das A/D-gewandelte Ergebnis und die Paritätsbitdaten jeweils als ”01110110” und ”1” ausgelesen, d. h. die Anzahl der Einsen wird eine ungerade Anzahl und es tritt ein Paritätsfehler auf. Daher wird eine Bit-Sperr-Abnormität in der Wandlungsergebnisspeicherschaltung erfasst.
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
1 ein Blockdiagramm, das eine Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität gemäß einer Ausführungsform der Erfindung darstellt,
2 ein Zeitdiagramm, das die Betriebsabläufe von Schaltern zum Zeitpunkt der A/D-Wandlung darstellt,
3 ein Flussdiagramm, das eine A/D-Wandlungsverarbeitung darstellt,
4 ein Flussdiagramm, das eine Verarbeitung zur Bestimmung abnormer Daten zum Zeitpunkt der A/D-Wandlung darstellt,
5 ein Flussdiagramm, das eine Verarbeitung zur Bestimmung einer abnormen A/D-Wandlung darstellt,
6 ein Flussdiagramm, das eine Verarbeitung zur Bestimmung einer abnormen Bedingung in einem Eingangssystem darstellt,
7 ein Flussdiagramm, das eine Verarbeitung zur Bestimmung einer abnormen Linearität darstellt,
8 ein Blockdiagramm, das eine Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität gemäß dem Stand der Technik darstellt,
9 ein Zeitdiagramm zur Darstellung der Betriebsabläufe der Schalter zum Zeitpunkt einer A/D-Wandlung gemäß dem Stand der Technik,
10 ein Zeitdiagramm zur Darstellung der Datenübertagung zum Zeitpunkt einer A/D-Wandlung gemäß dem Stand der Technik, und
11 ein Diagramm, das den Stand der Technik darstellt, der einen A/D-Wandler verwendet.
In 1 ist eine Vorrichtung zur Erfassung einer Abnormität eines A/D-Wandlers gemäß einer Ausführungsform mit den Bezugszeichen 18 bezeichnet. Zum leichteren Verständnis der Merkmale dieser Vorrichtung wird zunächst auf 8 Bezug genommen, die ein Blockdiagramm des A/D-Wandlers 18 darstellt.
In 8 bezeichnen VIN0 bis VIN3 Sensoreingänge, die anstelle der Spannungsquellen gezeigt sind. Die Sensoreingänge sind mit Anschlüssen AIN0 bis AIN3 verbunden. Der A/D-Wandler 18 enthält eine Eingangskanalauswahlschaltungsschaltung bzw. Eingangskanalauswahlschaltung 20, einen Vergleicher 21, eine A/D-Wandlungs-Steuerschaltung 22, eine Vergleichsbezugsspannungsauswahlschaltung 23, eine Wandlungsregisterschaltung 24 und eine Registerschaltung 28, die mit Kanalregistern REG00 bis REG11 versehen ist, und ist mit einer Abnormitätserfassungsvorrichtung 19 durch einen Adressbus verbunden, der auf der Grundlage der Taktsignale ϕ, einem Datenbus und RD (Leseanforderung) und WR(Schreibanforderung)-Signalleitungen betrieben wird. Der A/D-Wandler 18 wird auf der Grundlage der CLK(Takt)-Signale, die von der Abnormitätserfassungsvorrichtung 19 zugeführt werden, betrieben.
Die Abnormitätserfassungsvorrichtung 19 ist als gewöhnlicher Mikrocomputer aufgebaut und enthält als bekannte Elemente eine CPU, einen ROM, einen RAM, eine Eingangs-/Ausgangs-Schaltung, die nicht gezeigt sind, und eine Busleitung zur Verbindung dieser Elemente. Die CPU führt den Abnormitätserfassungsbetrieb auf der Grundlage eines Programms und Daten aus, die in dem ROM und dem RAM gespeichert sind. Die Daten werden von dem A/D-Wandler 18 ausgelesen, und es wird eine Abnormitätsbedingung im A/D-Wandler 18 gemäß den Abnormitätserfassungsprogrammen, die in der Abnormitätserfassungsvorrichtung 19 gespeichert sind, bestimmt.
Im folgenden wird eine A/D-Wandlungsverarbeitung mit Bezug auf einen Fall beschrieben, in dem VIN2 eingegeben wird. Der A/D-Wandler 18 wählt periodisch die Eingangskanäle in der Reihenfolge von Ch0 (SW00), Ch1 (SW01), Ch2 (SW10), Ch3 (SW11) aus, um die Eingangskanäle der A/D-Wandlung zu unterziehen. Wenn z. B. Ch2 ausgewählt ist, werden SW10, SW1 und SW3 geschlossen, und es wird eine elektrische Ladung entsprechend einem Wert von VIN2 in dem Abtast-Halte-Kondensator C1 angesammelt. Nachdem die elektrische Ladung angesammelt ist, werden SW1 und SW3 geöffnet, und SW2 wird geschlossen, um die A/D-Wandlung zu bewirken bzw. durchzuführen.
Eine Vergleichsbezugsspannungsauswahlschaltung 22 bildet eine Vergleichsbezugsspannung auf der Grundlage einer höheren Bezugsspannung VREF+ und einer niedrigeren Bezugsspannung VREF– aus, und der Vergleicher 21 vergleicht die angesammelte Spannung VIN2 mit der Vergleichsbezugsspannung. Die Vergleichsergebnisse werden aufeinanderfolgend in der Wandlungsregisterschaltung 24 gehalten. Zu dem Zeitpunkt, zu dem VIN2 mit der Vergleichsbezugsspannung übereinstimmt, wird der Wert, der in der Wandlungsregisterschaltung 24 gehalten wird, als ein A/D-gewandelter Wert im Kanalregister REG10 der Registerschaltung 28 gespeichert. Danach werden SW10 und SW2 geöffnet. Diese Prozesse werden durch die A/D-Wandlungs-Steuerschaltung 22 gesteuert.
9 ist ein Zeitdiagramm, das die obige A/D-Wandlungsverarbeitung darstellt. Wenn der Eingangskanal Ch10 (= Ch2) ausgewählt wird, entspricht ein Zustand, in dem SW1 und SW3 geschlossen sind (EIN) einer S/H-Periode T_SH. Diese Periode bzw. Zeitdauer wird auf eine derartige Länge eingestellt, dass eine elektrische Ladung, die der Eingangsspannung entspricht, im Kondensator C1 angesammelt werden kann. Außerdem entspricht eine Periode bzw. Zeitdauer, während der SW1 und SW3 geöffnet sind (AUS) und SW2 geschlossen ist (EIN), einer A/D-Wandlungs-Periode T_AD. Wenn die A/D-Wandlungsverarbeitung endet und SW2 geöffnet wird, wird ein gewandeltes Ergebnis ($80 im Beispiel der 9; $ bedeutet eine hexadezimale Zahl) in dem Kanalregister REG10 gespeichert. Die Perioden wie z. B. T_SH und T_AD und die Zeitpunkte zum Öffnen/Schließen der Schalter werden auf der Grundlage der CLK-Signale ausgebildet.
10 ist ein Zeitdiagramm, das die Zustände der betreffenden Signale zum Zeitpunkt, zu dem die Abnormitätserfassungsvorrichtung 19 das Ergebnis der A/D-Wandlung ausliest, darstellt. Taktsignale ϕ dienen als Bezug für einen Lesezeitpunkt. Die Abnormitätserfassungsvorrichtung 19 spezifiziert das Kanalregister (Kanalregister REG10 = Ch2 im Beispiel der 10) für den Adressbus, so dass das RD-Signal für eine vorbestimmte Zeitdauer den L-Pegel annimmt. Beim Empfang einer Leseanforderung durch diese Signale erzeugt der A/D-Wandler 18 ein Kanalregisterlesesignal des L-Pegels für eine vorbestimmte Zeitdauer für das entsprechende Kanalregister (Kanalregister REG10 im Beispiel der 10), liest den Inhalt ($8C im Beispiel der 10) des entsprechenden Kanalregisters aus und sendet diesen über den Datenbus zur Abnormitätserfassungsvorrichtung 19.
Die Abnormitätserfassungsvorrichtung 19 bestimmt auf der Grundlage der A/D-gewandelten Daten, die von dem A/D-Wandler 18 gesendet werden, ob die Daten normal sind.
Im Folgenden wird auf 1 Bezug genommen. Der A/D-Wandler 18 ähnelt dem A/D-Wandler 18 der 8 mit der Ausnahme, dass einige Schaltungen hinzugefügt sind und einige Modifikationen wie folgt durchgeführt wurden. Einige Schaltungen, die auch einen Teil der Abnormitätserfassungsvorrichtung 19 bilden, sind in dem A/D-Wandler 18 gezeigt.
In dem A/D-Wandler 18 der 1 bestehen die analogen Signaleingänge aus zwei Systemen AIN1 und AIN2, der Eingang (AIN0 der 8) des Eingangs Ch0 ist geöffnet, und der Eingang (AIN3 der 8) des Eingangs Ch3 ist mit VREF+ verbunden, die eine Abnormitätserfassungsspannung bildet. Es wurden ein Kondensatorinitialisierungsschalter 25 und eine Paritätsberechnungsschaltung 26 hinzugefügt.
2 ist ein Zeitdiagramm, das die A/D-Wandlungsverarbeitung der Ausführungsform der 1 zeigt. 2 unterscheidet sich von 9 darin, dass eine Initialisierungsperiode T_INI hinzugefügt ist.
Wenn in 1 die Wandlung von AIN1 (Ch01) mit sämtlichen Schaltern (SW00, SW01, SW10, SW11) geöffnet endet, werden der Kondensatorinitialisierungsschalter 25 und SW3 geschlossen, um den Kondensator C1 zu initialisieren. Die Spannung des Kondensators C1 wird gleich der unteren Bezugsspannung VREF– (0 V). Nach dem Ende der Initialisierung des Kondensators C1 werden der Kondensatorinitialisierungsschalter 25 und SW3 geöffnet, um AIN2 (Ch10) auszuwählen.
Wenn AIN2 (Ch10) ausgewählt ist, werden SW10, SW1 und SW3 geschlossen, so dass eine elektrische Ladung, die dem Wert von VIN2 entspricht, sich in dem Kondensator C1 ansammelt. Nach der Ansammlung der elektrischen Ladung werden SW1 und SW3 geöffnet, und SW2 wird geschlossen, um die A/D-Wandlung durchzuführen. Die Vergleichsbezugsspannungsauswahlschaltung 22 bildet eine Vergleichsbezugsspannung auf der Grundlage der höheren Bezugsspannung VREF+ und der niedrigeren Bezugsspannung VREF– aus, und der Vergleicher 21 vergleicht die Spannung VIN mit der Vergleichsbezugsspannung. Die Vergleichsergebnisse werden aufeinanderfolgend in der Wandlungsregisterschaltung 24 gespeichert.
Zu dem Zeitpunkt, zu dem VIN2 mit der Vergleichsbezugsspannung übereinstimmt, wird der Wert, der in der Wandlungsregisterschaltung 24 gehalten wird, als ein A/D-gewandelter Wert im Kanalregister REG10 der Registerschaltung (Wandlungsergebnisspeicherschaltung) 28 gespeichert. Danach werden SW10 und SW2 geöffnet. Diese Verarbeitung wird durch die A/D-Wandlungs-Steuerschaltung 22 gesteuert.
Danach werden der Kondensatorinitialisierungsschalter 25 und SW3 wieder geschlossen, um den Kondensator C1 zu initialisieren. Wenn die Initialisierung des Abtast-Halte-Kondensators C1 endet, werden der Kondensatorinitialisierungsschalter 25 und SW3 geöffnet, um den nächsten Kanal auszuwählen. Die A/D-Wandlung des nächsten Kanals wird durchgeführt.
In 2 wird die Initialisierungsperiode T_INI vor der Auswahl des Kanals bereitgestellt. Danach wird der Kanal ausgewählt, und die Abtast-Halte-Periode T_SH und die A/D-Wandlungsperiode T_AD werden wie in der A/D-Wandlungsverarbeitung der 8 eingestellt. Hinsichtlich anderer Aspekte sind der Aufbau und das Verfahren zur Ausbildung der Zeitpunkte die gleichen wie bei der herkömmlichen A/D-Wandlungsverarbeitung.
Die Zustände der betreffenden Signale zum Zeitpunkt des Lesens des A/D-gewandelten Ergebnisses durch die Abnormitätserfassungsvorrichtung 19 sind dieselben wie diejenigen der 10. Die Abnormitätserfassungsvorrichtung 19 wird als eine Spannungsbereichseinstelleinrichtung, eine Speichereinrichtung, eine Abnormitätserfassungseinrichtung, die Idealwertspeichereinrichtung, eine Einstelleinrichtung und eine Berechnungseinrichtung betrieben. Außerdem entsprechen VIN1 und VIN2 Eingangseinrichtungen.
Wenn die A/D-Wandlung im obigen Zustand ohne Auswahl des nächsten Kanals durchgeführt wird, wird die elektrische Ladung, die sich in dem Kondensator C1 ansammelt, gleich der elektrischen Ladung die sich ergibt, wenn der Kondensator initialisiert wird, d. h. gleich einem Ergebnis das sich ergibt, wenn VREF– (0 V) derartigen Wandlungen unterzogen wird. Wenn wichtige Sensoreingänge der A/D-Wandlung unterzogen werden, liegen die effektiven Werte der Eingangsspannungen (VIN1, VIN2) von den Sensoren im allgemeinen normalerweise in einem Bereich von 0% bis 90% der Bezugsspannung. Andere Werte außerhalb des Bereichs (0% bis 90%) werden als abnorme Werte betrachtet, die sich z. B. bei einem Bruch einer Leitung oder einem Kurzschluss ergeben.
Wenn die Bezugsspannung 5 V beträgt (die höhere Bezugsspannung VREF+ beträgt 5 V, die niedrigere Bezugsspannung beträgt 0 V), liegt der effektive Wert der Eingangsspannung von den Sensoren in einem Bereich von 0,5 V bis 4,5 V, und andere Werte (d. h. Werte kleiner als 0,5 V oder Werte größer als 4,5 V) werden als Ausgänge abnormer Sensoren bestimmt. Wenn der Kanal ausgewählt ist und der Eingang von dem Kanal normal ist (z. B. 3 V), wird eine elektrische Ladung, die 3 V entspricht, im Kondensator C1 angesammelt und der A/D-Wandlung unterzogen, was es ermöglicht, ein A/D-gewandeltes Ergebnis von 3 V zu erhalten.
Wenn jedoch der Kondensator abnorm ist oder wenn das Eingangssystem vom Sensor gebrochen bzw. defekt ist, wird keine elektrische Ladung im Kondensator C1 angesammelt. Daher bleibt die elektrische Ladung, die sich in dem Kondensator C1 ansammelt, zu diesem Zeitpunkt 0, was einem Zustand entspricht, in dem der Kondensator C1 initialisiert wird. Wenn daher die A/D-Wandlung zu diesem Zeitpunkt durchgeführt wird, wird ein gewandeltes Ergebnis von 0 V erhalten, anhand dessen die Abnormitätserfassungsvorrichtung 19 bestimmt, dass der A/D-Wandler abnorm ist.
Sogar wenn die initialisierte Spannung des Kondensators C1 gleich der höheren Bezugsspannung VREF+ (Abnormitätserfassungsspannungsausbildungseinrichtung) ist, d. h. dass ein Ende des Kondensatorinitialisierungsschalters 25 mit VREF+ (5 V) verbunden ist, liegt VREF+ (5 V) im Bereich abnormer Spannungen. Wenn daher der Kondensator C1 abnorm ist oder wenn das Eingangssystem vom Sensor defekt ist, bestimmt die Abnormitätserfassungsvorrichtung 19, dass der A/D-Wandler 18 abnorm ist, auf dieselbe Weise wie oben beschrieben.
Wenn der Eingang des analogen Signals wie z. B. SW00 in 1 geöffnet ist, wird das Potential von SW1 an der Seite des Kondensators C1 gleich der Spannung die sich ergibt, wenn der Kondensator C1 initialisiert wird. D. h. dass derselbe Zustand wie derjenige der sich ergibt, wenn VREF– (0 V) verbunden ist, errichtet wird. In diesem Fall wird daher, wenn der Kondensator C1 initialisiert wird, um die A/D-Wandlung durchzuführen, das gewandelte Ergebnis gleich 0 V, was im Bereich abnormer Spannungen liegt. Wenn der Kondensator C1 abnorm ist oder wenn das Eingangssystem vom Sensor defekt ist, bestimmt die Abnormitätserfassungsvorrichtung 19, dass der A/D-Wandler abnorm ist, auf die gleiche Weise wie oben beschrieben.
Außerdem liest die Abnormitätserfassungsvorrichtung 19 das gewandelte Ergebnis als eine vorbestimmte gegebene Spannung (z. B. 1,5 V) aus, die von einer stabilisierten Energiequelle gebildet wird, die sich von einer stabilisierten Energiequelle unterscheidet, bei der ein Eingang wie z. B. VIN1 des A/D-Wandlers mit der A/D-Energiequelle (5 V) oder mit der Bezugsspannung (VREF+, VREF–), die in den A/D-Wandler eingegeben wird, unterscheidet. Die Abnormitätserfassungsvorrichtung 19 vergleicht das gewandelte Ergebnis mit einem geschätzten gewandelten Ergebnis der gegebenen Spannung, die in der Speicherschaltung wie z. B. einem ROM (nicht gezeigt) in der Abnormitätserfassungsvorrichtung 19 gespeichert ist.
Wenn eine Differenz größer als ein vorbestimmter Wert ist, wird die Verarbeitung ausgeführt, um zu bestimmen, dass die Daten abnorm sind. Auf dieselbe Weise wie oben beschrieben bestimmt daher die Abnormitätserfassungsvorrichtung 19, dass die A/D-Energiequellenspannung, die Vergleichsspannungsauswahlschaltung, die die Bezugsspannung enthält, und VIN1 abnorm sind.
Außerdem ist der A/D-Wandler 18 mit der Abnormitätserfassungsfunktion der 1 in einem Mikrocomputer untergebracht, der mit mehreren Energiequellen betrieben wird. Ein Eingang des A/D-Wandlers, z. B. VIN1, ist in dem Mikrocomputer mit einer Energiequelle (z. B. 2,5 V einer Kernenergiequelle) verbunden, die mit einer stabilisierten Energiequelle verbunden ist, die sich von der A/D-Energiequellenspannung, die in den A/D-Wandler eingegeben wird, oder der stabilisierten Energiequelle, die mit der Bezugsspannung (VREF+, VREF–) verbunden ist, unterscheidet. Das gewandelte Ergebnis wird durch die Abnormitätserfassungsvorrichtung ausgelesen und mit einem geschätzten gewandelten Ergebnis der gegebenen Spannung, die in einer Speicherschaltung wie z. B. einem ROM (nicht gezeigt) in der Abnormitätserfassungsvorrichtung 19 gespeichert ist, verglichen.
Wenn die Differenz größer als ein vorbestimmter Wert ist, wird die Verarbeitung ausgeführt, um zu bestimmen, dass die Daten abnorm sind. Ohne eine besondere Schaltung zu benötigen, kann die Abnormitätserfassungsvorrichtung 19 daher auf dieselbe Weise wie oben beschrieben bestimmen, dass die A/D-Energiequellenspannung, die Vergleichsspannungsauswahlschaltung, die die Bezugsspannung enthält, und VIN1 abnorm sind.
(Datenüberprüfungsverarbeitung zum Zeitpunkt der A/D-Wandlung)
Die Datenüberprüfungsverarbeitung zum Zeitpunkt der A/D-Wandlung wird mit Bezug auf 3 beschrieben. Diese Verarbeitung wird periodisch durch die CPU der Abnormitätserfassungsvorrichtung 19 ausgeführt. Die CPU ist programmiert, um die folgende Verarbeitung auszuführen.
Sie überprüft zunächst in Bezug auf den wie oben beschrieben spezifizierten Kanal in Übereinstimmung mit dem Befehl von der Abnormitätserfassungsvorrichtung 19 (S1 bis S4), ob die A/D-Wandlung selbst richtig ausgeführt wird, und bestimmt, ob der Inhalt des Ergebnisses der A/D-Wandlung abnorm ist (S5 bis S8). Schließlich, wenn das Ergebnis der A/D-Wandlung normal ist, wird eine Verarbeitung zum Bestimmen der Linearität des Ergebnisses der A/D-Wandlung ausgeführt (S9).
In 3 kann die A/D-Wandlung einmal in der Reihenfolge von Ch0 (SW00 in 1), Ch1 (SW01), Ch2 (SW10) und Ch3 (SW11) durch aufeinanderfolgendes Empfangen der Eingangsdaten bewirkt werden. Alternativ kann die A/D-Wandlung für einen Kanal für jede Periode der Datenüberprüfungsverarbeitung durchgeführt werden.
Die Datenüberprüfungsverarbeitung zum Zeitpunkt der A/D-Wandlung wird im Folgenden genauer mit Bezug auf 4 beschrieben. Diese Verarbeitung entspricht der Verarbeitung der Schritte S1 bis S4 der 3 und wird durch die CPU der Abnormitätserfassungsvorrichtung 19 ausgeführt. Zunächst wird ein Kanal für den A/D-Wandler 18 spezifiziert, um die A/D-Wandlung zu starten (S11). Ein Standby-Zustand (S12) dauert an bis A/D-Wandlungsendedaten von dem A/D-Wandler 18 erhalten werden. Wenn die A/D-Wandlungsendedaten nicht innerhalb einer vorbestimmten Zeitdauer erhalten werden (S17: JA), wird ein A/D-Wandlungsdatenabnormitätsflag gesetzt, um die Verarbeitung zu beenden (S18).
Wenn andererseits die A/D-Wandlungsendedaten von dem A/D-Wandler 18 innerhalb einer vorbestimmten Zeitdauer erhalten werden (S12: JA), werden die A/D-Wandlungsdaten in dem entsprechenden Speicherregister 28 durch das zuvor beschriebene Verfahren gespeichert. Daher fordert die Abnormitätserfassungsvorrichtung 19 den A/D-Wandler 18 auf, die A/D-Wandlungsdaten zu senden.
Beim Empfang der Anforderung zur Übertragung der A/D-Wandlungsdaten von der Abnormitätserfassungsvorrichtung 19 liest der A/D-Wandler 18 die A/D-gewandelten Daten des entsprechenden Kanals vom Speicherregister 28 aus und sendet diese zur Abnormitätserfassungsvorrichtung 19 (S13). Danach wird eine Paritätsüberprüfung, die später beschrieben wird, ausgeführt (S14).
Die Abnormitätserfassungsvorrichtung 19 bestimmt, ob die A/D-gewandelten Daten, die von dem A/D-Wandler 18 empfangen werden, normal sind, d. h. ob die A/D-gewandelten Daten für den geöffneten Anschluss von Ch0 (SW00) 0 V sind, ob die A/D-gewandelten Daten Spannungen in einem Bereich von 0,5 V bis 4,5 V für die Kanäle wichtiger Sensoreingänge von Ch1 (SW01) und Ch2 (SW10) entsprechen, und ob die A/D-gewandelten Daten für Ch3 (SW11) 5 V betragen. Wenn die A/D-gewandelten Daten abnorm sind (S15: NEIN), wird das A/D-Wandlungsdatenabnormitätsflag gesetzt, um die Verarbeitung zu beenden (S18). Wenn die A/D-gewandelten Daten normal sind (S15: JA), wird das A/D-Wandlungsdatenabnormitätsflag gelöscht, um die Verarbeitung zu beenden (S16).
Die Abnormitätsbestimmungsverarbeitung für Ch0 (SW00) und Ch3 (SW11), die den Schritten S5 und S8 der 3 entsprechen, ist in 5 gezeigt und wird von der CPU der Abnormitätserfassungsvorrichtung 19 für jeden Kanal ausgeführt.
Wenn das A/D-Wandlungsdatenabnormitätsflag, das eine Datenabnormität anzeigt, nicht gesetzt wurde (S21: NEIN), werden die A/D-Wandlungsdaten des Kanals in einem vorbestimmten Speicherbereich gespeichert (S25), und der Fehlerbestimmungszähler wird zu Null gesetzt bzw. gelöscht (S26), um die Verarbeitung zu beenden. Wenn das A/D-Wandlungsdatenabnormitätsflag gesetzt wurde (S21: JA), wird andererseits der Fehlerbestimmungszähler erneuert oder inkrementiert (S22). Anschließend wird bestimmt, ob der Fehlerbestimmungszähler einen vorbestimmten Bezugswert REF1 überschreitet.
Wenn der Fehlerbestimmungszähler den vorbestimmten Bezugswert REF1 nicht überschreitet (S23: NEIN), endet die Verarbeitung ohne weitere Tätigkeit. Wenn der Fehlerbestimmungszähler den vorbestimmten Wert überschreitet (S23: JA), wird das A/D-Wandlungsabnormitätsbestimmungsflag gesetzt und der Fehlerbestimmungszähler zu Null gesetzt bzw. gelöscht (S24), um die Verarbeitung zu beenden.
Die Abnormitätsbestimmungsverarbeitung für Ch1 (SW01) und Ch2 (SW10), die den Schritten S6 und S7 der 3 entspricht, ist in 6 gezeigt und wird von der CPU der Abnormitätserfassungsvorrichtung 19 für jeden Kanal ausgeführt. Wie es in 1 gezeigt ist, sind die Kanäle 1 und 2 mit Sensoren verbunden.
Wenn das A/D-Wandlungsdatenabnormitätsflag nicht gesetzt wurde (S31: NEIN), werden die A/D-gewandelten Daten im vorbestimmten Speicherbereich gespeichert (S35), und der Fehlerbestimmungszähler wird zu Null zurückgesetzt bzw. gelöscht (S36), um die Verarbeitung zu beenden. Wenn das A/D-Wandlungsdatenabnormitätsflag gesetzt wurde (S31: JA), wird andererseits der Fehlerbestimmungszähler erneuert oder inkrementiert (S32). Anschließend wird bestimmt, ob der Fehlerbestimmungszähler einen vorbestimmten Wert REF2 überschreitet.
Wenn der Fehlerbestimmungszähler den vorbestimmten Bezugswert REF2 nicht überschreitet (S33: NEIN), endet die Verarbeitung ohne weitere Tätigkeit. Wenn der Fehlerbestimmungszähler den vorbestimmten Bezugswert REF2 überschreitet (S33: JA), wird das A/D-Wandlungsabnormitätsbestimmungsflag gesetzt und der Fehlerbestimmungszähler zu Null zurückgesetzt bzw. gelöscht (S34), um die Verarbeitung zu beenden.
(Erfassung einer abnormen Linearität des A/D-Wandlers)
Die abnorme Linearität des A/D-Wandlers wird durch Einstellen von Spannungen an zumindest zwei vorbestimmten Punkten und auf der Grundlage der A/D-gewandelten Ergebnisse der Spannungen an den beiden Punkten erfasst. Diese Verarbeitung entspricht dem Schritt S9 in 3 und wird durch die CPU der Abnormitätserfassungsvorrichtung 19 ausgeführt. 7 ist ein Flussdiagramm, das die obige Verarbeitung genauer darstellt.
Wenn die A/D-Wandlung endet, fordert die Abnormitätserfassungsvorrichtung den A/D-Wandler 18 auf, die A/D-gewandelten Daten zu übertragen, und empfängt die Inhalte des Überprüfungskanalregisters 00 (A/D gewandeltes Ergebnis von SW00) und des Überprüfungskanalregisters 11 (A/D gewandeltes Ergebnis von SW11) im Speicherregister 28 (S41).
Die Abnormitätserfassungsvorrichtung 19 bestimmt eine abnorme Linearität durch Vergleichen der beiden A/D-gewandelten Daten, die von dem A/D-Wandler 18 empfangen werden (S42). Wenn eine vorbestimmte Abnormität erfasst wird (S43: NEIN), wird das A/D-Wandlungsdatenabnormitätsflag gesetzt, um die Verarbeitung zu beenden (S45). Wenn die A/D-gewandelten Daten normal sind (S43: JA), wird das A/D-Wandlungsdatenabnormitätsflag gelöscht, um die Verarbeitung zu beenden (S44).
Die Abnormität der Linearität, die im Schritt S42 überprüft wird, kann wie folgt auf verschiedene Weise bestimmt werden.

(1) Die Eingangsspannung von SW00 der 1 wird als 2 V angenommen, und die Eingangsspannung von SW11 wird als 3 V angenommen. Wenn die gewandelten Daten, die in dem Wandlungsregister ausgebildet sind, 8 Bit aufweisen, werden die Eingangsspannungen der A/D-Wandlung unterzogen, um A/D-gewandelte Ergebnisse von $66 und $99 (ausgedrückt durch die hexadezimale Notation) zu erhalten. Diese Werte werden in der Speicherschaltung wie z. B. einem ROM (nicht gezeigt) in der Abnormitätserfassungsvorrichtung 19 gespeichert. SW00 und SW11 werden in regelmäßigen Intervallen der A/D-Wandlung unterzogen, und die Ergebnisse werden mit den gespeicherten Werten verglichen.

Wenn zumindest eines der gewandelten Ergebnisse von SW00 und SW11 sich von den gespeicherten Werten um mehr als einen vorbestimmten Wert unterscheidet, wird bestimmt, dass die Linearität des A/D-Wandlers abnorm ist.

(2) Die Eingangsspannung von SW00 der 1 wird als eine gegebene analoge Spannung angenommen, und die Eingangsspannung von SW11 wird als eine Spannung angenommen, die durch Multiplizieren der Eingangsspannung von SW00 mit einer vorbestimmten Verstärkung (z. B. zweimal) erhalten wird. Wenn die Eingangsspannung von SW00 zu einem gegebenen Zeitpunkt der A/D-Wandlung 2 V beträgt, wird die Eingangsspannung von SW11 4 V, was dem Zweifachen der Eingangsspannung von SW00 entspricht. Wenn diese der A/D-Wandlung unterzogen werden, werden die A/D-gewandelten Ergebnisse von $66 und $CC (ausgedrückt durch die hexadezimale Notation) erhalten. Da $CC = $66 × 2, ergibt sich sogar für das Ergebnis der A/D-Wandlung eine Beziehung derart, dass das A/D-gewandelte Ergebnis von SW11 das Zweifache des A/D-gewandelten Ergebnisses von SW00 beträgt.

Wenn das Ergebnis der A/D-Wandlung von SW11 nicht gleich das Zweifache des Ergebnisses der A/D-Wandlung von SW00 ist, und keines der Eingänge den Bereich der Eingangsspannungen des A/D-Wandlers überschreitet, wird unter Verwendung der obigen Beziehung bestimmt, dass die Linearität des A/D-Wandlers abnorm ist.

(3) Die Eingangsspannung von SW00 der 1 wird als eine gegebene analoge Spannung angenommen, und die Eingangsspannung von SW11 wird als eine Spannung angenommen, die durch Addieren eines vorbestimmten Versatzes (Offset) (z. B. 0,5 V) zur Eingangsspannung von SW00 erhalten wird. Wenn die Eingangsspannung von SW00 zu einem gegebenen Zeitpunkt der A/D-Wandlung 2 V beträgt, beträgt die Eingangsspannung von SW11 durch Addieren des Versatzbetrages von 0,5 V zur Eingangsspannung von SW00 2,5 V.

Wenn diese der A/D-Wandlung unterzogen werden, werden jeweils $66 und $80 (ausgedrückt durch die hexadezimale Notation) erhalten. Hier gilt $80 = $66 + $1A, und $1A entspricht dem Versatzbetrag von 0,5 V. Daher gilt sogar für das Ergebnis der A/D-Wandlung eine Beziehung derart, dass das A/D-gewandelte Ergebnis von SW11 dasjenige ist, das durch Addieren des Versatzbetrages zum A/D-gewandelten Ergebnis von SW00 erhalten wird.
Wenn das Ergebnis der A/D-Wandlung von SW11 nicht dem Wert entspricht, der durch Addieren des Versatzbetrags von 0,5 V zum Ergebnis der A/D-Wandlung von SW00 erhalten wird, und kein Eingang den Bereich der Eingangsspannungen des A/D-Wandlers überschreitet, wird durch Verwendung der obigen Beziehung bestimmt, dass die Linearität des A/D-Wandlers abnorm ist.

(4) Die Eingangsspannung von SW00 der 1 wird als eine gegebene analoge Spannung angenommen, und die Eingangsspannung von SW11 wird als eine Spannung angenommen, die durch Multiplizieren der Eingangsspannung von SW00 mit einer bestimmten Verstärkung (z. B. zweifach) und Addieren eines vorbestimmten Verssatzes (z. B. 0,5 V) dazu erhalten wird. Wenn die Eingangsspannung von SW00 zu einem gegebenen Zeitpunkt der A/D-Wandlung 2 V beträgt, beträgt die Eingangsspannung von SW11 4,5 V, die durch Verdoppeln der Eingangsspannung von SW00 und Addieren des Versatzbetrages von 0,5 V dazu erhalten wird. Wenn diese der A/D-Wandlung unterzogen werden, werden die A/D-gewandelten Ergebnisse von $66 und $CC (ausgedrückt durch die hexadezimale Notation) erhalten. Da $E6 = $66 × 2 + $1A gilt, gilt sogar für das Ergebnis der A/D-Wandlung eine Beziehung derart, dass das A/D-gewandelte Ergebnis von SW11 dasjenige ist, das durch Verdoppeln des A/D-gewandelten Ergebnisses von SW00 und Addieren des Versatzbetrages dazu erhalten wird.

Wenn das Ergebnis der A/D-Wandlung von SW11 nicht dasjenige ist, das durch Verdoppeln des A/D-gewandelten Ergebnisses von SW00 und Addieren des Versatzbetrages von 0,5 V dazu erhalten wird, und kein Eingang den Bereich der Eingangsspannungen des A/D-Wandlers überschreitet, wird unter Verwendung der obigen Beziehung bestimmt, dass die Linearität des A/D-Wandlers abnorm ist.

(5) Es wird angenommen, dass der Eingang von SW00 der 1 geöffnet ist, die Eingangsspannung von SW11 auf 4 V eingestellt ist, und die Eingänge von SW00 und SW11 der A/D-Wandlung unterzogen werden. Da SW00 geöffnet ist, wird dessen Eingang gleich in dem Fall, in dem die initialisierte Spannung 0 V des Kondensators eingegeben wird. Daher werden die A/D-gewandelten Ergebnisse von $00 und $CC (in der hexadezimalen Notation ausgedrückt) erhalten. Da der Eingang 0 V im Bereich abnormer Spannungen liegt, ermöglicht die A/D-Wandlung von SW00 eine Erfassung einer abnormen Initialisierungsfunktion des Kondensators C1 oder eine Erfassung einer Ein-Sperr-Abnormität (Schließ-Sperr-Abnormität) von SW in der Eingangskanalauswahlschaltung. Zusätzlich kann eine abnorme Linearität des A/D-Wandlers auch aus den Eingangsspannungen an den beiden Punkten wie oben beschrieben erfasst werden.
(6) Wenn die Eingangsspannung von SW00 der 1 2 V beträgt, entspricht die Eingangsspannung von SW11 einer vorbestimmten Spannung von 3 V, die von einem Energiequellensystem erhalten wird, das sich von der Energiequelle des A/D-Wandlers oder der Energiequelle, die mit der Bezugsspannung verbunden ist, unterscheidet, und diese Eingänge werden der A/D-Wandlung unterzogen. Danach werden die A/D-gewandelten Ergebnisse von $66 und $99 (durch die hexadezimale Notation ausgedrückt) erhalten.

In dem Fall, in dem nur das A/D-gewandelte Ergebnis von SW11 abnorm ist, kann jedoch bestimmt werden, dass eine oder mehrere Abnormitäten auftreten, d. h. die Bezugsspannungen des A/D-Wandlers oder der Energiequellenspannung abnorm sind, die Eingangsspannung von SW11 abnorm ist, oder die Linearität abnorm ist. Wie es oben beschrieben ist, können eine abnorme Bedingung in der Bezugsspannung und in der A/D-Energiequellenspannung zusätzlich zu einer abnormen Linearität des A/D-Wandlers erfasst werden.

(7) Wenn die Eingangsspannung von SW00 der 1 VREF– (0 V) beträgt, beträgt die Eingangsspannung von SW11 VREF+ (5 V), und diese Eingänge werden der A/D-Wandlung unterzogen, wonach die A/D-gewandelten Ergebnisse von $00 und $FF (durch die hexadezimale Notation ausgedrückt) erhalten werden. In dem Fall, in dem ein Bit in der Wandlungsregisterschaltung 24 sperrt, wird jedoch ein unterschiedliches Ergebnis der Wandlung erhalten. Wenn z. B. das am wenigsten signifikante Bit in der Wandlungsregisterschaltung 24 auf 0 gesperrt ist, werden die A/D-gewandelten Ergebnisse von SW00 und SW11 jeweils $00 (normal) und $FE (abnorm).

Wenn das am wenigsten signifikante Bit auf 1 gesperrt ist, werden die A/D-gewandelten Ergebnisse von SW00 und SW11 jeweils $01 (abnorm) und $FF (normal). Wie es oben beschrieben ist, kann eine Bit-Sperr-Abnormität in der Wandlungsregisterschaltung 24 zusätzlich zu einer abnormen Linearität des A/D-Wandlers erfasst werden.

(8) Wenn die initialisierte Spannung des Kondensators der 1 VREF– (0 V) beträgt, die Eingangsspannung von SW00 geöffnet ist, die Eingangsspannung von SW11 VREF+ (5 V) beträgt, und diese Eingänge der A/D-Wandlung unterzogen werden, wird das gewandelte Ergebnis von SW00 gleich der Spannung die sich ergibt, wenn der Kondensator initialisiert wird, d. h. gleich dem Fall, in dem VREF– (0 V) gewandelt wird. Wenn diese der A/D-Wandlung unterzogen werden, ergeben sich die Ergebnisse der A/D-Wandlung zu $00 und $FF (durch die hexadezimale Notation ausgedrückt). Ähnlich dem obigen Aufbau kann daher eine Bit-Sperr-Abnormität in der Wandlungsregisterschaltung 24 zusätzlich zu einer abnormen Linearität des A/D-Wandlers erfasst werden.
(9) Wenn die initialisierte Spannung des Kondensators der 1 VREF+ (5 V) beträgt, die Eingangsspannung von SW00 VREF– (0 V) beträgt, die Eingangsspannung von SW11 geöffnet ist, und diese Eingänge der A/D-Wandlung unterzogen werden, wird das gewandelte Ergebnis von SW11 gleich der Spannung die sich ergibt, wenn der Kondensator initialisiert wird, d. h. gleich in dem Fall, in dem VREF+ (5 V) gewandelt wird. Wenn diese der A/D-Wandlung unterzogen werden, ergeben sich die Ergebnisse der A/D-Wandlung zu $00 und $FF (durch die hexadezimale Notation ausgedrückt). Ähnlich dem obigen Aufbau kann daher eine Bit-Sperr-Abnormität in der Wandlungsregisterschaltung 24 zusätzlich zu einer abnormen Linearität des A/D-Wandlers erfasst werden.
(10) Zwei Eingangsspannungen, die eine bestimmte Beziehung aufweisen, wie z. B. 0 V und 5 V werden in den Kanal Nr. 0 (SW00) und den Kanal Nr. 3 (SW11) unter den vier Eingangskanälen des A/D-Wandlers der 1 eingegeben und der A/D-Wandlung unterzogen, um jeweilige A/D-gewandelte Ergebnisse von $00 und $FF (durch die hexadezimale Notation ausgedrückt) zu erhalten. Wenn hier eine Signalpegel-Sperr-Abnormität an einer Bitleitung eines Eingangskanalauswahlsignals, das in die Eingangskanalauswahlschaltung eingegeben wird, auftritt, nimmt einer der obigen beiden A/D-gewandelten Ergebnisse einen anderen Wert an. Wenn z. B. die Leitung des am wenigsten signifikanten Bits des Eingangskanalauswahlsignals auf 0 gesperrt ist, wird SW10 zum Zeitpunkt der A/D-Wandlung von SW11 der A/D-Wandlung unterzogen. Diese Daten werden das Ergebnis der A/D-Wandlung.

Auf ähnliche Weise wird, wenn die Leitung des am meisten signifikanten Bits (höchstwertige Bit) des Eingangskanalauswahlsignals auf 1 gesperrt ist, SW10 zum Zeitpunkt der A/D-Wandlung von SW00 der A/D-Wandlung unterzogen. Diese Daten werden das Ergebnis der A/D-Wandlung. Wie es oben beschrieben ist, kann eine Abnormität eines Signalpegels, das auf der Bitleitung des Eingangskanalauswahlsignals, das in die Eingangskanalauswahlschaltung eingegeben wird, gesperrt ist, zusätzlich zu einer abnormen Linearität des A/D-Wandlers erfasst werden.
In den 1 und 4 wird am Ende der A/D-Wandlung ein Paritätsbit von den A/D-gewandelten Daten gebildet, und beide Daten werden in dem entsprechenden Bereich des Speicherregisters 28 gespeichert. Diese Ausführungsform verwendet eine ungerade Parität. Die ungerade Parität ist diejenige, bei der Paritätsbits so eingestellt sind, dass die Anzahl der Einsen in der Bitzeichenkette der Daten, die übertragen werden, einer ungeraden Anzahl entspricht. Die Paritätsbits werden durch die Paritätsberechnungsschaltung 26 in dem A/D-Wandler 18 eingestellt.
Beim Empfang einer Anforderung zum Senden A/D-gewandelter Daten von der Abnormitätserfassungsvorrichtung 19 liest der A/D-Wandler 18 die entsprechenden A/D-gewandelten Daten und die Paritätsbits aus dem Speicherregister 28 aus und sendet diese zur Abnormitätserfassungsvorrichtung 19.
Die Abnormitätserfassungsvorrichtung 19 überprüft die Parität anhand der A/D-gewandelten Daten und der Paritätsbits, die erhalten werden, und setzt ein A/D-Wandlungsdatenabnormitätsflag, wenn das Paritätsbit abnorm ist (S14: NEIN), um die Verarbeitung zu beenden (S18). Wenn das Paritätsbit normal ist (S14: JA), überprüft die Abnormitätserfassungsvorrichtung 19 andererseits die oben beschriebenen A/D-gewandelten Daten (S15 und anschließende Schritte).
Die vorliegende Erfindung ist nicht auf die beschriebene Ausführungsform begrenzt, sondern kann auf verschiedene Weise modifiziert werden, ohne von dem Bereich der Erfindung, der in den Ansprüchen definiert ist, abzuweichen.

Claims

Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität, die aufweist: einen A/D-Wandler (18) mit Eingangsanschlüssen eines oder mehrerer Kanäle zum Eingeben von analogen Signalspannungen und mit einem Kondensator (C1) zum Abtast-Halten der analogen Signalspannungen, zum A/D-Wandeln der analogen Signalspannungen, die im Kondensator (C1) abgetastet und gehalten werden, in digitale Signalwerte, eine Eingangseinrichtung (AIN1, AIN2) zum Eingeben analoger Signale in die Eingangsanschlüsse zumindest eines Kanals, wobei ein Signalbetriebsspannungsbereich auf einen schmaleren Bereich als ein Bereich von Eingangsbetriebsspannungen des A/D-Wandlers (18) begrenzt ist, wenn die analogen Signale normal sind, eine Speichereinrichtung, die im voraus einen Abnormitätsbestimmungsbereich der digitalen Signalwerte, die von dem A/D-Wandler (18) gewandelt werden, speichert, eine Spannungsbereicheinstelleinrichtung (19) zum Einstellen des Abnormitätsbestimmungsbereichs auf Werte, die einem Spannungsbereich in einem Eingangsspannungsbereich des A/D-Wandlers (18) außerhalb des begrenzten Bereichs der Signalbetriebsspannungen entsprechen, eine Einrichtung (19) zum Erfassen einer A/D-Wandler-Abnormität, um eine A/D-Wandlung als abnorm zu bestimmen, wenn ein Wert eines digitalen Signals, das aus dem begrenzten analogen Signal gewandelt wird, im Abnormitätsbestimmungsbereich liegt, und eine Initialisierungseinrichtung (25) zum Initialisieren einer Spannung, die sich in dem Kondensator (C1) durch einen letzten A/D-Wandlungsbetrieb ansammelt, in eine Spannung, die innerhalb des Abnormitätsbestimmungsbereichs zumindest vor dem Abtast-Halten der begrenzten analogen Eingangssignalspannung im Kondensator (C1) liegt, wobei die Einrichtung (19) zur Erfassung einer Abnormität eine Idealwertspeichereinrichtung zum Speichern eines Idealwertes aufweist, der durch A/D-Wandeln eines Spannungswertes erhalten wird, wenn eine Spannung, die sich in dem Kondensator (C1) ansammelt, durch die Initialisierungseinrichtung (25) mit zumindest einem der Eingangsanschlüsse geöffnet erhalten wird, einen digitalen Signalwert, der bei dem mindestens einen geöffneten Eingangsanschluss A/D-gewandelt wird, mit dem Idealwert vergleicht und den A/D-Wandler (18) als abnorm bestimmt, wenn eine Differenz zwischen den beiden einen vorbestimmten Wert überschreitet.
Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität nach Anspruch 1, wobei die Initialisierungseinrichtung (25) eine Spannung, die sich in dem Kondensator (C1) ansammelt, auf eine höhere Bezugsspannung aus den Bezugsspannungen, die als Bezug für die A/D-Wandlung dienen, initialisiert.
Vorrichtung zur Erfassung einer A/D-Wandler-Abnormität nach Anspruch 1, wobei die Initialisierungseinrichtung (25) eine Spannung, die sich in dem Kondensator (C1) ansammelt, auf eine niedrigere Bezugsspannung aus den Bezugsspannungen, die als Bezug für die A/D-Wandlung dienen, initialisiert.