JP5430388B2

JP5430388B2 - 負荷制御回路

Info

Publication number: JP5430388B2
Application number: JP2009291662A
Authority: JP
Inventors: 哲生山下
Original assignee: Diamond Electric Manufacturing Co Ltd
Current assignee: Diamond Electric Manufacturing Co Ltd
Priority date: 2009-12-24
Filing date: 2009-12-24
Publication date: 2014-02-26
Anticipated expiration: 2029-12-24
Also published as: JP2011135242A

Description

本発明は、外部に設けられた負荷を制御させる負荷制御回路に関し、特に、ＡＤ変換回路又は外部に設けられたセンサの故障診断を実施させる際に用いて好適のものである。

従来より、種々の負荷を適宜に駆動させるものとして負荷制御回路が広く知られている。当該負荷制御回路は、信号処理を行うマイコン等を搭載させ、所定の入力信号に応じて出力信号を生成出力し、これにより、外部に設けられた負荷の制御を実現させている。

かかる負荷制御回路は、アナログの入力信号を受信してマイコンで処理させるため、ＡＤ変換回路を配備させ、当該入力信号をアナログ値からデジタル情報へと変換させ、当該デジタル情報に基づいて所定の演算処理を実施させている。このとき、ＡＤ変換回路にて変換されたデジタル情報が不正な値であるとマイコンの処理結果も不適切な値となるため、負荷制御回路では、ＡＤ変換回路又は入力信号を生成するセンサの故障診断を実施させるものが数多く検討されている。

例えば、特開２００５−１８４１１８号公報（特許文献１）では、ＡＤ変換器の故障検出装置に関する技術が紹介されている。かかる故障検出装置は、パリティビットのビット数又は変換データの値又は変換が完了する迄のタイムアウトエラー等の故障因子を検出し、何れかの故障因子が存在するものと判断した場合には、図５に示す如く、故障状態報知処理にて故障フラグを立て（Ｓ００３３）、故障因子が解消されるまで、ＡＤ変換回路から受信したデジタル情報に基づく信号の生成を中断させる。

特開２００５−１８４１１８号公報

しかしながら、特許文献１に記載の技術では、各故障因子を一回の処理タイミング毎に一度しか診断されないので、負荷制御回路内で偶発的に誤動作が生じて故障フラグを立ててしまった場合、当該負荷制御回路が直ちに正常状態に復帰した場合であっても、負荷の駆動を維持させたほうが好ましい状況であるにも関わらず、負荷の駆動が長時間停止されてしまうとの問題が生じる。

特に、タイムアウトエラーの故障因子に関する検出を行う際、ＡＤ変換回路から出力されるデジタル情報は、検出するタイミングによってＡＤ変換が適正に完了していない場合もあるので、負荷制御回路では、タイムアウトエラーの故障因子について、所定の時刻差を与えて段階的に故障診断を実施させるのが好ましい。

本発明は上記課題に鑑み、ＡＤ変換回路の故障診断機能に係る検出精度を向上させ得る負荷制御回路の提供を目的とする。

上記課題を解決するため、本発明では次のような負荷制御回路の構成とする。即ち、入力された信号をＡＤタイミング毎にサンプリングしたデジタル情報として取得するＡＤ変換回路と、前記ＡＤ変換回路のサンプリング動作に関する情報を格納させる記憶領域を有する記憶回路と、前記デジタル情報に基づいて外部の負荷を駆動又は停止させる情報処理回路とを備える負荷制御回路において、前記情報処理回路では、前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報か否かを判別するＡＤ値変換完了判別処理と、該前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報であると判別された場合に、今回のＡＤタイミングでサンプリングされたデジタル情報を受信する変換値受信処理と、該前回のＡＤタイミングでサンプリングされたデジタル情報が正規なサンプリング動作の完了によって得られた情報でないと判別された場合に、今回のＡＤタイミングでサンプリングされたデジタル情報が不正であるか又は今回のＡＤタイミングでサンプリングされたデジタル情報が変換途中であるかを判定する故障診断処理とを実行させ、前記故障診断処理は、前記情報処理回路によって複数回実行されることとする。

好ましくは、複数回実行される全ての故障診断処理は、今回のＡＤタイミングでサンプリングされたデジタル情報をサンプリング途中であると判定した場合、当該デジタル情報がサンプリング途中であるとする変換未完了情報を前記記憶回路へ格納させ、複数回実行される故障診断処理のうち少なくとも最後に実行される故障診断処理は、今回のＡＤタイミングでサンプリングされたデジタル情報を不正であると判定した場合、当該デジタル情報が不正であるとする故障判定情報を前記記憶回路へ格納させることとする。

好ましくは、前記変換値受信処理は、前記ＡＤ変換回路のサンプリング動作に関する情報を前記記憶回路へ格納させることとする。

好ましくは、前記故障診断処理のうち第１の故障診断処理は、所定の第１基準時刻を規定し、前記変換未完了情報を生成するＡＤタイミングが連続するときに当該ＡＤタイミングを積算させた変換未完了期間と、前記変換未完了期間のうち最初のＡＤタイミングから起算して前記第１基準時刻に至る迄の第１基準期間とを比較し、前記変換未完了期間が前記第１基準期間を下回る場合に前記変換未完了情報を前記記憶回路へ格納させ、前記変換未完了期間が前記第１基準期間を上回る場合に前記第１の故障判定処理の次の故障判定処理を実行させ、前記次の故障診断処理は、前記第１基準時刻より遅い時刻とされる第２基準時刻を規定し、前記変換未完了期間と、前記変換未完了期間のうち最初のＡＤタイミングから起算して前記第２基準時刻に至る迄の第２基準期間とを比較し、前記変換未完了期間が前記第２基準期間を下回る場合に前記変換未完了情報を前記記憶回路へ格納させ、前記変換未完了期間が前記第２基準期間を上回る場合に前記故障判定情報を前記記憶回路へ格納させることとする。

本発明に係る負荷制御回路によれば、複数回の故障診断処理が段階的に実施されるので、誤診断に伴う外部負荷の駆動停止を極力回避させることが可能となる。

また、本発明に係る負荷制御回路によれば、複数の故障診断処理が設けられるので、これに伴い、複数の基準時刻を自由に規定することが可能となる。従って、タイムアウトエラーを判別する際、異常の状態を段階的に把握することが可能となり、例えば、変換の途中状態にあるのか、又は、故障状態にあるのかを判別することが可能となる。

実施の形態に係る負荷制御回路の構成を示す図実施例１に係るＡＤ変換を実施する際のフローチャート実施例２に係るＡＤ変換を実施する際のフローチャート実施例３に係るＡＤ変換を実施する際のフローチャート従来例に係るＡＤ変換を実施する際のフローチャート

以下、本発明に係る実施の形態につき図面を参照して説明する。図１には、本実施の形態に係る負荷制御回路の構成が示されている。尚、同図には、負荷制御回路１０の外部に設けられた負荷０１と、負荷制御回路１０の外部に設けられたセンサ０２と入力信号生成回路０３とが便宜的に示されている。ここで、外部に設けられた負荷０１とは、制御モータであっても良く、他のアクチュエータであっても良く、電源ＩＣ又はインバータ回路等のように所定の電力を制御させるものであっても良く、入力された電力に対して所定の出力を行う装置全般を指す。但し、本実施の形態では、以下、外部負荷０１と呼ぶ。また、外部に設けられたセンサ０２とは、かかる負荷に設けられるものであって、電力の印加状態を検出する検出抵抗であっても良く、温度センサであっても良く、当該負荷の情報を生成出力させる装置全般を指す。また、入力信号生成回路０３は、負荷制御回路１０の外部に設けられる回路であって、当該入力信号生成回路０３の所定の制御処理によって入力信号を出力させる。そして、負荷制御回路１０では、当該入力信号を受信すると、是に応じて、負荷を駆動又は停止させる駆動信号を出力させる。

図示の如く、負荷制御回路１０は、ＡＤ変換回路１１と情報処理回路１２と記憶回路１３とから構成されている。負荷制御回路１０は、これらの回路構成の全てを内蔵させたワンチップＩＣとしても良く、複数のチップＩＣを同一基板へ搭載させた混成集積回路としても良い。また、負荷制御回路１０は、出力端子及び入力端子を備え、当該出力端子に外部負荷０１が接続され、当該入力端子にセンサ０２が接続されている。尚、出力端子及び入力端子は、それぞれ複数個設けられても良く、単数個とされても良い。

ＡＤ変換回路１１は、入力端子から入力された信号をＡＤタイミング毎にサンプリングしたデジタル情報として取得する。ここで、本実施の形態における「入力された信号」とは、センサ０２から出力されたセンシング信号と、入力信号生成回路０３から出力された入力信号との双方の信号を指す。かかるＡＤ変換回路１１は、比較器とＡＤ値レジスタとを主構成要素としている。そして、比較器では、基準電位が印加され、入力された信号の電位と当該基準電位との差分を出力させる。また、ＡＤ値レジスタでは、ＣＬカウンタに基づいて生成されたＡＤタイミング毎に、比較器の出力値を所定のビット数とされた２進数のデジタル情報として一定時間保持させる。

情報処理回路１２は、所定の情報を演算処理させるレジスタ回路と、当該レジスタ回路の動作を制御させ且つ記憶回路の読込／書込動作を制御させる制御回路とから成る。かかる情報処理回路１２は、例えば、複数の回路素子から成るＣＰＵ（Central Processing Unit）としても良く、ワンチップ化させたＭＰＵ(Micro
Processing Unit)としても良い。また、当該情報処理回路１２を負荷制御回路１０に内蔵させたＶＬＳＩ（Very Large Scale Integration）としても良い。かかる構成とされた情報処理回路１２は、ＡＤ変換回路１１又は記憶回路１３からデジタル情報を受信すると、当該デジタル情報に基づいて以下の情報を生成させ、これらの情報に基づいて駆動信号を生成出力させる。かかる情報について具体的に説明すると、先ず、負荷の駆動を要求する入力信号がデジタル情報として入力される場合、情報処理回路１２では、当該入力信を検出したことを示す駆動要求情報を生成させる。また、負荷の停止を要求するセンシング信号がデジタル情報として入力される場合、情報処理回路１２では、当該デジタル情報を受けて停止要求情報を生成させる。更に、ＡＤ変換回路１１から出力されるデジタル情報が不適切である場合、情報処理回路１２では、是に応じて、ＡＤ値不正情報を生成させる。

かかる情報処理回路１２では、上述した情報のうち駆動要求情報のみ認識している場合、負荷０１を駆動させる駆動信号の出力を許可させる。一方、上述した停止要求情報又はＡＤ値不正情報のうち少なくとも何れか一方の情報を認識すると、駆動信号の出力を遮断させる。尚、負荷０１へ出力される駆動信号は、単なるＨ−Ｌ信号とされても良く、ＰＷＭ信号とされても良い。

記憶回路１３は、揮発性記憶回路及び不揮発性記憶回路から成り、図示の如く複数の記憶領域を備える。このうち、不揮発性記憶回路には、記憶領域１３ａが割り当てられ、ＭＰＵ等の動作を規定する制御プログラムが格納されている。かかる不揮発性記憶回路は、マスクＲＯＭ又はＥＥＰＲＯＭ等が用いられる。一方、揮発性記憶回路には、記憶領域１３ｂ及び記憶領域１３ｃ及び図示されない他の記憶領域が割り当てられている。本実施の形態において、記憶領域１３ｂには、ＡＤ変換によるデジタル情報への変換完了に関する情報（以下、変換完了情報と呼ぶ）又はデジタル情報への変換未完了に関する情報（以下、変換未完了情報と呼ぶ）が格納されている。ここで、変換完了情報とは、ＡＤ変換回路１１のサンプリングクロックを経過した後のＡＤレジスタの出力値が正規なものと判断された情報としても良く、ＡＤ変換によるデジタル情報が正規な値として記憶回路１３へ格納されたことを示す情報としても良く、ＡＤレジスタの出力値を一度記憶回路に格納させ当該出力値の正誤判定により正規な値であると判断された情報であっても良い。一方、変換未完了情報とは、ＡＤ変換されたデジタル情報に何らかの不備を示す情報であって、変換完了情報となり得なかった情報をいう。尚、同図における記憶領域１３ｃには、後述する故障判定情報等が適宜に格納される。

かかる構成を具備する負荷制御回路１０では、入力信号生成回路から入力信号が印加されると、当該入力信号は、ＡＤ変換回路１１にてデジタル値としてされてとして検出される。そして、情報処理回路１２では、かかるデジタル情報に基づいて駆動要求情報を生成させ、これにより、停止要求情報又はＡＤ値不正情報が受信されていないことを条件とし、駆動信号を出力させて外部負荷０１を駆動させる。

ここで、負荷の駆動を要求する入力信号及び異常を示すセンシング信号が入力される場合、ＡＤ変換回路１１では、かかる信号に対応するデジタル情報を情報処理回路１２へと出力させる。その後、情報処理回路１２では、かかる如く受信したデジタル情報に応じて駆動要求情報と停止要求情報とを生成させる。かかる後、情報処理回路１２では、停止要求情報に基づいて、駆動信号の出力を停止させるフェールセーフを実施させる。

一方、ＡＤ変換回路１１の変換値が適正でない場合、情報処理回路１２では、かかる事象に対応するＡＤ値不正情報を生成させる。このとき、入力信号生成回路０３において負荷の駆動を要求する入力信号が発振されたとすると、情報処理回路１２では、駆動要求情報とＡＤ値不正情報とを生成させる。そして、情報処理回路１２では、駆動要求情報及びＡＤ値不正情報に基づいて情報処理を実施させ、このうちＡＤ値不正情報によって当該情報処理回路１２での処理結果に誤りが有ると判断し、駆動信号の出力を停止させる故障診断処理を実施させる。以下、実施例において、ＡＤ変換回路１１の変換値に関する処理について詳述する。

本実施例に係る情報処理回路１２では、図２に示す如く、ＡＤ値変換完了判別処理Ｓ１０１と、変換値受信処理Ｓ１０２と、複数の故障診断処理Ｓ１０３ａ〜Ｓ１０３ｂとから成る信号情報認識処理を実施させる。また、情報処理回路１２では、他のプログラムによって処理される別ルーチンが準備されており、信号情報認識処理が起動されていない期間は、当該別ルーチンに基づいて適宜な処理が実施される。

図示の如く、信号情報認識処理が起動されると、ＡＤ値変換完了判別処理が実施される（Ｓ１０１）。ＡＤ値変換完了判別処理では、前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報か否かを判別する。かかる処理は、本実施例では、後述する故障診断処理において故障状態又は変換未完了に関する情報を記憶回路１３へ記憶させておき、かかる情報の有無によって、サンプリング動作を正規に終了させて得られた情報であるか否かを判別させる。尚、サンプリング動作を正規に完了させて得られた情報であるか否かの判断手法は、当然の如く、是に限定されるものではない。

ここで、ＡＤ値変換完了判別処理（Ｓ１０１）において前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報であると判別された場合、図示の如く、変換値受信処理が実施される（Ｓ１０２）。当該変換値受信処理Ｓ１０２では、今回のＡＤタイミングでサンプリングされたデジタル情報を受信し、その後、今回のＡＤタイミングでのデジタル情報を記憶回路１３へ記憶させても良く、今回のＡＤタイミングでのデジタル情報を即座に演算処理して出力信号を生成させても良い。そして、信号情報認識処理では、かかる変換値受信処理Ｓ１０２が終了すると、これに伴って、当該プログラムの処理が終了され、上述した別ルーチンに係る処理動作が再開される。

一方、ＡＤ値変換完了判別処理（Ｓ１０１）において前回のＡＤタイミングでサンプリングされたデジタル情報が正規なサンプリング動作の完了によって得られた情報でないと判別された場合、図示の如く、故障診断処理が実施される（Ｓ１０３ａ）。当該故障診断処理では、故障判定処理を実施させ（Ｓ１０３１ａ）、今回のＡＤタイミングでサンプリングされたデジタル情報が不正であるか又は今回のＡＤタイミングでサンプリングされたデジタル情報が変換途中であるかを判定する。このとき、故障判定処理Ｓ１０３１ａでは、今回のＡＤタイミングでサンプリングされたデジタル情報が不正であると判断した場合、更なる確認が必要であるとして、次処理に設けられる故障診断処理Ｓ１０３ｂへと移行する。一方、今回のＡＤタイミングでサンプリングされたデジタル情報が変換途中であると判断した場合、変換未完了処理Ｓ１０３２ａにおいて、変換未完了であるとするフラグ（特許請求の範囲における変換未完了情報）を記憶回路１３へ格納させ、その後、信号情報認識処理を終了させる。尚、故障判定処理Ｓ１０３１ａにて実施されるデジタル情報が不正であるか変換途中であるかの判断は、経過時間によって判断しても良く、デジタル情報の数値によって判断しても良い。

故障判定処理Ｓ１０３１ａにおいて今回のＡＤタイミングでサンプリングされたデジタル情報が不正であると判断された場合、図示の如く、二度目の故障診断処理Ｓ１０３ｂが実施される。当該故障診断処理Ｓ１０３ｂでは、故障判定処理を実施させ（Ｓ１０３１ｂ）、今回のＡＤタイミングでサンプリングされたデジタル情報が不正であると判断した場合、故障状態が確認されたとして、故障状態報知処理へと移行し（Ｓ１０３３ｂ）、故障状態を示す故障判定情報を記憶回路１３へ記憶させる。一方、今回のＡＤタイミングでサンプリングされたデジタル情報が変換途中であると判断した場合、先と同様の変換未完了情報を記憶回路１３へ格納させ、その後、信号情報認識処理を終了させる。即ち、本実施例に係る情報処理回路１２では、故障診断処理Ｓ１０３ｎが複数回実施されることとなる。

その後、情報処理回路１２では、次のＡＤタイミングが到来すると、再び信号情報認識処理を起動させ、ＡＤ値変換完了判別処理を実施させる（Ｓ１０１）。このとき、ＡＤ値変換完了判別処理Ｓ１０１では、先に説明した故障判定情報又は変換未完了情報（特許請求の範囲における、ＡＤ変換回路のサンプリング動作に関する情報）の有無によって、次の処理を変換値受信処理Ｓ１０２へ移行させるか故障診断処理Ｓ１０３ａへ移行させるかを判断する。即ち、ＡＤ値変換完了処理（Ｓ１０１）では、故障判定情報又は変換未完了情報を検出しないとき、ＡＤ変換回路１１から新たなデジタル情報を検出し続け、故障判定情報又は変換未完了情報を検出すると、当該故障判定情報又は変換未完了情報の双方が解消されるまで、ＡＤ変換回路１１から新たなデジタル情報の検出を中断させる。

上述の如く、本実施例に係る負荷制御回路１０によると、複数回の故障診断処理Ｓ１０３ａ〜Ｓ１０３ｂが段階的に実施されるので、誤診断に伴う外部負荷０１の駆動停止を極力回避させることが可能となる。

本実施例に係る情報処理回路１２では、図３に示す如く、故障診断処理Ｓ１０３ａにおいて故障状態報知処理Ｓ１０３３ａが追加実施される。かかる故障状態報知処理Ｓ１０３３ａにあっても、故障状態を示す故障判定情報を記憶回路１３へ記憶させる。かかる故障判定情報は、故障状態報知処理Ｓ１０３３ｂによって立てられる故障判定情報と区別可能に記憶回路１３へ記憶されるのが好ましい。これにより、故障診断処理Ｓ１０３ａ〜Ｓ１０３ｂのどの箇所でエラーが生じたかが記録されるので、エラー情報を解析する際に、エラーモードの特定が容易となる。

本実施例に係る情報処理回路１２では、故障判定処理Ｓ１０３１ａ及び故障診断処理Ｓ１０３１ｂの処理内容に改変が加えられている。

図示の如く、第１の故障診断処理Ｓ１０３ａが実施されると、故障判定処理Ｓ１０３１ａでは、変換未完了情報を生成するＡＤタイミングが連続するときに当該ＡＤタイミングを積算させた変換未完了期間と、当該変換未完了期間のうち最初のＡＤタイミングから起算して第１基準時刻ｔ１に至る迄の第１基準期間とを比較させる。そして、変換未完了期間が第１基準期間を下回る場合、変換未完了情報を記憶回路１３へ格納させ、信号情報認識処理を終了させる。また、変換未完了期間が第１基準期間を上回る場合、第１の故障判定処理の次の故障判定処理を実行させる。尚、第１基準時刻ｔ１とは、予め適宜に規定される時刻をいい、本実施例では、当該第１基準時刻ｔ１を５（msec）であるとする。

ここで、変換未完了期間が第１基準期間を上回る場合、上述の如く、第２の故障診断処理Ｓ１０３ｂを実行させる。このうち、第２の故障判定処理Ｓ１０３１ｂでは、上述した変換未完了期間と、当該変換未完了期間のうち最初のＡＤタイミングから起算して第２基準時刻ｔ２に至る迄の第２基準期間とを比較させる。そして、変換未完了期間が第２基準期間を下回る場合、変換未完了情報を記憶回路１３へ格納させ、その後、信号情報認識処理を終了させる。また、変換未完了期間が第２基準期間を上回る場合、故障判定情報を記憶回路へ格納させ、その後、信号情報認識処理を終了させる。尚、第２基準時刻ｔ２とは、予め適宜に規定される時刻をいい、本実施例では、当該第２基準時刻ｔ２を１００（msec）であるとする。

即ち、本実施例に係る信号情報認識処理では、第１の故障判定処理Ｓ１０３１ａにおいて第１基準時刻ｔ１を規定し、第２の故障判定処理Ｓ１０３１ｂにおいて第１基準時刻ｔ１より長い第２基準時刻を規定しているので、ＡＤタイミングの積算値Ｔが第１基準時刻ｔ１と第２基準時刻ｔ２との間とされるとき（５msec＜Ｔ＜１００msec）、ＡＤ変換回路１１でのサンプリング動作が途中であるとして、変換未完了情報が記憶回路１３に記録される。一方、ＡＤタイミングの積算値Ｔが第２基準時刻ｔ２を上回るとき（Ｔ≧１００msec）、これ以上サンプリング動作が以後改善されない故障状態であるとして、故障判定情報が記憶回路１３に記録される。

上述の如く、本実施例に係る負荷制御回路１０では、複数の故障診断処理Ｓ１０３ａ〜Ｓ１０３ｂが設けられるので、これに伴い、複数の基準時刻を自由に規定することが可能となる。従って、異常の状態を段階的に把握することが可能となり、例えば、タイムアウトエラーを判別する際、変換の途中状態にあるのか、又は、故障状態にあるのかを判別することが可能となる。

尚、以上の如く記された実施の形態は種々の場面で適用可能とされるものであって、其の用途を限定させるものではない。例えば、車両に搭載される電子制御装置（ＥＣＵ）の回路部として用いられても良く、家電製品等に設けられる制御モータの制御回路として用いられても良い。

１０負荷制御回路
１１ＡＤ変換回路
１２情報処理回路
１３記憶回路
Ｓ１０１ＡＤ値変換完了判別処理
Ｓ１０２変換値受信処理
Ｓ１０３故障診断処理

Claims

入力された信号をＡＤタイミング毎にサンプリングしたデジタル情報として取得するＡＤ変換回路と、前記ＡＤ変換回路のサンプリング動作に関する情報を格納させる記憶領域を有する記憶回路と、前記デジタル情報に基づいて外部の負荷を駆動又は停止させる情報処理回路とを備える負荷制御回路において、
前記情報処理回路では、前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報か否かを判別するＡＤ値変換完了判別処理と、該前回のＡＤタイミングでサンプリングされたデジタル情報がサンプリング動作を正規に完了させて得られた情報であると判別された場合に、今回のＡＤタイミングでサンプリングされたデジタル情報を受信する変換値受信処理と、該前回のＡＤタイミングでサンプリングされたデジタル情報が正規なサンプリング動作の完了によって得られた情報でないと判別された場合に、今回のＡＤタイミングでサンプリングされたデジタル情報が不正であるか又は今回のＡＤタイミングでサンプリングされたデジタル情報が変換途中であるかを判定する故障診断処理とを実行させ、
前記故障診断処理は、前記情報処理回路によって複数回実行されることを特徴とする負荷制御回路。
複数回実行される全ての故障診断処理は、今回のＡＤタイミングでサンプリングされたデジタル情報をサンプリング途中であると判定した場合、当該デジタル情報がサンプリング途中であるとする変換未完了情報を前記記憶回路へ格納させ、
複数回実行される故障診断処理のうち少なくとも最後に実行される故障診断処理は、今回のＡＤタイミングでサンプリングされたデジタル情報を不正であると判定した場合、当該デジタル情報が不正であるとする故障判定情報を前記記憶回路へ格納させることを特徴とする請求項１に記載の負荷制御回路。
前記変換値受信処理は、前記ＡＤ変換回路のサンプリング動作に関する情報を前記記憶回路へ格納させることを特徴とする請求項１又は請求項２に記載の負荷制御回路。
前記故障診断処理のうち第１の故障診断処理は、所定の第１基準時刻を規定し、前記変換未完了情報を生成するＡＤタイミングが連続するときに当該ＡＤタイミングを積算させた変換未完了期間と、前記変換未完了期間のうち最初のＡＤタイミングから起算して前記第１基準時刻に至る迄の第１基準期間とを比較し、前記変換未完了期間が前記第１基準期間を下回る場合に前記変換未完了情報を前記記憶回路へ格納させ、前記変換未完了期間が前記第１基準期間を上回る場合に前記第１の故障判定処理の次の故障判定処理を実行させ、
前記次の故障診断処理は、前記第１基準時刻より遅い時刻とされる第２基準時刻を規定し、前記変換未完了期間と、前記変換未完了期間のうち最初のＡＤタイミングから起算して前記第２基準時刻に至る迄の第２基準期間とを比較し、前記変換未完了期間が前記第２基準期間を下回る場合に前記前記変換未完了情報を前記記憶回路へ格納させ、前記変換未完了期間が前記第２基準期間を上回る場合に前記故障判定情報を前記記憶回路へ格納させることを特徴とする請求項２又は請求項３に記載の負荷制御回路。