JP2008210006A - アナログ出力デバイス - Google Patents

アナログ出力デバイス Download PDF

Info

Publication number
JP2008210006A
JP2008210006A JP2007043871A JP2007043871A JP2008210006A JP 2008210006 A JP2008210006 A JP 2008210006A JP 2007043871 A JP2007043871 A JP 2007043871A JP 2007043871 A JP2007043871 A JP 2007043871A JP 2008210006 A JP2008210006 A JP 2008210006A
Authority
JP
Japan
Prior art keywords
value
readback
previous
output command
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007043871A
Other languages
English (en)
Other versions
JP4965280B2 (ja
Inventor
Shigeru Sugitani
滋 杉谷
Shinya Tada
真也 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007043871A priority Critical patent/JP4965280B2/ja
Publication of JP2008210006A publication Critical patent/JP2008210006A/ja
Application granted granted Critical
Publication of JP4965280B2 publication Critical patent/JP4965280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

【課題】出力指令値が連続して変化し続ける状況であっても、精度よく診断が可能なリードバック診断機能を具備したアナログ出力デバイスを得る。
【解決手段】上位CPUからの信号を受信してディジタルの出力指令値を出力すると共に、この出力指令値をアナログ信号に変換して出力する出力指令部1と、前記アナログ信号を取り込み、ディジタル値に変換して今回のリードバック信号として出力するリードバック回路5と、前回出力指令値と前回リードバック値に基づいて、リードバック信号の判定基準値を生成する判定値生成部S、及び、リードバック回路からの今回のリードバック値と判定基準値とを比較し、今回のリードバック値が、前回出力指令値と前回リードバック値とで設定された前記判定基準値の範囲内であれば正常と判定するリードバック診断部4を備えている。
【選択図】図1

Description

この発明は、例えばプラント制御用の電圧や電流を出力するアナログ出力機能を有するアナログ出力デバイスに関し、特に、リードバック信号による診断機能を備えたアナログ出力デバイスに関するものである。
従来のアナログ出力デバイスにおける出力信号のリードバック診断は、出力指令値とリードバック値を比較し,その差が許容範囲内でなければ異常と判断する。
リードバックはフィルタを介して行うため、出力指令値に対してリードバック値は遅れがあり、出力指令値変化後、ある期間は上記診断を実施せず,出力指令値が一定値となり、ある期間経過するとリードバック診断を実施する。(例えば、特許文献1参照)
特開平3−123818号公報(第1図)
従来の技術では、出力指令値が変動した後しばらくは出力指令値とリードバック値は一致しないため、出力指令値変動後十分時間が経過した後にリードバック診断を行っており、
出力指令値がある期間一定でなければリードバック診断を行うことができず、従って、出力指令値が連続して変化し続けるような状況では、アナログ出力デバイスのリードバック診断ができないという問題点を有するものであった。
この発明は、上記のような従来の問題点を解消するためになされたもので、出力指令値が連続して変化し続ける状況であっても、誤検知することなく、精度よく診断が可能なリードバック診断機能を具備したアナログ出力デバイスを提供することを目的とする。
この発明に係わるアナログ出力デバイスは、上位CPU(中央演算処理装置)からの信号を受信してディジタル値の出力指令値を出力すると共に、この出力指令値をアナログ信号に変換してアナログ出力部を介して対象機器に出力する出力指令部、対象機器へ出力される前記アナログ信号をアナログ入力部を介して読み込み、ディジタル値に変換して今回のリードバック信号として出力するリードバック回路、前記出力指令部が出力したディジタル出力指令値を前回出力指令値として保存する第1の保存領域(前回出力指令値領域)と、前記リードバック回路が出力するリードバック信号を前回リードバック値として保存する第2の保存領域(前回リードバック値領域)を有し、この前回出力指令値と前回リードバック値に基づいて、リードバック信号の判定基準値を生成する判定値生成部、および、前記リードバック回路からの今回のリードバック値と前記判定基準値とを比較し、今回のリードバック値が、前回出力指令値と前回リードバック値とで設定された前記判定基準値の所定範囲内であれば正常と判定するリードバック診断部を備えたものである。
この発明のアナログ出力デバイスによれば、前回リードバック値と前回出力指令値を基にリードバック値を予測することで、出力指令値変動の大きさに合わせて判定値の幅が変化するため、出力が連続して変動を続ける状況でも、誤検知無く、且つ、精度良くリードバック診断が可能なアナログ出力デバイスを得ることができる。
上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。
実施の形態1.
図1はこの発明の実施の形態1であるアナログ出力デバイスとしてのアナログ出力カードの要部を示す説明図で、上位CPU(中央演算処理装置)からの信号を受信してから、対象機器へアナログ信号を出力し、AI部(アナログ入力部)から読み込んだリードバック値を診断するまでの流れを図示したものである。
図1において、1はアナログ出力カードの出力指令部で、上位CPUからの信号を受信してディジタル値の出力指令値1−1を出力すると共に、この出力指令値1−1をアナログ信号に変換してAO部(アナログ出力部)を介して図示しない対象機器にアナログ信号を出力する。Sは、リードバック診断の判定基準値を算出する判定値生成部であって、前回のリードバック値1−2を保存する前回リードバック値領域2、および、前回の出力指令値1−3を保存する前回出力指令値領域3を有している。
4は、今回のリードバック値が正常か否かを判定するリードバック診断部、5は、対象機器へ出力されるアナログ信号をAI部を介して読み込み、ディジタル値に変換して今回のリードバック信号として出力するリードバック回路で、1−5は今回のリードバック値である。
次に動作について説明する。
(1) 上位CPUから信号を受信する出力指令部1は、出力指令値1−1のディジタル値をアナログ信号に変換し、カード外部へ出力するとともに、判定値生成部Sの前回出力指令値領域3にディジタル出力指令値1−1を入力し、前回出力指令値領域3でこれを保存する。
(2) AI部が読み込んだアナログ出力カードの出力信号であるアナログ信号を、リードバック回路5でディジタル値に変換し、このディジタル値に変換した値を今回のリードッバック値1−5として、リードバック診断部4に入力する。また、このリードッバック値1−5は判定値生成部Sの前回リードバック値領域2に供給され、前回リードバック値1−2として保存される
(3) リードバック診断部4は、判定値生成部Sの前回出力指令値1−3と前回リードバック値1−2、及び、リードバック回路5の今回のリードッバック値1−5を用いてリードバック診断を行う。
このときの判定基準は、今回のリードッバック値1−5が、前回リードバック値1−2と前回出力指令値1−3の間の値であるか否かをチェックするものであり、
<出力指令値上昇時>は、
(1−2)≦(1−5)≦(1−3)
<出力指令値下降時>は、
(1−3)≦(1−5)≦(1−2)
の範囲内であれば正常と診断するものである。
以上のように、この発明の実施の形態1のアナログ出力デバイスによれば、前回リードバック値と前回出力指令値を基にリードバック値を予測する(判定基準値を設定する)ことで、出力指令値変動の大きさに合わせて判定値の幅が変化するため、出力指令値が大きく変動している時は判定がゆるくなり、変動が小さい時は判定がきつくなる。そのため、出力が連続して変動を続ける状況でも、誤検知無く、且つ、出力の変動が小さい状況では精度良くリードバック診断が出来るという特徴がある。
実施の形態2.
この発明の実施の形態2を図2に基づいて説明する。
図2は、アナログ出力デバイスとしてのアナログ出力カードの要部を示す説明図であり、図中、図1との同一符号は、同一あるいは相当部分を示すものとする。
図2において、この実施の形態2が実施の形態1と異なるところは、リードバック値の遅れを1次遅れとみなし、判定値生成部Sが、前回の出力指令値2−3と前回のリードバック値2−2から、一次遅れの上下限値より今回のリードバック予測値(リードバック判定上下限値)2−4を生成し、この予測値(上下限値)2−4と今回のリードバック値2−6と比較した結果が予測値の許容範囲内の差であれば、正常と判断するようにしたことである。
以下、判定値生成部Sで生成した予測値(上下限値)2−4を利用したリードバック診断方法について詳述する。また、この時の出力指令値、リードバック値、一次遅れのリードバック予測値(リードバック判定上下限値)のイメージ図を図5に示す。
(1) 実施の形態1と同様に、上位CPUから信号を受信する出力指令部1は、出力指令値2−1のディジタル値をアナログ信号に変換し、カード外部へ出力すると共に、判定値生成部Sの前回出力指令値領域3にディジタル出力指令値2−1を入力し、前回出力指令値領域3でこれを保存する。
(2) AI部が読み込んだアナログ出力カードの出力信号であるアナログ信号を、リードバック回路5でディジタル値に変換し、このディジタル値に変換した値を今回のリードッバック値2−6とする。
判定値生成部Sは、出力指令部1の出力した前回の出力指令値2−3と、AI部が読み込んだ前回の出力リードバック値2−2から、一次遅れの上下限値より今回のリードバック予測値(リードバック判定上下限値)2−4を生成する。リードバック診断部4Aにおいて、今回のリードバック値2−6と比較した結果が、予測値(判定上下限値)2−4の許容範囲内の差であれば、正常と判断する。
以下にリードバック診断の判定式導出について説明する。
出力指令値はメインCPUの演算周期毎にステップ的に変化するため、リードバック値の遅れを1次遅れとみなす。
ステップ応答の1次遅れは以下の通り表される。
Figure 2008210006
ここで、
c:入出力カードの演算周期、T:リードバック回路の時定数
Bot:出力指令値のステップ変化前の値、Top:出力指令値のステップ変化後の値
Out1:出力指令値がステップ変化後、t1時間経過(インテリジェントIOの演算周期
数周期経過)した時点のリードバック値
Out2:出力指令値がステップ変化後、t1+c時間経過した時点のリードバック値
とすれば、リードバック値Out1とOut2は以下の通り表される。
Figure 2008210006
上記の通り、(Out2−Out1)/(Top−Out1)は、リードバック回路の時定数TとIOの演算周期cをハ゜ラメータとする固定値であるため、定数Kとする。
以上より、Out2 = (Top−Out1) K+Out1と算出される。
また、定数Kには下記の考慮が必要である。
・時定数とその精度/温度ドリフト
・適用コンデンサの精度/温度ドリフト
・適用抵抗の精度/温度ドリフト
・電圧出力のリードバック値は接続された負荷による遅れ
・アナログ電圧出力回路/アナログ電流出力回路の時定数と演算周期
よって、リードバック診断の判定式は以下の通りとなる。
(前OD−前RBが0以上の場合)
リードバック値<{[(前OD−前RB)×KS] + 前RB か 前RBの許容範囲 の小さい方}
リードバック値>{[(前OD−前RB)×KF] + 前RB か 前RBの許容範囲 の大きい方}
(前OD−前RBが0未満の場合)
リードバック値<{[(前OD−前RB)×KF] + 前RB か 前RBの許容範囲 の小さい方}
リードバック値>{[(前OD−前RB)×KS] + 前RB か 前RBの許容範囲 の大きい方}
ここで、
前OD:前回出力指令値
前RB:前回リードバック値
KS:応答が遅い側の係数
KF:応答が速い側の係数
である。
図5に示すように、実施の形態1の場合では、リードバック診断の判定値がcになるのに対し、実施の形態2においては、上記手法を用いることでリードバック予測値の間(aもしくはb)になり、リードバック値が、リードバック予測値の速い側と遅い側の間であれば正常と判断する。このことから実施の形態2においては、判定値に対して応答の遅れを考慮することで、出力が連続して変動する状況でも、実施の形態1よりも精度良く診断が出来るという特徴がある。
実施の形態3.
図3は、この発明の実施の形態3のアナログ出力カードの要部を示す説明図である。
なお、図中、図2との同一符号は、同一あるいは相当部分を示すものとし、重複説明は省略する。
この実施の形態3が実施の形態2と異なるところは、図3において、AI部が読み込んだアナログ信号に対し、ノイズ等の外部要因で値が変動した場合を考慮し、リードバック回路5の前段に、過去の一定範囲内のリードバック平均値を算出し移動平均処理を行うS/Wフィルタ7を設け、このS/Wフィルタ7のアナログ信号3−7をリードバック回路5でディジタル値に変換した値を今回のリードッバック値3−6とするよう構成したことである。
この実施の形態3の動作は、実施の形態2と同様であり、判定値生成部Sは、出力指令部1の出力した前回の出力指令値3−3とAI部が読み込んだ前回の出力リードバック値3−2から、一次遅れの上下限値より今回のリードバック予測値(リードバック判定上下限値)3−4を生成し、リードバック診断部4Aにおいて、今回のリードバック値3−6と比較した結果が判定値生成部Sで生成した判定値3−4の許容範囲内の差(図5に示すリードバック予測値内(aもしくはb)であれば、正常と判断する
ここで、実施の形態3においては、上記の通り、S/Wフィルタ7を設け、アナログリードバック信号の移動平均処理を行うため、実施の形態2に比し、ノイズへの耐力ができるため、外部要因で値が変動する状況でも誤検知なく診断することが出来るという特徴がある。
実施の形態4.
図4は、この発明の実施の形態4のアナログ出力カードの要部を示す説明図である。
なお、図中、図3との同一符号は、同一あるいは相当部分を示すものとし、重複説明は省略する。
この実施の形態4が実施の形態3と異なるところは、図4において、リードバック診断部4Bに、ノイズ等の外部要因でリードバック値が変動した場合を考慮し、リードバック診断を一定回数実施するリトライカウントを設けた点である。
この実施の形態4の動作は、基本的には実施の形態3と同様であり、上位CPUから信号を受信する出力指令部1の出力指令値4−1は、ディジタル値をアナログ信号に変換されカード外部へ出力されるとともに、判定値生成部Sの前回出力指令値領域3に入力され、前回出力指令値としてディジタル値が保存される。
AI部が読み込んだアナログ信号に対し、対ノイズ性を考慮し過去の一定範囲内のリードバック平均値を算出するS/Wフィルタ7を通した後、リードバック回路5でディジタル値に変換した値を今回のリードッバック値4―6とする。
判定値生成部Sは、出力指令部1の出力した前回の出力指令値4−3とAI部が読み込んだ前回の出力リードバック値4−2から、一次遅れの上下限値より今回のリードバック予測値(リードバック判定上下限値)4−4を生成し、今回のリードバック値4−6と比較した結果が判定値生成部Sで生成した判定値4−4の許容範囲内の差(図5に示すリードバック予測値内(aもしくはb)であれば、正常と判断する。
ここで、実施の形態4においては、ノイズ等の外部要因でリードバック値が変動した場合を考慮し、継続した異常を検知するためのリトライカウントをリードバック診断部4B
に設け、リードバック診断部4Bにおけるリードバック診断を一定回数実施するようにしている。
従って、この実施の形態4によれば、実施の形態3に比し、より一層ノイズへの耐力ができ、外部要因で値が変動する状況でも誤検知なく、且つ精度良く診断することが出来るという特徴がある。
この発明の実施の形態1におけるアナログ出力カードの要部を示す説明図である。 この発明の実施の形態2におけるアナログ出力カードの要部を示す説明図である。 この発明の実施の形態3におけるアナログ出力カードの要部を示す説明図である。 この発明の実施の形態4におけるアナログ出力カードの要部を示す説明図である。 この発明の実施の形態2〜4における出力指令値、リードバック値、一次遅れのリードバック予測値(上下限判定値)のイメージ図である。
符号の説明
1 出力指令部、S 判定値生成部、2 前回リードバック値領域、
3 前回出力指令値領域、4、4A、4B リードバック診断部、
5 リードバック回路、7 S/Wフィルタ

Claims (5)

  1. 上位CPU(中央演算処理装置)からの信号を受信してディジタル値の出力指令値を出力すると共に、この出力指令値をアナログ信号に変換してアナログ出力部を介して対象機器に出力する出力指令部、対象機器へ出力される前記アナログ信号をアナログ入力部を介して読み込み、ディジタル値に変換して今回のリードバック信号として出力するリードバック回路、前記出力指令部が出力したディジタル出力指令値を前回出力指令値として保存する第1の保存領域(前回出力指令値領域)と、前記リードバック回路が出力するリードバック信号を前回リードバック値として保存する第2の保存領域(前回リードバック値領域)を有し、この前回出力指令値と前回リードバック値に基づいて、リードバック信号の判定基準値を生成する判定値生成部、および、前記リードバック回路からの今回のリードバック値と前記判定基準値とを比較し、今回のリードバック値が、前回出力指令値と前回リードバック値とで設定された前記判定基準値の所定範囲内であれば正常と判定するリードバック診断部を備えたことを特徴とするアナログ出力デバイス。
  2. 前記判定値生成部は、前回出力指令値と前回リードバック値とで判定基準範囲を設定し、前記リードバック診断部は、今回のリードバック値が前回出力指令値と前回リードバック値の間にあれば正常と判定するようにしたことを特徴とする請求項1に記載のアナログ出力デバイス。
  3. 前記判定値生成部は、前回出力指令値と前回リードバック値から、以下の算式に基づいて、一次遅れの今回のリードバック予測値(リードバック判定上下限値)を算出し、前記リードバック診断部は、今回のリードバック値が前記予測値(上下限値)の許容範囲内であれば正常と判定するようにしたことを特徴とする請求項1に記載のアナログ出力デバイス。
    今回のリードバック予測値=(前OD−前RB)×K+前RB

    但し、前OD:前回出力指令値、前RB:前回リードバック値
    K:リードバック回路の時定数とアナログ出力デバイスの処理周期
    で決定される係数
  4. 前記リードバック回路の前段に、読み込んだアナログ信号に対して移動平均処理を行うS/Wフィルタを設けたことを特徴とする請求項3に記載のアナログ出力デバイス。
  5. 前記リードバック診断部に、リードバック値を判定する際に診断を複数回数実施するリトライカウントを追加したことを特徴とする請求項3または請求項4に記載のアナログ出力デバイス。
JP2007043871A 2007-02-23 2007-02-23 アナログ出力デバイス Active JP4965280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043871A JP4965280B2 (ja) 2007-02-23 2007-02-23 アナログ出力デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043871A JP4965280B2 (ja) 2007-02-23 2007-02-23 アナログ出力デバイス

Publications (2)

Publication Number Publication Date
JP2008210006A true JP2008210006A (ja) 2008-09-11
JP4965280B2 JP4965280B2 (ja) 2012-07-04

Family

ID=39786277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043871A Active JP4965280B2 (ja) 2007-02-23 2007-02-23 アナログ出力デバイス

Country Status (1)

Country Link
JP (1) JP4965280B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003717A (ja) * 2011-06-14 2013-01-07 Toshiba Mitsubishi-Electric Industrial System Corp プラント監視制御装置
US8670200B2 (en) 2012-02-23 2014-03-11 Hewlett-Packard Development Company, L.P. Servo pattern read-back signal processing for storage devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296437A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 入出力装置の故障判定方法
JPH01184501A (ja) * 1988-01-20 1989-07-24 Mitsubishi Electric Corp ディジタル制御装置
JPH03123818A (ja) * 1989-10-09 1991-05-27 Toshiba Corp アナログ出力機器の診断装置
JP2001034348A (ja) * 1999-07-23 2001-02-09 Yokogawa Electric Corp アナログ信号出力装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296437A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 入出力装置の故障判定方法
JPH01184501A (ja) * 1988-01-20 1989-07-24 Mitsubishi Electric Corp ディジタル制御装置
JPH03123818A (ja) * 1989-10-09 1991-05-27 Toshiba Corp アナログ出力機器の診断装置
JP2001034348A (ja) * 1999-07-23 2001-02-09 Yokogawa Electric Corp アナログ信号出力装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013003717A (ja) * 2011-06-14 2013-01-07 Toshiba Mitsubishi-Electric Industrial System Corp プラント監視制御装置
US8670200B2 (en) 2012-02-23 2014-03-11 Hewlett-Packard Development Company, L.P. Servo pattern read-back signal processing for storage devices

Also Published As

Publication number Publication date
JP4965280B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5901140B2 (ja) システムの高い可用性のためにセンサデータを補間する方法、コンピュータプログラム、システム。
JP5005814B2 (ja) バッテリーの長期特性予測システム及び方法
JPWO2006114871A1 (ja) データ収集装置及びゲートウェイ装置
JP3451554B1 (ja) 異常検出方法、異常検出装置および温度調節器
JP2004150439A (ja) 故障事象を判定する方法
WO2003001431A9 (en) Sensor fusion using self evaluating process sensors
KR102408426B1 (ko) 설비 노화 지수를 이용한 이상 감지 방법 및 장치
WO2020179264A1 (ja) 協調型学習システム及び監視システム
JP4965280B2 (ja) アナログ出力デバイス
JPWO2019012725A1 (ja) 電力変換装置、電力変換システム、および電力変換装置の運転方法
CN110462538B (zh) 信息处理装置、信息处理方法以及存储介质
JP6765769B2 (ja) 状態変動検出装置及び状態変動検出用プログラム
JP2002278621A (ja) プラント運転監視装置及び方法
US9519565B2 (en) Method for automatically monitoring at least one component of a physical system
JP7435071B2 (ja) 診断装置、診断方法およびプログラム
JP6347771B2 (ja) 異常診断装置、異常診断方法及び異常診断プログラム
JP7098494B2 (ja) 状態監視装置およびこれを用いた風力発電装置
JP4797831B2 (ja) 信号処理装置及び信号処理方法
EP3546892A1 (en) Voltage differential transducer (vdt) fault detection
JP2011128821A (ja) 二重化フィールド機器
US20150346065A1 (en) Limit based threshold estimation for prognostics and health management
KR20210014487A (ko) 전력변환기기의 온도 감지 데이터 처리 방법 및 장치
JP2019040439A (ja) 診断装置および方法
KR101013775B1 (ko) 결함 허용 방법 및 시스템
JP2005151304A (ja) アナログ/デジタルコンバータおよびそれを搭載したマイクロコンピュータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R151 Written notification of patent or utility model registration

Ref document number: 4965280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250