JP4661718B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP4661718B2 JP4661718B2 JP2006201960A JP2006201960A JP4661718B2 JP 4661718 B2 JP4661718 B2 JP 4661718B2 JP 2006201960 A JP2006201960 A JP 2006201960A JP 2006201960 A JP2006201960 A JP 2006201960A JP 4661718 B2 JP4661718 B2 JP 4661718B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- error
- command
- processing
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
請求項7記載の発明によれば、送信手段は、保持手段が複数種類のエラーによるエラー情報を保持していたとしても当該エラー情報の論理和を外部装置に対して送信するため、例えば複数種類のエラー情報を全て送信する構成に比較して送信情報の情報量を削減することができ、送信効率をより向上することができる。
図3は、A/D変換システムの電気的構成をブロック図により示している。この図3に示すように、A/D変換システム1は、外部装置としてのマイコン2と、A/D変換装置(本体)3とを備えて構成されている。マイコン2は、互いにバス4に接続されたCPU5とROM6とRAM7とDSP(Digital Signal Processor)8とを備えて構成される。なお、DSP8は、デジタルフィルタの機能を備えている。
図4に示すように、A/D変換器12は、制御回路13と、電源電圧VDDの電圧値を3以上の複数に分圧するための抵抗器14と、反転増幅器15と、制御回路13から選択信号SELが与えられることにより通電切替可能に構成されたスイッチ16〜18と、パルス位相差符号化回路19および20と、レジスタ21a〜21b,22a〜22c,23,24a〜24cと、減算器25と、補正係数演算器26と、加算器27と、デジタルフィルタ器28と、補正演算回路29とを備えて構成されている。
定められた所定レベルに対してアンダーフローとなる場合や、その最高レベルがオーバーフローとなる場合にフラグが立つようになっている。
図7(a)は、マイコンとA/D変換装置との間の通信時の通信コマンドの1フレームにおける各ビット毎の割り当ての説明を示しており、図7(b)は、準備処理時やA/D変換値のデータ転送(バースト転送)時の通信手順(シーケンス)を概略的に示している。
図7(b)に示すように、A/D変換装置3は、外部装置2から与えられるチップセレクト信号/CSがアクティブ(ロウ)とされることによって準備コマンドやAD値要求コマンド等のAD変換コマンド(コマンド)を受付可能になる。
図1および図2は、A/D変換装置3の処理動作をフローチャートによって示している。A/D変換装置3は、チップセレクト信号/CSがアクティブ(有効)とされると、コマンドの受信を待機する(ステップS1)。このとき、前述したように通常の通信手順では、マイコン2がチップセレクト信号/CSをアクティブ(有効)とした後、A/D変換装置3に対して準備コマンドを送信するようになっている。しかし、何らかの通信異常やその他の外来ノイズ等によってA/D変換装置3の処理回路9側でAD値要求コマンドや未定義コマンド等の異常コマンドを受信したと判定すると、処理回路9がこのエラー情報をメモリ9aに保持する(ステップS2)。このエラー情報は、異常コマンド受信エラーフラグとしてメモリ9a内に記憶保持される。
処理回路9は、準備処理が終了するとコマンドを受信待機する(ステップS13)。処理回路9は、AD値要求コマンドを受付けた場合(ステップS13:AD値要求コマンド)には、A/D変換部12によりA/D変換処理を行い(ステップS14)、AD値信号を応答信号として返信応答する(ステップS15)。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
ステップS13〜S17の処理で記憶されたエラーフラグを、チップセレクト信号/CSが一旦ノンアクティブ(無効)とされた後、再度アクティブ(有効)となった後にステップS5においてマイコン2側に送信する実施形態を示したが、チップセレクト信号/CSをノンアクティブとすることなく送信する構成に適用してもよい。
Claims (8)
- AD値要求コマンド等のコマンドを外部装置から受信する受信手段と、前記受信手段によりAD値要求コマンドを受信するとA/D変換処理するA/D変換手段と、前記受信手段の受信内容に応じて当該外部装置に対して応答信号を送信する送信手段とを備えたA/D変換装置において、
A/D変換装置本体がAD値要求コマンドを受信することで前記A/D変換手段がA/D変換処理動作し前記送信手段がA/D変換処理結果のみを応答信号として送信している最中にエラーが発生すると当該エラー情報を保持する保持手段を備え、
前記送信手段は、前記保持手段に保持されたエラー情報を応答信号として前記外部装置に対して送信することを特徴とするA/D変換装置。 - 前記A/D変換装置本体は、当該A/D変換装置本体の処理動作が有効とされ前記外部装置からA/D変換処理に係る準備指令をするための準備コマンドを前記受信手段により受信して当該準備コマンドを受け付けることで前記A/D変換処理に先立って当該A/D変換処理に係る準備処理を行うものであって、
前記送信手段は、前記保持手段に保持されたエラー情報を前記準備コマンドに対して応答するための応答信号に付して前記外部装置に対して送信することを特徴とする請求項1記載のA/D変換装置。 - 前記保持手段は、前記A/D変換装置本体の処理動作が有効とされ準備コマンドを受付可能な最中にエラーが発生すると当該エラー情報を保持し、
前記A/D変換装置本体が準備コマンドを受け付けると、前記送信手段は、前記保持手段に保持されたエラー情報を前記準備コマンドに対して応答するための応答信号に付して前記外部装置に対して送信することを特徴とする請求項2記載のA/D変換装置。 - 前記A/D変換装置本体は処理動作が周期的に有効/無効切替えされるものであって、
前記送信手段は、A/D変換装置本体の処理動作が無効から有効に切替えされる度に前記保持手段に保持されたエラー情報を応答信号として前記外部装置に対して送信することを特徴とする請求項1ないし3の何れかに記載のA/D変換装置。 - 前記A/D変換装置本体は処理動作が周期的に有効/無効切替えされるものであって、
前記保持手段は、A/D変換装置本体の処理動作が無効から有効切替えされる度毎に生じたエラーを前記切替した有効期間毎にエラー履歴情報として保持し、
前記送信手段は、前記保持手段が保持したエラー履歴情報を応答信号として前記外部装置に対して送信することを特徴とする請求項1ないし4の何れかに記載のA/D変換装置。 - 前記保持手段は、複数種類のエラーをエラー情報として保持可能に構成されていることを特徴とする請求項1ないし5の何れかに記載のA/D変換装置。
- 前記送信手段は、前記保持手段が複数種類のエラーによるエラー情報を保持していたとしても当該エラー情報の論理和を前記外部装置に対して送信することを特徴とする請求項6記載のA/D変換装置。
- 車両搭載用途に適用したことを特徴とする請求項1ないし7の何れかに記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201960A JP4661718B2 (ja) | 2006-07-25 | 2006-07-25 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006201960A JP4661718B2 (ja) | 2006-07-25 | 2006-07-25 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028912A JP2008028912A (ja) | 2008-02-07 |
JP4661718B2 true JP4661718B2 (ja) | 2011-03-30 |
Family
ID=39119070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006201960A Expired - Fee Related JP4661718B2 (ja) | 2006-07-25 | 2006-07-25 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661718B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206968A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Kokusai Electric Inc | 受信機 |
JP4525799B2 (ja) | 2008-06-17 | 2010-08-18 | 株式会社デンソー | エンジン制御装置 |
GB201117319D0 (en) * | 2011-10-06 | 2011-11-16 | Isis Innovation | Active pixel image sensor |
JP6499602B2 (ja) * | 2016-03-03 | 2019-04-10 | アズビル株式会社 | Ad変換結果読出回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03226800A (ja) * | 1990-01-31 | 1991-10-07 | Sony Corp | 音声データ再生方法 |
JP2005184118A (ja) * | 2003-12-16 | 2005-07-07 | Denso Corp | Ad変換器の故障検出装置 |
JP2007534272A (ja) * | 2004-04-21 | 2007-11-22 | ローズマウント インコーポレイテッド | 範囲エラー検出をともなうアナログ・デジタル変換器 |
-
2006
- 2006-07-25 JP JP2006201960A patent/JP4661718B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03226800A (ja) * | 1990-01-31 | 1991-10-07 | Sony Corp | 音声データ再生方法 |
JP2005184118A (ja) * | 2003-12-16 | 2005-07-07 | Denso Corp | Ad変換器の故障検出装置 |
JP2007534272A (ja) * | 2004-04-21 | 2007-11-22 | ローズマウント インコーポレイテッド | 範囲エラー検出をともなうアナログ・デジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP2008028912A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482956B2 (en) | Calibration apparatus for mismatches of time-interleaved analog-to-digital converter | |
JP4661718B2 (ja) | A/d変換装置 | |
US7755529B2 (en) | A/D Converter to convert an analog signal from a bridge circuit to a digital signal | |
US7932849B2 (en) | Method for achieving high-speed analog-to-digital conversion without degrading accuracy, and associated apparatus | |
US10122373B2 (en) | Analog to digital converter | |
EP3579419B1 (en) | Apparatus for determining calibration values of an adc | |
WO2018190401A1 (ja) | 数値化装置 | |
US10771078B2 (en) | Comparator offset calibration system and analog-to-digital converter with comparator offset calibration | |
JP6672742B2 (ja) | 信号制御装置 | |
TWI469530B (zh) | 用於編碼並發送來自類比數位轉換程序之數值的方法與電路 | |
JP4140530B2 (ja) | A/d変換回路装置及びa/d変換方法 | |
US10763883B2 (en) | Digital-to-analog converter with integrated comb filter | |
JP4665744B2 (ja) | A/d変換装置およびa/d変換システム | |
JP7396127B2 (ja) | 変換処理装置 | |
US20230318612A1 (en) | Analog-to-digital converting device and method of offset calibration | |
US9479186B1 (en) | Gain and offset correction in an interpolation ADC | |
JP2012253717A (ja) | Ad変換回路 | |
JP2001094395A (ja) | 移動平均フィルタ | |
JP2017207382A (ja) | 電子制御装置 | |
US4680774A (en) | Method and circuit for suppression of quantitizing noise ambiguities | |
JP5548744B2 (ja) | 信号変換装置 | |
JP2006138822A (ja) | エンコーダ位置検出回路 | |
JP6455052B2 (ja) | 半導体装置 | |
JP2008158312A (ja) | ピッチ推定器及びピッチ推定方法、並びに、自己相関演算器及び自己相関演算方法 | |
JP5921895B2 (ja) | 車両誘導システム、車両誘導方法および点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4661718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |