JP4665744B2 - A/d変換装置およびa/d変換システム - Google Patents

A/d変換装置およびa/d変換システム Download PDF

Info

Publication number
JP4665744B2
JP4665744B2 JP2005356423A JP2005356423A JP4665744B2 JP 4665744 B2 JP4665744 B2 JP 4665744B2 JP 2005356423 A JP2005356423 A JP 2005356423A JP 2005356423 A JP2005356423 A JP 2005356423A JP 4665744 B2 JP4665744 B2 JP 4665744B2
Authority
JP
Japan
Prior art keywords
conversion
command
signal
processing
given
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005356423A
Other languages
English (en)
Other versions
JP2007053720A (ja
Inventor
博之 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005356423A priority Critical patent/JP4665744B2/ja
Publication of JP2007053720A publication Critical patent/JP2007053720A/ja
Application granted granted Critical
Publication of JP4665744B2 publication Critical patent/JP4665744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリアル通信方式により外部装置に対して連続的にデータを出力可能に構成されたA/D変換装置およびA/D変換システムに関する。
この種のシリアル通信方式の一例として、特許文献1にはマスタ/スレーブの関係にある2つのマイコン間で双方向にデータ(メッセージ)をシリアル通信するシリアル通信方式が開示されている。
特開2000−253094号公報
従来より、例えば、車両内においてエンジンECUに係るノックコントロール時には、ノック信号を逐次比較型のA/D変換器により抽出している。この逐次比較型のA/D変換部は、一般に、コンパレータ、nビットのD/A変換器、逐次比較レジスタ、制御部から構成されている。A/D変換中にノック信号が変動すると、正確なA/D変換結果を得ることができないため、ノック信号をフィルタ処理して増幅し必ずサンプルホールドする必要がある。
しかし近年、より精巧で且つ素早い制御を必要としているため、ノック信号の波形形状を抽出して処理を行う必要が生じている。そこで、図10に示す回路を採用している。図8は、この回路による制御動作をフローチャートにより示しており、また、図9はこの処理動作をタイミングチャートにより示している。
図10に示すように、A/D変換装置1は、マイクロコンピュータ2を構成するCPU3からチップセレクト信号CS、クロック信号SCLK、受信信号RXを受信するようになっており、逆に、送信信号TX、ビジー信号BUSYを送信するようになっている。A/D変換装置1は、処理回路4およびこの処理回路4に接続されるA/D変換部5、レジスタ6を備えて構成されており、A/D変換部5は、8チャンネルのA/D変換外部入力端子1aからアナログ信号を入力し処理回路4から与えられる処理指示信号に基づいてA/D変換処理する。
このとき、処理指示信号は、AD変換処理用の入力チャンネルを選択するためのチャンネル選択信号(チャンネル選択コマンド)を含んでいる。尚、マイコン2は、CPU3と共にROM7およびRAM8等をバスライン9に接続して構成されている。
図8および図9において、CPU3から処理回路4に対してチップセレクト信号CSの有効信号(ロウレベル)が与えられることにより、その後、A/D変換装置1の処理回路4はコマンドを受付可能となる。この後、処理回路4は、クロック信号SCLKと同期してコマンドを受信信号RXとして受信する(図8のステップS1:図9のX1)。すると、処理回路4は、受け付けられたコマンドがAD変換コマンドであるか、AD変換コマンド以外の定義された処理コマンドであるか、それともそれ以外の未定義コマンドであるか、を判定する。尚、AD変換コマンド以外の処理コマンドとは、AD変換補正コマンド、レジスタ読出しコマンド、レジスタ書込みコマンド、等がこれに該当する。
このとき、処理回路4は、未定義コマンドであると判定すると、このコマンドを受け付けることなく再度コマンド受付可能な状態に移行するが、AD変換コマンド以外のコマンドを受付けた場合には、このコマンドの内容を解読しこれに相当するコマンド内容を例えば1コマンド後の所定タイミングで処理する(ステップS2)。
処理回路4は、ステップS1においてAD変換コマンドを受け付けたときには、予め選択されているチャンネルを選択し、温度補正、電圧オフセット補正等のAD変換準備をした(ステップS3)後に、AD変換処理を行う(ステップS4)。処理回路4は、この処理結果を送信信号TXとしてCPU3に対して送信する(図9のX2)。
このとき、CPU3からAD変換コマンドが連続的に処理回路4に対して送信されれば、その受付タイミングから例えば1コマンド遅れのタイミングで正常にAD出力されるが(図9のX1〜X7参照)、例えばCPU3からレジスタ書込コマンドが処理回路4に対して送信されると(図9のX8〜X10参照)、たとえ正常なAD入力信号が与えられていたとしても異常なAD出力がなされてしまう。したがって、これまで連続的なAD変換処理を必要としていない場合には問題はなかったものの、ノックコントロールに対しより精密な制御が必要とされてきたため、連続的なAD変換処理が必要となる場合には問題を生じてしまう。
本発明は、上記事情を鑑みてなされたもので、その目的は、A/D変換機能の連続性を向上できるようにしたA/D変換装置およびA/D変換システムを提供することにある。
請求項1記載の発明は、外部装置からAD変換コマンドを受付けるとその受付タイミング後にA/D変換処理を実行する機能と、前記外部装置から与えられる前記AD変換コマンド以外の処理コマンドを受付けるとその受付タイミング後に当該コマンドの内容を処理する機能を備えたA/D変換装置を対象としたものであって、AD変換手段は、クロック信号と同期したAD変換コマンドを一旦受付けた後、A/D変換処理を終了指示するための終了指示信号を受け付けるまで前記AD変換コマンド以外のコマンドをクロック信号と同期して受け付けたとしても当該コマンドの内容を処理することなくA/D変換処理を実行する。したがって、AD変換コマンドを一旦受付けた後は、A/D変換処理を終了指示するための終了指示信号を受け付けるまで、如何なるコマンドを受け付けたとしても当該コマンドの内容を処理することなくA/D変換処理を実行するため、A/D変換機能の連続性を向上することができる。

請求項2記載の発明は、請求項1記載の発明において、外部装置からコマンドが連続的に与えられると共に終了指示信号として一旦停止指示信号が連続的なコマンド群とコマンド群との間に周期的に与えられる装置を対象としたものである。この請求項2記載の発明によれば、カウント手段が一旦停止指示信号を受け付けると当該一旦停止指示信号のカウントを行い、送信手段がカウント値を周期的に外部装置に送信するため、外来ノイズ等の何らかの影響により終了指示信号となる一旦停止指示信号がA/D変換装置に与えられたとしても、この一旦停止指示信号のカウント値がA/D変換装置から外部装置に与えられることになり、外部装置では一旦停止信号が誤ってA/D変換装置に与えられているか否かを確認することができる。
請求項3記載の発明は、外部装置からAD変換コマンドとしてAD変換チャンネル選択コマンドが与えられることによりAD変換手段の入力チャンネルを選択切替えする機能を備えたA/D変換装置を対象としている。送信手段は、外部装置から与えられるAD変換チャンネル選択コマンドに対して応答する応答信号に対してカウント手段によるカウント値の情報を付加して外部装置に送信するため、カウント値を外部装置に伝達するための他の応答信号を別途用意する必要がなくなり、処理を迅速に行うことができる。
(第1の実施形態)
以下、本発明の第1の実施形態について、図1ないし図3を参照しながら説明する。尚、本実施形態の特徴部分は、A/D変換装置1の処理内容にあるため、構成要素の符号については前述説明と同一符号を付してその説明を行う。
図3に示すように、A/D変換システムAは、A/D変換装置1と当該A/D変換装置1に接続される外部装置としてのマイクロコンピュータ2とから構成されている。A/D変換装置1は、処理回路4と、この処理回路4に接続されるA/D変換部5、レジスタ6を備えて構成されている。A/D変換部5は、8チャンネルのA/D変換外部入力端子1aからA/D入力(アナログ信号を入力)し処理回路4から与えられる処理指示信号に基づいてA/D変換処理する。レジスタ6は、各種データを保持するように構成されており、処理回路4から与えられる処理指示信号により保持されたデータを読出可能に構成されていると共に、処理回路4から与えられる処理指示信号に基づいてデータを書込可能に構成されている。
処理回路4は、シリアル/パラレル変換機能とコントロール信号(制御信号)の処理機能とを備えている。処理回路4は、CPU3からチップセレクト信号CS、クロック信号SCLK、受信信号RXを受信すると共に、CPU3に対して送信信号TX、ビジー信号BUSYを送信する。尚、外部装置としてのマイコン2は、互いにバス9に接続されたCPU3とROM7とRAM8とを備えている。
このマイコン2がA/D変換装置1に対して与えるコマンドは、1コマンド16ビットの信号から構成されている。コマンドの命令体系は予め定められている。図1(b)に示すように、上位4ビットが命令自体を示す命令領域、次の下位3ビットがA/D変換部5のチャンネル指定領域として規定されている。尚、必要に応じて、命令領域やチャンネル指定領域以外にもデータ領域が設けられていても良い。
上記構成の作用について、図1および図2を参照しながら説明する。
図1(a)は、図8の従来例に代わるフローチャートを示している。また、図2は、図9の従来例に代わるタイミングチャートを示している。図2に示すように、A/D変換装置1は、CPU3から処理回路4に対してチップセレクト信号CSを有効とする信号が与えられると、その後、A/D変換装置1の処理回路4は各種コマンドを受付可能な待機状態となる。この後、処理回路4は、16ビットのクロック信号SCLKと同期してコマンドを受信信号RXとして受信する(図1のステップT1)。すると、処理回路4は、受け付けられたコマンドがAD変換コマンドであるか、AD変換コマンド以外の定義された処理コマンドであるか、それともそれ以外の未定義コマンドであるか、を判定する。ここで、AD変換コマンドとは、A/D変換部5に入力されるアナログ信号の入力チャンネルCh1〜Ch8の何れかを選択切替えするためのチャンネル選択コマンド(AD変換チャンネル選択コマンドに相当)や、A/D変換部5にてA/D変換処理を行った後のA/D変換値を要求するためのAD値要求コマンドが相当する。
このとき、処理回路4は、未定義コマンドであると判定すると、このコマンドを受け付けることなくステップT1に戻り再度コマンド受付可能な待機状態に移行するが、AD変換コマンド以外のコマンドを受付けた場合には、このコマンドの内容を解読し、これに相当するコマンド内容を1コマンド遅れの所定タイミングで処理し(図1のステップT2:図2のX1〜X7参照)、ステップT1に戻って処理を継続する。このAD変換コマンド以外の処理コマンドとしては、AD変換補正コマンド、レジスタ読み出しコマンド、レジスタ書き込みコマンド、等がこれに該当する。
AD変換補正コマンドは、A/D変換部5についてオフセット補正を指示するためのコマンドを示している。レジスタ読み出しコマンドは、レジスタ6に記憶保持されたデータを読み出し指示するためのコマンドである。レジスタ書き込みコマンドは、レジスタ6に対してデータを書き込むためのコマンドである。
処理回路4は、ステップT1においてAD変換コマンドとしてAD変換チャンネル選択コマンドを受け付けたときには、チャンネル指定領域に指定されたチャンネルを選択してAD変換部5に対してA/D変換指示信号を送信する。A/D変換部5は、このA/D変換指示信号を受信し、指定されたチャンネル(Ch1〜Ch8)を選択して切替え、温度補正、電圧オフセット補正等のAD変換準備処理を行う(ステップT3)。この後、処理回路4は、コマンドの受信を待機する(ステップT4)。
処理回路4は、コマンドを受信すると、受信したコマンドがAD変換コマンドであるか、終了コマンドであるか、その他の処理コマンドであるか、未定義コマンドであるか否かを判定し、そのコマンドの内容に基づいて処理を行う。この場合、その他の処理コマンドとは、レジスタ6に対する書き込み処理を表すレジスタ書込コマンド、レジスタ6に保持されたデータを読み出す処理を表すレジスタ読出コマンド、温度や電圧オフセットの補正を行うための補正指示コマンド、等が該当する。また、未定義コマンドも送信されるが、未定義コマンドとは、前述説明した処理コマンド以外のコマンドを示している。
具体的には処理回路4は、ステップT4において受信待機している最中に受信したコマンドがAD変換コマンドであるときには、そのままAD変換処理を行うようにAD変換処理指示信号をA/D変換部5に送信し、A/D変換部5は、A/D変換処理を実行する。このA/D変換処理は、本実施形態の特徴に関係しないため説明を省略するが、例えば特開平5−259907号公報に開示されたA/D変換方法を適用することができる。そして、このA/D変換処理の実行が終了したとしても再度ステップT4に戻りコマンドの受信を待機する。
また、処理回路4は、ステップT4において受信待機している最中に受信したコマンドがAD変換コマンド以外で且つ終了コマンド以外の場合、例えばその他の処理コマンドであるときにもそのままAD変換処理を行うようにAD変換処理指示信号をA/D変換部5に送信し、A/D変換部5は、前述と同様にA/D変換処理を実行する。これらのA/D変換処理の実行が終了したとしても、再度ステップT4に戻りコマンドの受信を待機する。
処理回路4は、ステップT4において受信待機している最中に受信したコマンドが終了コマンドである場合、AD変換処理指示信号をA/D変換部5に送信することなく、ステップT1に戻り再び待機状態とする。また、処理回路4は、ステップT4において受信待機している最中にチップセレクト信号CSが無効とされると(図2のX11)、同様にAD変換処理指示信号をA/D変換部5に送信することなく終了する。
したがって、A/D変換処理を終了指示するための終了コマンドを受付けるまでたとえAD変換コマンド以外のコマンドを受け付けたとしてもこのコマンドの内容を処理することなくA/D変換処理を継続することができる(図2のX8〜X10)。しかも、チップセレクト信号CSが無効とされていなければ、終了コマンド以外のコマンドを受け付けてもA/D変換処理を継続することができる。尚、これらの終了コマンドやチップセレクト信号CSの無効信号が終了指示信号に相当する。
本実施形態によれば、処理回路4は、AD変換コマンドを一旦受付けた後、A/D変換処理を終了指示するための終了コマンドやチップセレクト信号CSの無効信号を終了指示信号として受け付けるまでAD変換コマンド以外のコマンドを受け付けたとしても当該コマンドの内容を処理することなく、A/D変換部5がA/D変換処理を継続実行するため、A/D変換機能の連続性を向上することができる。
(第2の実施形態)
図4ないし図7は、本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、連続的に与えられるコマンド群とコマンド群との間に定期的に一旦停止指示信号が与えられるA/D変換装置に適用し、A/D変換装置側で当該一旦停止指示信号のカウントを行い、当該カウント値をマイコン側に送信するように構成したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
A/D変換部5には、A/D変換入力端子1aから信号入力される増幅器と共にこの増幅器の出力側にクランプ回路(何れも図示せず)が設けられており、A/D変換部5はA/D変換された結果(A/D変換結果)が上限値/下限値を超えたか否かを検出可能に構成されている。
図4(a)は、本実施形態においてマイコンから送信されるAD変換コマンド(受信信号(RX))の内容を示すと共に、当該AD変換コマンドに応答するための応答信号(送信信号(TX))の内容を示している。本実施形態に係るAD変換コマンドは、チャンネル選択コマンド(AD変換チャンネル選択コマンドに相当)と、AD値要求コマンドとからなっており、A/D変換装置1はこれらの選択もしくは要求コマンドしか受け付けない。
以下、A/D変換装置1が受信するAD変換コマンドの内容とその応答信号の送信内容を順に説明する。A/D変換装置1が受信するチャンネル選択コマンドは、最上位ビット(MSB)から3ビットが例えば「100」で固定的に命令領域として設定されると共に、4ビット目がA/D変換時の増幅器のゲインGの切換を示す領域である。この次の3ビットの領域は、チャンネルchを指定するための領域CHを示しており、次のビットから最下位ビットまでは無効ビット(図ではアスタリスク「*」で表記)とされている。
逆にこのチャンネル選択コマンドに対する応答信号は、最上位ビットから7ビットが受信信号と同様の領域を示していると共に、その下位ビット領域に対してクランプフラグCLPF、CSカウンタ領域、エラービットEが設けられている。
クランプフラグCLPFは、A/D変換された結果が上限値/下限値を超えたか否かを示すフラグであり、このフラグがマイコン2に送信されるとマイコン2側ではA/D変換結果がクランプされたか否かを判別することができる。
CSカウンタ領域は、チップセレクト信号/CSの立ち上がりを計数したその計数結果を送信するための領域を示しており詳細は後述する。またエラービットEは、A/D変換装置1側で生じた何らかのエラーをコード化してマイコン2側に送信するための領域を示している。
AD値要求コマンドは、その命令領域(上位4ビット)において「001*」(アスタリスク「*」は無効ビット)と設定されており、その他のビットは無効ビットで設定されている。またその応答信号は、全16ビットからなるAD変換値である。
図4(b)は、マイコンおよびA/D変換装置間の通信処理の流れを模式的に示している。尚、チップセレクト信号/CSはロウアクティブである。
チップセレクト信号/CSが有効とされた後、マイコン2からA/D変換装置1にチャンネル選択コマンド(図4(b)では「選択」と表記)が連続的に与えられる。すると、チャンネル選択コマンドに応答する応答信号(図4(b)では「応答」と表記)がそれぞれのチャンネル選択コマンドに対応してマイコン2に与えられる。このように連続的な通信処理を行うと同時にA/D変換部5ではチャンネル選択を行い、さらにA/D変換のオフセットレベルの調整が行われる。
チャンネル選択が行われると共にA/D変換のオフセットレベルの調整が行われた後、マイコン2からAD値要求コマンド(図4(b)では「AD値要求」と表記)が連続的にA/D変換装置1に与えられる。A/D変換装置1は、これら連続的に与えられるAD値要求コマンドに応答する応答信号としてそれぞれAD変換値をマイコン2に対して送信する。ここで連続的に与えられるAD変換コマンド(チャンネル選択コマンド,AD値要求コマンド)がコマンド群に相当する。
マイコン2は、チップセレクト信号/CSを周期的に無効とするようになっている。チップセレクト信号/CSを無効とする周期Tは、マイコン2に与えられるクランクの回転数信号(図示せず)に応じて変化するもので、マイコン2がその処理速度や記憶容量に応じて決定する。これはマイコン2側のRAM8等に記憶される記憶容量が対応しきれない場合や、CPU3に与えられたAD変換値の処理速度が追いつかない場合があるためであり、CPU3が周期的に連続したAD変換値を取り込み、この内容を順次処理することで処理負担の軽減および処理速度の向上が図られている。
図5は、A/D変換装置の処理回路が行う処理動作の一部を概略的に示している。この図5に示すように、電源が投入されると、処理回路4は、変数Nを0とした(ステップU1)後、チップセレクト信号/CSの立ち上がりエッジを常時検出して検出されるたびにカウントする(ステップS2およびS3)。すなわち、処理回路4は、カウント手段として機能する。
図6(a)および図6(b)は、本実施形態の特徴部分に係るタイミングチャートを概略的に示している。図6(a)および図6(b)において、システムリセット信号/RESBは、システム全体をリセットするための信号でありロウアクティブである。
この図6(a)に示すように、電源が投入されシステムリセット信号/RESBが無効とされ、チップセレクト信号/CSが立ち下がり有効とされると、A/D変換装置1はAD変換コマンドを受付可能になるとともに、処理回路4がチップセレクト信号/CSの立ち上がりエッジを検出可能となる。
このとき、処理回路4がCPU3に対して応答信号として応答するときには、ビジー信号BUSYがアクティブとされている状態で、前回のコマンドの次のコマンドが送信されるクロック信号SCLKに同期して応答する(図2のTX参照)。このとき処理回路4は、チップセレクト信号/CSのエッジをカウントしたCSカウンタ値を含めてCPU3に応答する。
例えば、図6(a)に示すように、チップセレクト信号/CSが立ち下がって応答するときには、CSカウンタ値を「000」とした応答信号として応答する(図6(a)の(1)参照)。この後、マイコン2から周期的にA/D変換装置1に対してチップセレクト信号/CSの無効信号が与えられると(図6(a)の(2)参照)、このときのチップセレクト信号/CSの立ち上がりエッジを検出し、図5のステップU3においてCSカウント値を1とする。
A/D変換装置1の処理回路4は、このCSカウント値を「001」として応答信号として応答する(図6(a)の(3)参照)。この後、マイコン2から周期的にチップセレクト信号/CSが与えられるたびにチップセレクト信号/CSの立ち上がりを検出してCSカウント値をインクリメントし、応答信号として応答する。
この場合、図6(b)に示すように、CSカウント値が「111」となった後、さらにチップセレクト信号/CSの立ち上がりエッジが検出されると、CSカウンタ値がオーバーフローする(図6(b)の(6)参照)が、このとき、CSカウント値を「000」と戻して応答信号として応答する(図6(b)の(7)参照)。このようにして処理回路4は、マイコン2に対してカウント値を送信する処理を行う。
図7は、これらの一連の処理が繰り返されたときに生じる不具合とその対策を示している。このA/D変換装置1は、車両に搭載されるため機械的な外来ノイズに晒されてしまうことがある。すると、マイコン2とA/D変換装置1との間を接続するチップセレクト信号/CSの信号線に対して外来ノイズの影響により急峻な電圧が印加される場合がある。この場合、チップセレクト信号/CSの信号線電圧が例えば1μs以上の時間「ハイ」状態になると(図7の(9)参照)、A/D変換装置1はAD値要求コマンドを受け付けていたとしても、マイコン2との間の通信処理を停止してしまう。これは、チップセレクト信号/CSの無効信号をマイコン2側から送信していないにも関わらずA/D変換装置1がこのチップセレクト/CSの無効信号を受信したことに伴う通信処理エラーである。尚、図7に示すように、ビジー信号BUSYが「ロウ」レベルとなっているときには、A/D変換装置1側からマイコン2に対してAD変換値の応答信号を与えることができない。したがって、外来ノイズにより通信停止してしまう。
このとき処理回路4は、この外来ノイズに起因するチップセレクト信号/CSの立ち上がりを検出してカウントする(図7の(9)参照)。その後、マイコン2のCPU3が周期的(定期的)にチップセレクト信号/CSの無効信号をA/D変換装置1に与えると、A/D変換装置1の処理回路4はこのチップセレクト信号/CSの立ち上がりをさらにカウントし(図7の(10)参照)、このCSカウント値を応答信号としてCPU3に送信する。
すると、A/D変換装置1の処理回路4は、前回のCSカウント値「000」に比較して+2されたCSカウント値「002」を応答信号としてCPU3に与えることになるため、CPU3はこのCSカウント値を参照することにより、チップセレクト信号/CSの信号線に与えられた外来ノイズの影響を検出することができる。この場合、マイコン2は、前回のAD変換値群による演算処理を停止し、AD変換値群による処理を無効とすることができる。
以上説明したように、本実施形態によれば、A/D変換装置1の処理回路4は、一旦停止指示信号としてチップセレクト信号/CSの無効信号を周期的に受け付けると、この無効信号をカウントし、CSカウント値としてCPU3に周期的に送信するようになっているため、外来ノイズによりチップセレクト信号/CSの無効信号がA/D変換装置1の処理回路4に与えられたとしても、このCSカウント値がA/D変換装置1から応答信号としてマイコン2に与えられることになり、マイコン2ではチップセレクト信号/CSが誤ってA/D変換装置1の処理回路4に与えられているか否かを判定することができる。
また、処理回路4はチャンネル選択コマンドの応答信号に付加してCSカウント値の情報をCPU3に送信するようになっているため、CSカウント値をマイコン2に伝達するための他の応答信号を別途用意する必要がなくなり、処理を迅速に行うことができる。
本発明の第1の実施形態の処理動作を示す(a)フローチャート、(b)コマンドの命令体系図 処理動作を示すタイミングチャート 概略的なブロック構成図 本発明の第2の実施形態に係り(a)AD変換コマンドとその応答信号の各ビットの内容を説明する説明図、(b)AD変換コマンドとその応答信号の通信処理のタイミングチャート 処理回路の動作を示すフローチャート (a)および(b)は処理回路の動作を詳細に示すタイミングチャート(その1およびその2) 処理回路の動作を詳細に示すタイミングチャート(その3) 従来例を示す図1(a)相当図 図2相当図 図3相当図
符号の説明
図面中、1はA/D変換装置、2はマイクロコンピュータ(外部装置)、4は処理回路、5はA/D変換部(AD変換手段)を示す。

Claims (4)

  1. 外部装置から与えられるAD変換コマンドを受付けるとその受付タイミング後にA/D変換処理を実行する機能と、前記外部装置から与えられる前記AD変換コマンド以外のコマンドを受付けるとその受付タイミング後に当該コマンドの内容を処理する機能とを備えたA/D変換装置において、
    クロック信号と同期した前記AD変換コマンドを一旦受付けた後、A/D変換処理を終了指示するための終了指示信号を受付けるまで前記AD変換コマンド以外のコマンドを前記クロック信号と同期して受け付けたとしても当該コマンドの内容を処理することなくA/D変換処理を実行するAD変換手段を備えたことを特徴とするA/D変換装置。
  2. 前記外部装置から前記コマンドが連続的に与えられると共に前記終了指示信号として一旦停止指示信号が前記連続的なコマンド群とコマンド群との間に周期的に与えられるように構成された装置であって、
    前記一旦停止指示信号を受け付けると当該一旦停止指示信号のカウントを行うカウント手段と、
    前記カウント手段によるカウント値を周期的に前記外部装置に送信する送信手段とを備えたことを特徴とする請求項1記載のA/D変換装置。
  3. 前記外部装置から前記AD変換コマンドとしてAD変換チャンネル選択コマンドが与えられることにより前記AD変換手段の入力チャンネルを選択切替えする装置であって、
    前記送信手段は、前記外部装置から与えられるAD変換チャンネル選択コマンドに対して応答する応答信号に前記カウント手段によるカウント値の情報を付加して前記外部装置に送信することを特徴とする請求項2記載のA/D変換装置。
  4. 請求項1ないし3の何れかに記載のA/D変換装置と、前記外部装置としてのマイクロコンピュータとにより構成されたことを特徴とするA/D変換システム。

JP2005356423A 2005-07-20 2005-12-09 A/d変換装置およびa/d変換システム Expired - Fee Related JP4665744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005356423A JP4665744B2 (ja) 2005-07-20 2005-12-09 A/d変換装置およびa/d変換システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005209874 2005-07-20
JP2005356423A JP4665744B2 (ja) 2005-07-20 2005-12-09 A/d変換装置およびa/d変換システム

Publications (2)

Publication Number Publication Date
JP2007053720A JP2007053720A (ja) 2007-03-01
JP4665744B2 true JP4665744B2 (ja) 2011-04-06

Family

ID=37917831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005356423A Expired - Fee Related JP4665744B2 (ja) 2005-07-20 2005-12-09 A/d変換装置およびa/d変換システム

Country Status (1)

Country Link
JP (1) JP4665744B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324811A (ja) * 1993-03-19 1994-11-25 Nippondenso Co Ltd 内燃機関用a/d変換制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324811A (ja) * 1993-03-19 1994-11-25 Nippondenso Co Ltd 内燃機関用a/d変換制御装置

Also Published As

Publication number Publication date
JP2007053720A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
KR20100083766A (ko) 시리얼데이터통신시스템 및 시리얼데이터통신방법
US20180287623A1 (en) Analog to digital converter
JP4665744B2 (ja) A/d変換装置およびa/d変換システム
JP4661718B2 (ja) A/d変換装置
EP1515235A1 (en) Error decoding circuit, data bus control method and data bus system
JP4012907B2 (ja) 非同期伝送方法及びその回路
US8151131B2 (en) Signal synchronization method and signal synchronization circuit
JP4895865B2 (ja) コントローラ装置、ライン同期エラー判定方法、及び画像処理装置
KR20020070860A (ko) 아날로그/디지털 변환기, 그것의 신호 처리 방법 및마이크로컴퓨터
KR100825727B1 (ko) 직렬 버스를 이용한 아날로그 신호의 디지털 변환 데이터수집 장치 및 그 방법
JP5804930B2 (ja) シリアル通信方法、通信装置、およびシリアル通信システム
JP4086250B2 (ja) 画像処理装置
JP5548443B2 (ja) 画像処理装置及びその制御方法
JP5548744B2 (ja) 信号変換装置
JP2008125003A (ja) 遅延補正システム。
JP2019033424A (ja) 通信装置及び通信システム
JP4556488B2 (ja) resync装置
JP2005267580A (ja) 同期シリアル通信の異常チェック方法
JP6984422B2 (ja) 信号処理装置および信号処理装置の制御方法
JP4915192B2 (ja) 非同期送受信回路
EP1926024B1 (en) Serial communication control system
KR100440975B1 (ko) 직렬 데이터 전송방법 및 장치
JP4762525B2 (ja) 遠方監視制御装置
US20050289273A1 (en) Communication apparatus using inter integrated circuit bus and communication method thereof
JP2009054033A (ja) センサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4665744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees