KR100440975B1 - 직렬 데이터 전송방법 및 장치 - Google Patents

직렬 데이터 전송방법 및 장치 Download PDF

Info

Publication number
KR100440975B1
KR100440975B1 KR10-2002-0048970A KR20020048970A KR100440975B1 KR 100440975 B1 KR100440975 B1 KR 100440975B1 KR 20020048970 A KR20020048970 A KR 20020048970A KR 100440975 B1 KR100440975 B1 KR 100440975B1
Authority
KR
South Korea
Prior art keywords
data
control data
modified
control
bits
Prior art date
Application number
KR10-2002-0048970A
Other languages
English (en)
Other versions
KR20040016687A (ko
Inventor
이종승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0048970A priority Critical patent/KR100440975B1/ko
Publication of KR20040016687A publication Critical patent/KR20040016687A/ko
Application granted granted Critical
Publication of KR100440975B1 publication Critical patent/KR100440975B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

직렬 데이터 전송방법 및 장치가 개시된다. 이 방법은, 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하여 저장하는 단계, 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 판단하는 단계, 어느 하나의 장치에 대하여 수정된 제어가 요구된다고 판단되면 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하는 단계, 이전에 논리합 연산된 후 변환된 데이터들 중에서 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 수정된 독립 제어 데이터와 논리합 연산하는 단계 및 논리합 연산된 결과로부터 직렬 데이터를 생성하는 단계를 특징으로 한다. 그러므로 본 발명에 따르면, 마이크로 제어부에서 각 장치들에 보내지는 제어 데이터들에 대해 마이크로 제어부의 수정된 제어 지시를 정확히 반영하도록 하고, 제어 데이터들의 충돌을 방지하여 각각의 장치를 효과적으로 제어 할 수 있도록 한다.

Description

직렬 데이터 전송방법 및 장치{Method and apparatus for transmission of serial data}
본 발명은 마이크로 제어부(MCU: Micro Control Unit)에서 제어 데이터들을 이용하여 다수의 장치를 제어하는 것에 관한 것으로, 특히 직렬 데이터를 전송하는 직렬 데이터 전송방법 및 장치에 관한 것이다.
종래에 마이크로 제어부가 다수의 장치를 제어하기 위해서는 다음과 같은 과정을 통해 제어하였다. 마이크로 제어부는 각각의 장치들에 대한 제어 데이터를 생성한다.
도 1은 종래의 직렬 데이터 전송방법을 설명하기 위한 각 장치의 제어 데이터 저장 및 수정의 일 예를 나타내는 도면이다.
예를 들어, 제어 대상이 되는 장치 A, B 및 C가 존재한다면, 마이크로 제어부가 이 장치들에 대한 제어 데이터를 생성하고 저장한다. 이러한 장치별 제어 데이터는 각각 구별되어 독립적으로 저장되어 있는 것이 아니라, 도 1의 (a)에 도시된 바와 같이 장치 A를 제어하는 ① 제어 데이터, 장치 B를 제어하는 ② 제어 데이터 및 장치 C를 제어하는 ③ 제어 데이터들이 서로 인접하여 통합 제어 데이터를 형성하고 있다. 각각의 제어 데이터들로 이루어진 통합 제어 데이터는 각 장치 중에서 어느 하나의 장치가 이전에 제어된 것과는 다르게 제어되어야 한다고 했을 때에 마이크로 제어부에 의해 읽혀진다. 읽혀진 통합 제어 데이터는 그 중에서 이전에 제어된 것과는 다르게 제어되어야 하는 어느 하나의 장치에 대한 제어 데이터부분만이 수정된다. 도 1의 (b)는 읽혀진 통합 제어 데이터 중에서 ① 제어 데이터가 수정된 일 예를 나타낸 것이고, 도 1의 (c)는 읽혀진 통합 제어 데이터 중에서 ② 제어 데이터가 수정된 일 예를 나타낸 것이다. 이렇게 수정된 통합 제어 데이터가 직렬 데이터로 변환되어 전송되면, 전송된 직렬 데이터에 포함된 각 장치별 제어 데이터에 대한 해석이 이루어짐으로써 각각의 장치들을 제어할 수 있다.
그러나, 종래와 같이 다수의 장치를 제어하는 통합 제어 데이터는 다음과 같은 문제점이 있다. 예를 들어, 마이크로 제어부가 장치 A를 이전과 다르게 제어하기 위해서 도 1의 (a)에 도시된 통합 제어 데이터를 읽어들인다. 그런데 통합 제어 데이터 중의 장치 A를 제어하는 ① 제어 데이터가 수정되기 전에, 마이크로 제어부가 장치 B를 이전과 다르게 제어하기 위하여 다시 통합 제어 데이터를 읽어들일 수 있다. 이 후에, 장치 A를 제어하기 위한 ① 제어 데이터가 수정되어 도 1의 (b)에 도시된 바와 같은 통합 제어 데이터가 마련되고, 이 통합 제어 데이터가 직렬 데이터로 변환되어 장치 A, B 및 C로 전송되어, 장치 A는 수정된 ① 제어 데이터에 의해 제어되고 장치 B 및 C는 이전의 ② 제어 데이터 및 ③ 제어 데이터 그대로 전송되었으므로 이전의 제어 동작을 수행하게 된다. 한편, 장치 B를 제어하기 위한 ② 제어 데이터도 수정되어 도 1의 (c)에 도시된 바와 같은 통합 제어 데이터가 마련되고, 이 통합 제어 데이터가 직렬 데이터로 변환되어 장치 A, B 및 C로 전송되어, 장치 B는 수정된 ② 제어 데이터에 의해 제어되고 장치 A 및 C는 이전의 ① 제어 데이터및 ③ 제어 데이터 그대로 전송되었으므로 이전의 제어 동작을 수행하게 된다. 종래 기술에서는 각 장치가 별도로 제어되는 관계로 통합 제어 데이터를 거의동시에 읽어들임으로써, 전술한 상황이 발생한다. 마이크로 제어부가 의도했던 제어 동작은 수정된 ① 제어 데이터에 의해 장치 A를 제어하고 수정된 ② 제어 데이터에 의해 장치 B를 제어하려고 한 것이지만, 도 1의 (c)에 도시된 바와 같이 ① 제어 데이터가 수정되기 전의 제어 데이터로서 전송됨으로써 수정되어 제어되어야 할 장치 A가 다시 이전의 제어 동작으로 되돌아간다는 문제점이 있다.
또한, 직렬 데이터가 제어 데어터 별로 시간 지연 없이 전송되는 관계로 제어 데이터들 간에 충돌이 일어날 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 마이크로 제어부에서 각 장치들에 보내지는 제어 데이터들에 대해 마이크로 제어부의 수정된 제어 지시를 정확히 반영하도록 하고, 제어 데이터의 충돌을 방지하는 직렬 데이터 전송방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 전술한 직렬 데이터 전송방법을 수행하는 직렬 데이터 전송장치를 제공하는데 있다.
도 1은 종래 직렬 데이터 전송방법을 설명하기 위한 각 장치의 제어 데이터 저장 및 수정에 대한 일 예를 나타내는 도면이다.
도2는 본 발명에 의한 직렬 데이터 전송방법을 설명하기 위한 플로우차트이다.
도 3은 본 발명에 의한 제어 데이터의 저장, 수정 및 논리합 연산된 일 예를 나타내는 도면이다.
도 4는 본 발명에 의해 생성된 직렬 데이터의 생성된 일 예를 나타내는 도면이다.
도 5는 도 2에 도시된 본 발명에 의한 직렬 데이터 전송방법을 수행하는 본 발명에 의한 직렬 데이터 전송장치를 설명하기 위한 블록도이다.
〈도면의 주요 부호에 대한 간단한 설명〉
100: 데이터 부가 처리부 110: 제어명령 감지부
120: 데이터 수정 처리부 130: 비트별 논리합부
140: 직렬 데이터 생성부 150: 데이터 변환 처리부
160: 데이터 시간 지연부
상기의 과제를 이루기 위해, 본 발명에 따른 직렬 데이터 전송방법은 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하여 저장하는 단계, 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 판단하는 단계, 어느 하나의 장치에 대하여 수정된 제어가 요구된다고 판단되면 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는독립 제어 데이터를 수정하는 단계, 이전에 논리합 연산된 후 변환된 데이터들 중에서 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 수정된 독립 제어 데이터와 논리합 연산하는 단계 및 논리합 연산된 결과로부터 직렬 데이터를 생성하는 단계로 이루어짐이 바람직하다.
상기의 다른 과제를 이루기 위해, 직렬 데이터 전송장치는 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하고 생성된 독립 제어 데이터들을 저장하는 데이터 부가 처리부, 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 감지하고 감지된 결과를 출력하는 제어명령 감지부, 감지된 결과에 응답하여 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하고 수정된 독립 제어 데이터를 출력하는 데이터 수정 처리부, 이전에 논리합 연산된 후 변환된 데이터들 중에서 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 수정된 독립 제어 데이터와 논리합 연산하고 논리합 연산된 결과를 출력하는 비트별 논리합부, 논리합 연산된 결과로부터 직렬 데이터를 생성하고 생성된 직렬 데이터를 출력하는 직렬 데이터 생성부 및 다수의 장치들을 제어하기 위해 이전에 전송된 논리합 연산된 결과로부터 다수의 장치별 제어 데이터들을 각각 구분하여 0 비트로 변환시키고 변환시킨 0비트에 0비트로 변환되지 아니한 나머지 제어 데이터들을 부가하여 변환된 데이터들을 출력하는 데이터 변환 처리부로 구성됨이 바람직하다.
이하, 본 발명에 의한 직렬 데이터 전송방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 직렬 데이터 전송방법을 설명하기 위한 플로우차트로서, 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하고(제10 ~ 14 단계들), 수정된 독립 제어 데이터와 이전에 논리합 연산되어 변환된 데이터를 논리합 연산하여 직렬 데이터를 생성하고 각 장치별 제어 데이터들에 대해 시간 지연을 시키는 단계(제16 ~ 제20 단계들)로 이루어진다.
도 3은 본 발명에 의한 제어 데이터의 저장, 수정 및 논리합 연산된 일 예를 나타내는 도면이다. 여기서, 장치 A를 제어하는 ① 제어 데이터, 장치 B를 제어하는 ② 제어 데이터 및 장치 C를 제어하는 ③ 제어 데이터들이 각각 독립적으로 마련되어있다.
도 4는 본 발명에 의해 생성된 직렬 데이터의 생성된 일 예를 나타내는 도면이다.
먼저, 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하여 저장한다(제10 단계). 도 3에 도시된 (a), (b) 및 (c)는 각각 장치 A, B 및 C에 대한 독립 제어 데이터들이 저장된 것을 나타낸다. 종래의 제어 데이터는 도 1의 (a)에서 보는 바와 같이, 장치 3개를 제어하는 3개의 제어 데이터가 통합되어 있었다. 그러나 도 3에 도시된 (a)는 장치 A의 ① 제어 데이터에 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터들의 데이터 비트수에 해당하는 만큼의 0 비트가 각각 부가되어 함께 저장되어 있는 독립 제어 데이터를 나타낸 것이다. 또한, 도 3에 도시된 (b)는 장치 B의 ② 제어 데이터에 장치 A의① 제어 데이터 및 장치 C의 ③ 제어 데이터들의 데이터 비트수에 해당하는 만큼의 0 비트가 각각 부가되어 함께 저장되어 있는 독립 제어 데이터를 나타낸 것이다. 또한, 도 3에 도시된 (c)는 장치 C의 ③ 제어 데이터에 장치 A의 ① 제어 데이터 및 장치 B의 ② 제어 데이터들의 데이터 비트수에 해당하는 만큼의 0 비트가 각각 부가되어 함께 저장되어 있는 독립 제어 데이터를 나타낸 것이다.
제10 단계 후에, 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 판단한다(제12 단계). 만일, 제어 대상이 되는 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되지 않는다고 판단되면, 수정된 제어가 요구되는가를 계속적으로 판단한다.
그러나, 어느 하나의 장치에 대하여 수정된 제어가 요구된다고 판단되면, 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정한다(제14 단계). 예를 들어, 장치 A의 ① 제어 데이터가 수정될 것이 요구된다면, 도 3의 (d)에 도시된 바와 같이 장치 A의 ① 제어 데이터가 수정되고 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터가 위치해야 하는 곳에는 0 데이터 상태를 유지하도록 하는 수정된 독립 제어 데이터를 형성한다.
제14 단계 후에, 이전에 논리합 연산된 후 변환된 데이터들 중에서 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 수정된 독립 제어 데이터와 논리합 연산한다(제16 단계). 이전에 논리합 연산된 후 변환된 데이터들이라 함은, 다수의 장치들을 제어하기 위해 이전에 다수의 장치로 전송된 논리합 연산된 결과로부터 다수의 장치별 제어 데이터들이 각각 구분되어 0 비트로 변환되고, 변환된 0 비트에 0 비트로 변환되지 아니한 나머지 제어 데이터들이 부가된 것을 말한다. 예를 들어, 이전에 논리합 연산된 결과를 도 3에 도시된 (e)라 하면, 이러한 논리합 연산된 결과의 변환된 데이터들은 도 3의 (f), (g) 및 (h)에서 보는 바와 같다. 도 3의 (f)는 장치 A의 ① 제어 데이터에 해당하는 부분이 0 비트로 변환되고 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터 부분은 도 3의 (e)에 도시된 바와 같이 이전에 논리합 연산된 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터를 유지하고 있다. 또한, 도 3의 (g)는 장치 B의 ② 제어 데이터에 해당하는 부분이 0 비트로 변환되고 장치 A의 ① 제어 데이터 및 장치 C의 ③ 제어 데이터 부분은 도 3의 (e)에 도시된 바와 같이 이전에 논리합 연산된 장치 A의 ① 제어 데이터 및 장치 C의 ③ 제어 데이터를 유지하고 있다. 또한, 도 3의 (h)는 장치 C의 ③ 제어 데이터에 해당하는 부분이 0 비트로 변환되고 장치 A의 ① 제어 데이터 및 장치 B의 ② 제어 데이터 부분은 도 3의 (e)에 도시된 바와 같이 이전에 논리합 연산된 장치 A의 ① 제어 데이터 및 장치 B의 ② 제어 데이터를 유지하고 있다.
이렇게 이전에 논리합 연산된 후 변환된 데이터들 중에서 어느 하나의 데이터와 수정된 독립 제어 데이터를 논리합 연산하게 되는데, 여기서 변환된 데이터들 중에서 어느 하나의 데이터는 전술한 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 말한다. 예를 들어, 수정된 독립 제어 데이터가 도 3에 도시된 (d)라 하면, 이전에 논리합 연산되어 변환된 데이터 (e), (f) 및 (g)들 중에서 수정된 독립 제어 데이터 (d)의 수정된 제어 데이터부분이 장치 A에 대한 ① 제어 데이터 부분으로서, 이 장치 A의 ① 제어 데이터 부분이 0 비트로 처리된 변환된 데이터 (f)를 수정된 독립 제어 데이터 (d)와 논리합 연산한다. 따라서 도 3에 도시된 (i)에서 보는 바와 같이 논리합 연산 결과를 얻는다.
제16 단계 후에, 논리합 연산된 결과로부터 직렬 데이터를 생성한다(제18 단계). 도 4의 (a)는 본 발명에 의해 생성된 직렬 데이터의 일 예를 나타내는 도면으로, 장치 A를 제어하는 ① 제어 데이터, 장치 B를 제어하는 ② 제어 데이터 및 장치 C를 제어하는 ③ 제어 데이터들이 인접하여 직렬화되어 있고, 이 직렬 데이터들은 한 비트씩 전송이 이루어진다.
제18 단계 후에, 직렬 데이터에 포함된 각 장치별 제어 데이터에 대하여 시간 지연을 시킨다(제20 단계). 도 4의 (b)는 본 발명에 의해 생성된 직렬 데이터의 또 다른 일 예를 나타내는 도면으로, 장치 A를 제어하는 ① 제어 데이터, 장치 B를 제어하는 ② 제어 데이터 및 장치 C를 제어하는 ③ 제어 데이터들이 시간 지연을 이루어서 직렬화되어 있다. 따라서, 각 제어 데이터들이 시간 차를 두고 전송됨에 따라 제어 데이터들의 충돌을 예방한다.
이하, 전술한 본 발명에 관한 직렬 데이터 전송방법을 수행하는 본 발명에 의한 직렬 데이터 전송장치의 구성 및 동작을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 5는 도 2에 도시된 직렬 데이터 전송방법을 수행하는, 본 발명에 의한 직렬 데이터 전송장치를 설명하기 위한 블록도로서, 데이터 부가 처리부(100), 제어명령 감지부(110), 데이터 수정 처리부(120), 비트별 논리합부(130), 직렬 데이터 생성부(140), 데이터 변환 처리부(150) 및 데이터 시간 지연부(160)로 구성된다.
제10 단계를 수행하기 위해, 데이터 부가 처리부(100)는 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하고, 생성된 독립 제어 데이터들을 저장한다. 부가된 0 비트는 어느 하나의 제어 데이터를 제외한 나머지 제어 데이터들의 비트수만큼 부가된다. 전술한 바와 같이 도 3에 도시된 (a), (b) 및 (c)는 각각 장치 A, B 및 C에 대한 독립 제어 데이터들이 저장된 일 예를 나타낸 것이다.
제12 단계를 수행하기 위해, 제어명령 감지부(110)는 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 감지하고, 감지된 결과를 출력한다. 예를 들어, 입력단자 IN을 통해 다수의 장치 중에서 어느 하나의 장치에 대한 새로운 제어 신호가 입력되면 제어명령 감지부(110)는 해당하는 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 감지하고, 감지된 결과를 데이터 수정 처리부(120)로 출력한다.
제14 단계를 수행하기 위해, 데이터 수정 처리부(120)는 감지된 결과에 응답하여, 저장된 독립 제어 데이터들 중에서 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하고, 수정된 독립 제어 데이터를 출력한다. 예를 들어, 제어명령 감지부(110)로부터 입력된 감지된 결과가 장치 A에 대한 새로운 제어신호라고 할 때에, 이에 응답하여 데이터 수정 처리부(120)는 데이터 부가 처리부(100)에 저장된 도 3에 도시된 독립 제어 데이터 (a)를 인출하여 장치 A의 ① 제어 데이터를 수정한다. 따라서 도 3에 도시된 수정된 독립 제어 데이터 (d)를 생성하여 비트별 논리합부(130)로 출력한다. 또한, 데이터 수정 처리부(120)는 전술한 수정된 독립 제어 데이터를 데이터 부가 처리부(100)로 전송하여 수정된 독립 제어 데이터를 저장하도록 한다.
제16 단계를 수행하기 위해, 비트별 논리합부(130)는 이전에 논리합 연산된 후 변환된 데이터들 중에서 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 수정된 독립 제어 데이터와 논리합 연산하고, 논리합 연산된 결과를 출력한다. 예를 들어, 수정된 독립 제어 데이터가 도 3에 도시된 (d)라 하면, 비트별 논리합부(130)는 이전에 논리합 연산되어 변환된 데이터 (e), (f) 및 (g)들 중에서 수정된 독립 제어 데이터 (d)의 수정된 제어 데이터 부분이 장치 A에 대한 ① 제어 데이터 부분임을 감지하고, 장치 A의 ① 제어 데이터 부분이 0 비트로 처리된 변환된 데이터 (f)를 데이터 변환 처리부(150)로부터 인출하여 수정된 독립 제어 데이터 (d)와 논리합 연산한다. 따라서 비트별 논리합부(130)는 도 3에 도시된 (i)에서 보는 바와 같이 논리합 연산 결과를 직렬 데이터 생성부(140)로 출력한다.
제18 단계를 수행하기 위해, 직렬 데이터 생성부(140)는 논리합 연산된 결과로부터 직렬 데이터를 생성하고, 생성된 직렬 데이터를 출력한다. 도 4의 (a)는 직렬 데이터 생성부(140)에 의해 생성된 직렬 데이터의 일 예를 나타내는 도면으로, 각 제어 데이터들이 인접하여 직렬화되어 있고, 이 직렬 데이터들은 데이터 시간 지연부(160)로 출력된다.
데이터 변환 처리부(150)는 다수의 장치들을 제어하기 위해 이전에 전송된 논리합 연산된 결과로부터 다수의 장치별 제어 데이터들을 각각 구분하여 0 비트로 변환시키고, 변환시킨 0비트에 0비트로 변환되지 아니한 나머지 제어 데이터들을 부가하여, 변환된 데이터들을 출력한다. 예를 들어, 이전에 논리합 연산된 결과를 도 3에 도시된 (e)라 하면, 데이터 변환 처리부(150)는 이러한 논리합 연산된 결과로부터 변환된 데이터들을 도 3의 (f), (g) 및 (h)에서 보는 바와 같이 생성한다. 데이터 변환 처리부(150)는 도 3의 (f)에서 보는 바와 같이 장치 A의 ① 제어 데이터에 해당하는 부분을 0 비트로 변환시키고, 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터 부분은 도 3의 (e)에 도시된 이전에 논리합 연산된 장치 B의 ② 제어 데이터 및 장치 C의 ③ 제어 데이터를 유지하도록 한다. 또한, 데이터 변환 처리부(150)는 도 3의 (g)에서 보는 바와 같이 장치 B의 ② 제어 데이터에 해당하는 부분을 0 비트로 변환시키고, 장치 A의 ① 제어 데이터 및 장치 C의 ③ 제어 데이터 부분은 도 3의 (e)에 도시된 이전에 논리합 연산된 장치 A의 ① 제어 데이터 및 장치 C의 ③ 제어 데이터를 유지하도록 한다. 또한, 데이터 변환 처리부(150)는 도 3의 (h)에서 보는 바와 같이 장치 C의 ③ 제어 데이터에 해당하는 부분을 0 비트로 변환시키고 장치 A의 ① 제어 데이터 및 장치 B의 ② 제어 데이터 부분은 도 3의 (e)에 도시된 이전에 논리합 연산된 장치 A의 ① 제어 데이터 및 장치 B의 ② 제어 데이터를 유지하도록 한다.
제20 단계를 수행하기 위해, 데이터 시간 지연부(160)는 직렬 데이터에 마련된 다수의 장치별 제어 데이터들에 대하여 시간 지연을 시키고, 시간 지연된 직렬데이터를 출력한다. 도 4의 (b)는 데이터 시간 지연부(160)에 의해 생성된 직렬 데이터의 또 다른 일 예를 나타내는 도면으로, 각 제어 데이터이 일정 시간을 두고 지연되어 직렬화 되어 있다. 예를 들어, 직렬 데이터 생성부(140)으로부터 전송된 직렬 데이터에 대해 직렬 데이터 시간 지연부(160)는 직렬 데이터에 포함된 도 3의 (i)에 도시된 각 장치별 제어 데이터들에 대하여 시간 지연을 시키고, 시간 지연된 직렬 데이터를 출력단자 OUT를 통해 출력한다.
이상에서 설명한 바와 같이, 본 발명에 의한 직렬 데이터 전송방법 및 장치는, 마이크로 제어부에서 각 장치들에 보내지는 제어 데이터들에 대해 마이크로 제어부의 수정된 제어 지시를 정확히 반영하도록 하고, 제어 데이터들의 충돌을 방지하여 각각의 장치를 효과적으로 제어 할 수 있도록 하는데 그 효과가 있다.

Claims (4)

  1. 직렬 데이터를 전송하여 다수의 장치들을 제어하기 위한 직렬 데이터 전송방법에 있어서,
    (a) 상기 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하여 저장하는 단계;
    (b) 상기 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 판단하는 단계;
    (c) 상기 어느 하나의 장치에 대하여 수정된 제어가 요구된다고 판단되면,상기 저장된 독립 제어 데이터들 중에서 상기 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하는 단계;
    (d) 이전에 논리합 연산된 후 변환된 데이터들 중에서 상기 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 상기 수정된 독립 제어 데이터와 논리합 연산하는 단계; 및
    (e) 상기 논리합 연산된 결과로부터 상기 직렬 데이터를 생성하는 단계를 구비하고,
    상기 부가된 0 비트는 상기 어느 하나의 제어 데이터를 제외한 나머지 제어 데이터들의 비트수 만큼 부가되고, 상기 논리합 연산된 후 변환된 데이터들은 상기 다수의 장치들을 제어하기 위해 이전에 전송된 상기 논리합 연산된 결과로부터 상기 다수의 장치별 제어 데이터들이 각각 구분되어 0 비트로 변환되고, 변환된 0비트에 0비트로 변환되지 아니한 나머지 제어 데이터들이 부가된 것을 특징으로 하는 직렬 데이터 전송방법.
  2. 제1 항에 있어서, 상기 직렬 데이터 전송방법은
    상기 (e) 단계 후에, 상기 직렬 데이터에 마련된 상기 다수의 장치별 제어 데이터들에 대하여 시간 지연을 시키는 단계를 더 구비하는 것을 특징으로 하는 직렬 데이터 전송방법.
  3. 직렬 데이터를 전송하여 다수의 장치들을 제어하기 위한 직렬 데이터 전송장치에 있어서,
    상기 다수의 장치들을 제어하는 제어 데이터들 각각에 0 비트를 부가한 독립 제어 데이터들을 생성하고, 생성된 독립 제어 데이터들을 저장하는 데이터 부가 처리부;
    상기 다수의 장치들 중 어느 하나의 장치에 대하여 수정된 제어가 요구되는가를 감지하고, 감지된 결과를 출력하는 제어명령 감지부;
    상기 감지된 결과에 응답하여, 상기 저장된 독립 제어 데이터들 중에서 상기 어느 하나의 장치를 제어하는 독립 제어 데이터를 수정하고, 수정된 독립 제어 데이터를 출력하는 데이터 수정 처리부;
    이전에 논리합 연산된 후 변환된 데이터들 중에서 상기 수정된 독립 제어 데이터의 수정된 제어 데이터 부분과 동일한 위치에 0 비트로 변환된 데이터를 검출하여 상기 수정된 독립 제어 데이터와 논리합 연산하고, 논리합 연산된 결과를 출력하는 비트별 논리합부;
    상기 논리합 연산된 결과로부터 직렬 데이터를 생성하고, 생성된 직렬 데이터를 출력하는 직렬 데이터 생성부; 및
    상기 다수의 장치들을 제어하기 위해 이전에 전송된 상기 논리합 연산된 결과로부터 상기 다수의 장치별 제어 데이터들을 각각 구분하여 0 비트로 변환시키고, 변환시킨 0비트에 0비트로 변환되지 아니한 나머지 제어 데이터들을 부가하여, 변환된 데이터들을 출력하는 데이터 변환 처리부를 구비하고,
    상기 부가된 0 비트는 상기 어느 하나의 제어 데이터를 제외한 나머지 제어데이터들의 위치에 부가되는 것을 특징으로 하는 직렬 데이터 전송장치.
  4. 제3 항에 있어서, 상기 직렬 데이터 전송장치는
    상기 직렬 데이터에 마련된 상기 다수의 장치별 제어 데이터들에 대하여 시간 지연을 시키고, 시간 지연된 직렬 데이터를 출력하는 데이터 시간 지연부를 더 구비하는 것을 특징으로 하는 직렬 데이터 전송장치.
KR10-2002-0048970A 2002-08-19 2002-08-19 직렬 데이터 전송방법 및 장치 KR100440975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048970A KR100440975B1 (ko) 2002-08-19 2002-08-19 직렬 데이터 전송방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048970A KR100440975B1 (ko) 2002-08-19 2002-08-19 직렬 데이터 전송방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040016687A KR20040016687A (ko) 2004-02-25
KR100440975B1 true KR100440975B1 (ko) 2004-07-21

Family

ID=37322615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0048970A KR100440975B1 (ko) 2002-08-19 2002-08-19 직렬 데이터 전송방법 및 장치

Country Status (1)

Country Link
KR (1) KR100440975B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995292A (zh) * 2019-10-31 2020-04-10 深圳市朗强科技有限公司 一种指令传输方法、系统及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204848A (ja) * 1991-11-29 1993-08-13 Sony Corp シリアル通信方式
US5247657A (en) * 1989-09-19 1993-09-21 Psion Plc Serial data transmission including idle bits
JPH10198633A (ja) * 1997-01-08 1998-07-31 Mitsubishi Electric Corp シリアルデータ転送装置
KR20020055159A (ko) * 2000-12-28 2002-07-08 박종섭 재설정가능 인스트럭션 세트 마이크로 컨트롤러 유니트의인스트럭션 디코더 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247657A (en) * 1989-09-19 1993-09-21 Psion Plc Serial data transmission including idle bits
JPH05204848A (ja) * 1991-11-29 1993-08-13 Sony Corp シリアル通信方式
JPH10198633A (ja) * 1997-01-08 1998-07-31 Mitsubishi Electric Corp シリアルデータ転送装置
KR20020055159A (ko) * 2000-12-28 2002-07-08 박종섭 재설정가능 인스트럭션 세트 마이크로 컨트롤러 유니트의인스트럭션 디코더 장치

Also Published As

Publication number Publication date
KR20040016687A (ko) 2004-02-25

Similar Documents

Publication Publication Date Title
US6445234B1 (en) Apparatus and method for accelerating initial lock time of delayed locked loop
US7068086B2 (en) Phase correction circuit
US9225316B2 (en) Duty cycle correction circuit and operation method thereof
US8143927B2 (en) Pulse control device
CN113821399A (zh) 安全装置及维护数据安全的方法
KR20110010793A (ko) 메모리 디바이스 트레이닝을 위한 임베디드 프로그램가능 컴포넌트
KR100440975B1 (ko) 직렬 데이터 전송방법 및 장치
JP2007141255A (ja) プロセッサの介入あり又はなしでのハードウェアの初期化
JP2007158719A (ja) 画像読み取り装置およびサンプリングタイミング決定方法
JP4645476B2 (ja) スレーブ装置
JP4558438B2 (ja) 入力信号のトランジション区間で安定的に動作するパスゲート回路、これを備えるセルフリフレッシュ回路、及びパスゲート回路の制御方法
CN112542115A (zh) 错误检测系统、错误检测方法以及影像显示控制系统
JP2008225956A (ja) 半導体集積回路装置およびタイミング調整方法
KR100665258B1 (ko) 카메라 모듈의 이미지센서를 제어하는 패킷을 전송하는이미지신호처리기 및 그 방법
US7177204B2 (en) Pulse width adjusting circuit for use in semiconductor memory device and method therefor
JP2008252864A (ja) 半導体装置及びその駆動方法
US6163423A (en) Synchronizing signal detector for magnetic recording/reproducing apparatus and synchronizing signal detecting method thereof
JP4239482B2 (ja) データ転送システム、ｌｓｉ及びデータ転送方法
US20180225245A1 (en) Programmable controller
JP2000003285A (ja) 割り込み処理方法および割り込み回路
KR20060080380A (ko) 시스템 온 칩을 위한 ｉｐ 모듈
JP2008187683A (ja) 同期式シリアルバスシステム
JP2005352936A (ja) スレーブデバイス
JP2001285262A (ja) 位相補正装置
JPH11191067A (ja) 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070628

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee