JPH11191067A - 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体 - Google Patents

情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体

Info

Publication number
JPH11191067A
JPH11191067A JP9359523A JP35952397A JPH11191067A JP H11191067 A JPH11191067 A JP H11191067A JP 9359523 A JP9359523 A JP 9359523A JP 35952397 A JP35952397 A JP 35952397A JP H11191067 A JPH11191067 A JP H11191067A
Authority
JP
Japan
Prior art keywords
address
error
bus line
error detection
instruction processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9359523A
Other languages
English (en)
Other versions
JP3068545B2 (ja
Inventor
Hideo Tamura
英雄 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP9359523A priority Critical patent/JP3068545B2/ja
Publication of JPH11191067A publication Critical patent/JPH11191067A/ja
Application granted granted Critical
Publication of JP3068545B2 publication Critical patent/JP3068545B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】 【課題】 アドレスエラーが発生した場合でも、各命令
処理部の間で同期した命令処理動作を行う。 【解決手段】 アドレス受付部6がバス線18を介して
入力したアドレスに、エラーチェック部10によりエラ
ーが検出された場合、アドレス処理部15においてその
アドレスを廃棄し、エラー送出部7はバス線18にエラ
ー検出情報を出力する。また、アドレスにエラーが検出
されない場合でも、エラー受付部8が他の命令処理部
2、3から出力されたエラー検出情報を入力した場合、
そのアドレスを廃棄する。したがって、1つのアドレス
に対して、アドレスエラーが検出された命令処理部と、
アドレスエラーを検出しなかった命令処理部が存在する
場合でも、どちらの命令処理部においてもそのアドレス
の廃棄が行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バス線に共通に接
続された複数の命令処理部から構成される情報処理装置
に関し、特に入力したアドレスにエラーが検出された場
合にそのアドレスを再送出させるリトライ制御方法に関
する。
【0002】
【従来の技術】複数の命令処理部が共有して使用するバ
ス線を持つ装置では、アドレスを入力した命令処理部が
そのアドレスのエラーを検出した場合には、エラーが検
出されたアドレスを無効とし、リトライ制御回路により
そのアドレスを送出した命令処理部に対して再びアドレ
スを送出させるような制御が行われている。
【0003】このような制御を行うデータリトライ転送
方式が、特開平2−053155号公報に記載されてい
る。
【0004】しかし、この従来の情報処理装置では、ア
ドレスのエラーを検出した場合には、エラーを検出した
命令処理部のみがエラーが発生したアドレスを廃棄する
為、同一アドレスに対してエラーを検出した命令処理部
とエラーを検出しなかった命令処理部とが発生する場合
がある。そして、エラーを検出した命令処理部はエラー
を起こしたアドレスを使用した命令処理を実施しない
が、エラーを検出しなかった命令処理部はそのアドレス
を使用した命令処理を実施する為に、エラーを検出した
命令処理部とエラーを検出しなかった命令処理部との間
で同期した命令処理動作を行うことができない。
【0005】
【発明が解決しようとする課題】上述した従来の情報処
理装置では、アドレスエラーを検出した命令処理部のみ
がエラーが発生したアドレスを破棄し、アドレスエラー
を検出しなかった命令処理部はアドレスを破棄せずにそ
のアドレスを使用した命令処理を実施してしまうため、
同期した命令処理動作を行うことができないという問題
点があった。
【0006】本発明の目的は、アドレスエラーが発生し
た場合でも、各命令処理部の間で同期した命令処理動作
を行うことのできる情報処理装置を提供することであ
る。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の情報処理装置は、複数の命令処理部が共通
のバス線に接続され、前記各命令処理部が同期して命令
処理を行う情報処理装置において、前記各命令処理部
が、前記バス線から命令処理を行うために必要なアドレ
スを入力するアドレス受付手段と、前記アドレス受付手
段が前記バス線から入力したアドレスのエラーチェック
を行うエラーチェック手段と、前記エラーチェック手段
のエラーチェックによりエラーが検出された場合に、前
記バス線に接続されている他の命令処理部からのエラー
検出情報が前記バス線に出力されていないことを確認し
た後に、前記バス線を介して伝達されたアドレスにエラ
ーが検出されたことを示す情報であるエラー検出情報を
前記バス線に送出するエラー送出手段と、前記バス線に
接続されている他の命令処理部からのエラー検出情報を
前記バス線から入力するエラー受付手段と、前記アドレ
ス受付手段からのアドレスを入力して2命令サイクルの
間保持してから出力するアドレスパイプライン手段と、
前記エラーチェック手段からのエラー検出情報を入力し
て2命令サイクルの間保持してから出力するエラーパイ
プライン手段と、前記エラーパイプライン手段からエラ
ー検出情報が出力された場合または前記エラー受付手段
が他の命令処理部からのエラー検出情報を入力した場合
にエラー検出を報告するための信号を出力するオア回路
と、前記オア回路からのエラー検出報告がない場合には
前記アドレスパイプライン手段から出力されたアドレス
の処理を行ない、前記オア回路からのエラー検出報告が
あった場合には前記アドレスパイプライン手段から出力
されたアドレスを廃棄するアドレス処理手段と、命令処
理を行うために必要なアドレスを生成するアドレス生成
手段と、前記オア回路からのエラー検出報告がない場合
には前記アドレス生成手段で生成されたアドレスを選択
して出力し、前記オア回路からのエラー検出報告があっ
た場合にはアドレス保持手段において保持されていたア
ドレスを選択して出力するアドレスセレクト手段と、前
記アドレスセレクト手段で選択されたアドレスを入力し
て前記バス線に出力するアドレス送出手段と、前記アド
レス送出手段が前記バス線に出力したアドレスを保持
し、前記アドレスセレクト手段に出力する前記アドレス
保持手段とから構成されていることを特徴とする。
【0008】本発明は、バス線を介して入力したアドレ
スにエラーが検出された場合には、そのアドレスを廃棄
するとともにバス線にエラー検出情報を出力し、バス線
を介して入力したアドレスにエラーが検出されない場合
でも、エラー受付手段がバス線を介して他の命令処理部
から出力されたエラー検出情報を入力した場合には、そ
のアドレスを廃棄するようにするとともにそのエラー検
出情報に対応したアドレスを送出していた場合にはその
アドレスを再送出するようにしたものである。したがっ
て、1つのアドレスに対して、アドレスエラーを検出し
た命令処理部と、アドレスエラーを検出しなかった命令
処理部が存在する場合でも、再度そのアドレスを送出さ
せるための処理が行われるとともにどちらの命令処理部
においてもそのアドレスの廃棄が行われる。そのため、
各命令処理部は同期した命令処理動作を続けることがで
きる。
【0009】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
【0010】図1は本発明の一実施形態の情報処理装置
の構成を示したブロック図である。本実施形態の情報処
理装置の制御回路は、同期して命令処理を行う命令処理
部1、2、3と、命令処理部1、2、3が共有して使用
するバス線18とから構成されている。
【0011】バス線18は、アドレスを伝達するための
アドレス伝達線17と、アドレス伝達線17を介して伝
達されたアドレスにエラーが検出されたことを示す情報
であるエラー検出情報を伝達するためのエラー伝達線1
6とから構成されている。そして、エラー検出情報はエ
ラー伝達線16を介して命令処理部1、2、3間を伝達
され、アドレスはアドレス伝達線17を介して命令処理
部1、2、3間を伝達されるが以下の説明ではこれらを
区別せずにバス線18としても説明する。
【0012】命令処理部1は、アドレス送出部4と、ア
ドレス保持部5と、アドレス受付部6と、エラー送出部
7と、エラー受付部8と、アドレスセレクト部9と、エ
ラーチェック部10と、アドレスパイプライン部11
と、エラーパイプライン部12と、オア回路13と、ア
ドレス生成部14と、アドレス処理部15とから構成さ
れている。
【0013】アドレス受付部6は、バス線18から命令
処理を行うために必要なアドレスを入力する。
【0014】エラーチェック部10は、アドレス受付部
6がバス線18から入力したアドレスのエラーチェック
を行う。
【0015】エラー送出部7は、エラーチェック部10
のエラーチェックによりエラーが検出された場合に、他
の命令処理部2、3からのエラー検出情報がバス線18
に出力されていないことを確認した後にエラー検出情報
をエラー伝達線16に送出する。
【0016】エラー受付部8は、バス線18に接続され
ている他の命令処理部2、3からのエラー検出情報をバ
ス線18から入力する。
【0017】アドレスパイプライン部11は、アドレス
受付部6からのアドレスを入力して2命令サイクルの間
保持してから出力する。なお、ここでいう命令サイクル
とは各命令処理部1〜3が信号を出力する間隔である。
【0018】エラーパイプライン部12は、エラーチェ
ック部10からのエラー検出情報を入力して2命令サイ
クルの間保持してから出力する。
【0019】ここで、アドレスパイプライン部11、エ
ラーパイプライン部12において、入力されたアドレス
またはエラー検出情報を2命令サイクルの間保持してか
ら出力しているのは、アドレス処理部15においてエラ
ー検出情報と当該アドレスが対応して処理されるように
処理のタイミングを調整するためである。
【0020】オア回路13は、エラーパイプライン部1
2がエラーを保持している場合又はエラー受付部8が他
の命令処理部からエラー検出情報を入力した場合にアド
レス処理部15およびアドレスセレクト部9にエラー検
出を報告する。
【0021】アドレス処理部15は、オア回路13から
のエラー検出報告がない場合にはアドレスパイプライン
部11が保持しているアドレスを処理し、オア回路13
からのエラー検出報告があった場合にはアドレスパイプ
ライン部11が保持しているアドレスを廃棄する。
【0022】アドレス生成部14は、命令処理を行うた
めに必要なアドレスを生成する。
【0023】アドレスセレクト部9は、オア回路13か
らのエラー検出報告がない場合にはアドレス生成部14
で生成されたアドレスを選択して出力し、オア回路13
からのエラー検出報告があった場合にはアドレス保持部
5において保持されていたアドレスを選択して出力す
る。
【0024】アドレス送出部4は、アドレスセレクト部
9で選択されたアドレスを入力してバス線18に出力す
る。
【0025】アドレス保持部5は、アドレス送出部4が
バス線18に出力したアドレスを保持し、アドレスセレ
クト部9に出力する。
【0026】命令処理部2、3は、命令処理部1と同様
な構成でありその動作も同様であるため、説明は省略す
る。
【0027】次に本発明の一実施形態の動作について図
2のタイミングチャートを参照して説明する。
【0028】ここでは、命令処理部1があるアドレスを
出力し、そのアドレスにエラーが含まれてしまい、命令
処理部2ではそのエラーを検出したが命令処理部3では
そのエラーを検出できなかった場合について説明する。
【0029】命令処理部1では、アドレス生成部14に
よりアドレスが生成され(時刻t1)、生成されたアド
レスをアドレス送出部4によりバス線18上に送出し
(時刻t2)、送出したアドレスをアドレス保持部5に
おいて保持する。(時刻t3) 命令処理部2、3では、アドレス受付部6がバス線18
上に送出されたアドレスを入力し、アドレスパイプライ
ン部11はアドレス受付部6が入力したアドレスを保持
し、エラーチェック部10はそのアドレスに対してエラ
ーチェックを行う。(時刻t3〜t5) そして、命令処理部2において、エラーチェック部10
がエラーを検出した場合には、エラー送出部7によりバ
ス線18上にエラー検出情報を送出し(時刻t 4)、エ
ラー受付部8は命令処理部2自身が送出したエラー検出
情報をバス線18から入力する(時刻t5)。また、命
令処理部2において、エラーパイプライン部12は、エ
ラーチェック部10からのエラー検出情報を保持し(時
刻t4,t 5)、エラーパイプライン部12からエラー検
出情報が出力されるとともにエラー受付部8がエラー検
出情報を入力するため、オア回路13はアドレス処理部
15に対してエラー検出情報がある事を報告し(時刻t
5)、アドレス処理部15はアドレスに対してエラーが
検出されているためにアドレスパイプライン部11から
のアドレスを処理せずに破棄する(時刻t6)。
【0030】また、命令処理部3では、エラー受付部8
が命令処理部2からバス線18上に送出されたエラー検
出情報を入力したため、オア回路13はアドレス処理部
15に対してエラー検出情報がある事を報告し(時刻t
5)、アドレス処理部15はアドレスに対してエラーが
検出されているためにアドレスパイプライン部11から
のアドレスを処理せずに破棄する(時刻t6)。
【0031】命令処理部1では、エラー受付部8が命令
処理部2からバス線18上に送出されたエラー検出情報
を入力したため、オア回路13はアドレスセレクト部9
に対してエラー検出情報がある事を報告し、アドレスセ
レクト部9はアドレス保持部5が保持している前回送出
したアドレスを選択し(時刻t5)、アドレス送出部4
はそのアドレスを再びバス線18上に送出する(時刻t
6)。
【0032】そして、命令処理部2、3では、アドレス
受付部6がバス線18上に送出されたアドレスを再び入
力し、アドレスパイプライン部11はアドレス受付部6
が入力したアドレスを保持し、エラーチェック部10は
入力したアドレスに対してエラーを検出しないため(時
刻t7)、オア回路13はアドレス処理部15に対して
エラー検出情報を報告せず(時刻t9)、アドレス処理
部15はアドレスに対してエラーが検出されていない為
にアドレスパイプライン部11からのアドレスを処理す
る(時刻t10)。
【0033】そして、命令処理部1は、エラー受付部8
がバス線18上に送出したアドレスに対してのエラー情
報を入力していないため、アドレスセレクト部9はアド
レス生成部14が生成した次の命令に対するアドレスB
を選び(時刻t9)、アドレス送出部4はアドレスセレ
クト部9が選んだ次の命令に対するアドレスBをバス線
上に送出する(時刻t10)。
【0034】本実施形態においては、命令処理部1、
2、3は、バス線18から入力したアドレスに対してア
ドレスエラーを検出した場合だけでなく他の命令処理部
からのエラー検出情報を入力した場合もそのアドレスの
処理をせずに廃棄するため、バス線18から入力したア
ドレスに対してアドレスエラーを検出した命令処理部2
と、アドレスエラーを検出しなかった命令処理部3とが
発生した場合でも、同じバス線に接続されている命令処
理部1、2、3は同期した命令処理動作を続けることが
できる。
【0035】本実施形態の情報処理装置は、図には示さ
れていないが、プログラムを記録した記録媒体を備えて
いる。この記録媒体は磁気ディスク、半導体メモリまた
はその他の記録媒体であってもよい。そして、このプロ
グラムは、記録媒体から情報処理装置に読み込まれ上記
の処理を実行する。
【0036】
【発明の効果】以上説明したように、本発明は、バス線
から入力したアドレスに対してアドレスエラーを検出し
た命令処理部と、アドレスエラーを検出しなかった命令
処理部とが発生した場合でも、各命令処理部の間で同期
した命令処理動作を行うことができるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の一実施形態の情報処理装置の構成を示
したブロック図である。
【図2】図1の情報処理装置の動作を示したタイミング
チャートである。
【符号の説明】
1〜3 命令処理部 4 アドレス送出部 5 アドレス保持部 6 アドレス受付部 7 エラー送出部 8 エラー受付部 9 アドレスセレクト部 10 エラーチェック部 11 アドレスパイプライン部 12 エラーパイプライン部 13 オア回路 14 アドレス生成部 15 アドレス処理部 16 エラー伝達線 17 アドレス伝達線 18 バス線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の命令処理部が共通のバス線に接続
    され、前記各命令処理部が同期して命令処理を行う情報
    処理装置において、 前記各命令処理部が、 前記バス線から命令処理を行うために必要なアドレスを
    入力するアドレス受付手段と、 前記アドレス受付手段が前記バス線から入力したアドレ
    スのエラーチェックを行うエラーチェック手段と、 前記エラーチェック手段のエラーチェックによりエラー
    が検出された場合に、前記バス線に接続されている他の
    命令処理部からのエラー検出情報が前記バス線に出力さ
    れていないことを確認した後に、前記バス線を介して伝
    達されたアドレスにエラーが検出されたことを示す情報
    であるエラー検出情報を前記バス線に送出するエラー送
    出手段と、 前記バス線に接続されている他の命令処理部からのエラ
    ー検出情報を前記バス線から入力するエラー受付手段
    と、 前記アドレス受付手段からのアドレスを入力して2命令
    サイクルの間保持してから出力するアドレスパイプライ
    ン手段と、 前記エラーチェック手段からのエラー検出情報を入力し
    て2命令サイクルの間保持してから出力するエラーパイ
    プライン手段と、 前記エラーパイプライン手段からエラー検出情報が出力
    された場合または前記エラー受付手段が他の命令処理部
    からのエラー検出情報を入力した場合にエラー検出を報
    告するための信号を出力するオア回路と、 前記オア回路からのエラー検出報告がない場合には前記
    アドレスパイプライン手段から出力されたアドレスの処
    理を行ない、前記オア回路からのエラー検出報告があっ
    た場合には前記アドレスパイプライン手段から出力され
    たアドレスを廃棄するアドレス処理手段と、 命令処理を行うために必要なアドレスを生成するアドレ
    ス生成手段と、 前記オア回路からのエラー検出報告がない場合には前記
    アドレス生成手段で生成されたアドレスを選択して出力
    し、前記オア回路からのエラー検出報告があった場合に
    はアドレス保持手段において保持されていたアドレスを
    選択して出力するアドレスセレクト手段と、 前記アドレスセレクト手段で選択されたアドレスを入力
    して前記バス線に出力するアドレス送出手段と、 前記アドレス送出手段が前記バス線に出力したアドレス
    を保持し、前記アドレスセレクト手段に出力する前記ア
    ドレス保持手段とから構成されていることを特徴とする
    情報処理装置。
  2. 【請求項2】 前記バス線が、エラー検出情報を伝達す
    るためのエラー伝達線と、 アドレスを伝達するためのアドレス伝達線とから構成さ
    れている請求項1記載の情報処理装置。
  3. 【請求項3】 バス線に共通に接続され同期して命令処
    理を行う複数の命令処理部が、前記バス線を介して入力
    したアドレスにエラーが検出された場合に該アドレスを
    再送出させる処理を行う情報処理装置のリトライ制御方
    法において、 前記バス線から命令処理を行うために必要なアドレスを
    入力し、 前記バス線から入力した前記アドレスにエラーが検出さ
    れない場合には該アドレスの処理を行ない、前記バス線
    から入力した前記アドレスにエラーが検出された場合に
    は、前記バス線に接続されている他の命令処理部からの
    エラー検出情報が前記バス線に出力されていないことを
    確認した後に、前記バス線を介して伝達されたアドレス
    にエラーが検出されたことを示す情報であるエラー検出
    情報を前記バス線に送出するとともに該アドレスを廃棄
    し、 前記バス線に接続されている他の命令処理部からのエラ
    ー検出情報を前記バス線から入力すると、前記バス線を
    介して入力したアドレスにエラーが検出されていない場
    合でも該アドレスを廃棄し、 前記バス線に接続されている他の命令処理部からのエラ
    ー検出情報を前記バス線から入力するとともに該エラー
    検出情報に対応するアドレスを送出していた場合には、
    当該アドレスを再度送出することを特徴とする情報処理
    装置のリトライ制御方法。
  4. 【請求項4】 前記バス線がエラー伝達線とアドレス伝
    達線とから構成され、前記エラー検出情報は前記エラー
    伝達線を介して伝達され、前記アドレスは前記アドレス
    伝達線を介して伝達される請求項3記載の情報処理装置
    のリトライ制御方法。
  5. 【請求項5】 バス線に共通に接続され同期して命令処
    理を行う複数の命令処理部が、前記バス線を介して入力
    したアドレスにエラーが検出された場合に該アドレスを
    再送出させる処理を行う情報処理装置のリトライ制御方
    法を実行するためのプログラムを記録した記録媒体にお
    いて、 前記バス線から命令処理を行うために必要なアドレスを
    入力し、 前記バス線から入力した前記アドレスにエラーが検出さ
    れない場合には該アドレスの処理を行ない、前記バス線
    から入力した前記アドレスにエラーが検出された場合に
    は、前記バス線に接続されている他の命令処理部からの
    エラー検出情報が前記バス線に出力されていないことを
    確認した後に、前記バス線を介して伝達されたアドレス
    にエラーが検出されたことを示す情報であるエラー検出
    情報を前記バス線に送出するとともに該アドレスを廃棄
    し、 前記バス線に接続されている他の命令処理部からのエラ
    ー検出情報を前記バス線から入力すると、前記バス線を
    介して入力したアドレスにエラーが検出されていない場
    合でも該アドレスを廃棄し、 前記バス線に接続されている他の命令処理部からのエラ
    ー検出情報を前記バス線から入力するとともに該エラー
    検出情報に対応するアドレスを送出していた場合には、
    当該アドレスを再度送出することを特徴とする情報処理
    装置のリトライ制御方法を実行するためのプログラムを
    記録した記録媒体。
  6. 【請求項6】 前記バス線がエラー伝達線とアドレス伝
    達線とから構成され、前記エラー検出情報は前記エラー
    伝達線を介して伝達され、前記アドレスは前記アドレス
    伝達線を介して伝達される請求項5記載の情報処理装置
    のリトライ制御方法を実行するためのプログラムを記録
    した記録媒体。
JP9359523A 1997-12-26 1997-12-26 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体 Expired - Lifetime JP3068545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9359523A JP3068545B2 (ja) 1997-12-26 1997-12-26 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9359523A JP3068545B2 (ja) 1997-12-26 1997-12-26 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JPH11191067A true JPH11191067A (ja) 1999-07-13
JP3068545B2 JP3068545B2 (ja) 2000-07-24

Family

ID=18464942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9359523A Expired - Lifetime JP3068545B2 (ja) 1997-12-26 1997-12-26 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JP3068545B2 (ja)

Also Published As

Publication number Publication date
JP3068545B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
JP3068545B2 (ja) 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体
JP2826774B2 (ja) データ転送装置
JP4239482B2 (ja) データ転送システム、lsi及びデータ転送方法
JP2612951B2 (ja) パリティ検出回路の動作確認方式
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JP3245552B2 (ja) 転送制御システム
JP2606160B2 (ja) パリティチェック回路の故障検出方式
JPS59178036A (ja) パリテイチエツク方式
JPH0837541A (ja) データ伝送方式
JP2754684B2 (ja) 通信回線試験装置
JPH0981421A (ja) 障害情報採取システム
JP2827331B2 (ja) バス制御装置
JP3161795B2 (ja) 位相制御装置
JPH0652008A (ja) Edc lsiチェック装置
JPH04252532A (ja) 誤り検出ビット転送方式
JPH0863407A (ja) 情報転送制御装置
JPH03243038A (ja) パケット同報通信方式
JPH01232445A (ja) 疑似エラー発生方式
JPH05300199A (ja) シリアルデータ転送装置
JPS6113845A (ja) 通信制御装置
JPH06161911A (ja) データ転送方式
JPH05307493A (ja) 診断処理システム
JPH0463035A (ja) モデムの伝送方式識別方法
JPH0612290A (ja) 制御データ監視方式
JPH06236348A (ja) データ伝送方式