KR20100083766A

KR20100083766A - 시리얼데이터통신시스템 및 시리얼데이터통신방법

Info

Publication number: KR20100083766A
Application number: KR1020107005855A
Authority: KR
Inventors: 히로유키 고이데
Original assignee: 코와 가부시키가이샤
Priority date: 2007-09-18
Filing date: 2008-09-17
Publication date: 2010-07-22
Also published as: US8972638B2; US20100199009A1; CN101803269B; WO2009038070A1; CN101803269A; HK1147145A1

Abstract

마스터장치로부터 슬레이브장치로 시리얼데이터를 송신할 때에 있어서, 통신에러를 즉석에서 알 수 있다. 마스터장치로부터 슬레이브장치에 송신되는 시리얼데이터에는 같은 구성의 더미데이터가 2바이트 이상 연속하도록 부가되어 있으며, 슬레이브장치는 해당 더미데이터를 인식한 경우에는 통신에러처리를 실행하도록 되어 있다. 지금, 노이즈 등의 영향에 의해 시리얼데이터가 시프트하여 버렸다고 하면, “텍스트종료의 제어코드(ETX)”도 시프트하고 있기 때문에 인식되지 않고, 데이터수신종료의 처리는 되지 않는다. 그러나 그 후의 기간에서는 1번째의 더미데이터의 일부와 2번째의 더미데이터의 일부가 수신되어 1개의 더미데이터가 인식되게 되므로 슬레이브장치는 통신에러처리를 즉석에서 실행할 수 있다.

Description

시리얼데이터통신시스템 및 시리얼데이터통신방법{SERIAL DATA COMMUNICATION SYSTEM AND SERIAL DATA COMMUNICATION METHOD}

본 발명은 클록동기형의 시리얼데이터통신시스템 및 시리얼데이터통신방법에 관한 것이다. 또, 본 발명은 마스터장치로부터 슬레이브장치에 클록신호를 송신 하는 동시에, 해당 마스터장치와 해당 슬레이브장치의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 시리얼데이터통신시스템 및 시리얼데이터통신방법에 관한 것이다.

종래, 클록동기형의 시리얼데이터통신시스템이나 시리얼데이터통신방법은 여러 가지의 기기에 사용되고 있다. 이와 같은 시리얼데이터통신의 경우에는, 데이터를 수신하는 측(슬레이브장치)이 데이터의 수신종료를 검지할 필요가 있었다. 이하, 종래예 1∼3으로서 설명한다.

<종래예 1>

도 5는 시리얼데이터통신시스템의 종래 구성의 일례를 나타내는 블록도이며, 도면중의 부호 12는 마스터장치를 나타내고, 부호 13은 슬레이브장치를 나타내며, 부호 14는 클록신호(CLK)를 발생하는 클록발생부를 나타내고, 부호 15는 해당 클록신호(CLK)를 송신하기 위한 클록선을 나타내며, 부호 16은 시리얼데이터(TxD)를 송신하기 위한 데이터선을 나타낸다. 도시의 시스템에 있어서는, 마스터장치(12)로부터 슬레이브장치(13)에 클록신호(CLK)가 송신되는 동시에, 해당 클록신호(CLK)에 동기한 형태로 시리얼데이터(TxD)가 송신되도록 되어 있었다. 이 시리얼데이터 (TxD)는 도 6에 나타내는 바와 같이, 데이터 본체(data1, data2, data3)의 앞에는 STX(텍스트 개시의 제어코드)가 부가되고, 데이터 본체(data1, data2, data3)의 다음에는 ETX(텍스트 종료의 제어코드)가 부가되어 있으며, 슬레이브장치(13)는 STX를 인식하면 수신개시로 하여 각 데이터를 수신버퍼(미도시)에 보존하여 가고, ETX를 인식하면 수신금지로 하여 커맨드처리를 실행하도록 되어 있었다(예를 들면, 특허문헌 1 참조.).

<종래예 2>

도 7은 시리얼데이터통신시스템의 종래 구성의 다른 예를 나타내는 블록도이다. 도시의 시스템에서는 클록선(15) 및 데이터선(16) 이외에 핸드셰이크선(17)을 설치하고 있고, 해당 핸드셰이크선(17)을 이용해서 통신의 종료(즉, 통신기간)를 슬레이브장치(13)에 통지하도록 구성되어 있었다. 또한, 도 5와 동일한 부분에는 동일부호를 붙이고 중복설명을 생략한다.

<종래예 3>

도 8은 시리얼데이터통신시스템의 종래 구성의 또 다른 예를 나타내는 블록도이다. 이 시스템에서는 타이머(18)를 설치하여 두고, 슬레이브장치(13)가 데이터의 수신을 개시한 시점(혹은, 최후의 캐릭터데이터수신)으로부터의 계시를 실행하고, 소정시간이 경과해도 ETX를 인식할 수 없는 경우에는 데이터수신을 강제 종료해서 에러처리를 실행하도록 구성되어 있었다(예를 들면, 특허문헌 2 참조.). 마찬가지로 도 5와 동일한 부분에는 동일부호를 붙이고 중복설명을 생략한다.

종래, 클록동기형의 시리얼데이터통신시스템이나 시리얼데이터통신방법은 여러 가지의 기기에 이용되고 있다. 이하, 해당 통신시스템의 대표적인 종래 구성을 설명한다.

<종래예 4>

도 13은 시리얼데이터통신시스템의 종래 구성의 일례를 나타내는 블록도이며, 도면중의 부호 112는 마스터장치를 나타내고, 부호 113은 슬레이브장치를 나타내며, 부호 114는 클록신호를 발생하는 클록발생부를 나타내고, 부호 115는 시리얼데이터(TxD)를 송신하기 위한 데이터선을 나타내며, 부호 117은 클록신호(CLK)를 송신하기 위한 클록선을 나타낸다. 도시의 시스템에 있어서는 마스터장치(112)로부터 슬레이브장치(113)에 클록신호(CLK)가 송신되는 동시에, 해당 클록신호(CLK)에 동기한 형태로 시리얼데이터(TxD)가 송신되도록 되어 있었다.

그런데, 마스터장치(112)로부터 슬레이브장치(113)로의 시리얼데이터송신뿐만 아니라, 슬레이브장치(113)로부터 마스터장치(112)로도 시리얼데이터송신할 수 있도록 한 통신시스템에 대해서도 여러 가지 구조의 것이 제안되고 있다(예를 들면, 특허문헌 3 및 4 참조.).

<종래예 5>

도 14는 시리얼데이터통신시스템의 종래 구성의 다른 예를 나타내는 블록도이며, 도면중의 부호 122는 마스터장치를 나타내고, 부호 123은 슬레이브장치를 나타내며, 부호 124는 클록신호를 발생하는 클록발생부를 나타내고, 부호 125는 마스터장치(122)로부터 슬레이브장치(123)에 시리얼데이터(TxD)를 송신하기 위한 데이터선을 나타내며, 부호 126은 슬레이브장치(123)로부터 마스터장치(122)에 시리얼데이터(RxD)를 송신하기 위한 데이터선을 나타내고, 부호 127은 마스터장치(122)로부터 슬레이브장치(123)에 클록신호(CLK1)를 송신하기 위한 클록선을 나타내며, 부호 128은 핸드셰이크선을 나타낸다. 도시의 통신시스템에 있어서는 마스터장치 (122)가 슬레이브장치(123)에 대해서 수신을 위한 클록신호(CLK1)를 송신하며, 슬레이브장치(123)는 송신데이터의 준비가 끝난 타이밍에서, 송신 가능한 상태인 것을 마스터장치(122)에 핸드셰이크선(128)을 통하여 알리고, 그것을 받고서, 마스터장치(122)는 슬레이브장치(123)에 대해서 수신용 클록신호(CLK1)를 송신하도록 되어 있다. 이에 따라, 클록신호(CLK1)에 동기한 상태에서 시리얼데이터(RxD)가 슬레이브장치(123)로부터 마스터장치(122)에 송신되도록 되어 있었다.

<종래예 6>

도 15는 시리얼데이터통신시스템의 종래 구성의 또 다른 예를 나타내는 블록도이다. 또한, 도 14와 동일한 부분에는 동일부호를 붙이고 중복설명을 생략한다. 도시의 통신시스템에 있어서는, 클록신호(CLK2)를 발생하는 클록발생부(130)를 슬레이브장치(123) 측에 설치하고, 핸드셰이크선(131, 또는, 클록신호송신전용의 선)을 통하여 슬레이브장치(123)로부터 마스터장치(122)에 클록신호(CLK2)를 송신하도록 구성되어 있다. 이에 따라, 해당 클록신호(CLK2)에 동기한 상태에서 슬레이브장치(123)로부터 마스터장치(122)에 시리얼데이터(RxD)가 송신되도록 되어 있었다.

특허문헌 1: 일본국 특개평05-134736 공보

특허문헌 2: 일본국 특개평10-200602호 공보

특허문헌 3: 일본국 특개평06-243052호 공보

특허문헌 4: 일본국 특개2003-163653호 공보

그런데, 마스터장치(12)로부터 슬레이브장치(13)로의 시리얼데이터(TxD)의 송신은, 상술과 같이 클록신호(CLK)에 동기시켜서 실행되는데, 도 1(a)에 부호 TxD2로 나타내는 바와 같이, 해당 시리얼데이터에 쓰레기데이터(부호 8 참조)가 부착된 경우에는 동기가 어긋나서 시리얼데이터 자체가 시프트하여 버리는 일이 일어날 수 있다(Δt 참조). 상기 종례예 1의 시스템에서 이와 같은 시프트가 발생하여 버리면, ETX도 시프트하여 슬레이브장치(13)에 인식되지 않으며, 데이터수신종료의 처리가 되지 않고, 데이터대기상태가 언제까지나 계속되어 버린다고 하는 문제가 있었다. 또한, 상기 종래예 3의 경우에는, 타이머(18)로 계시하므로 그와 같은 사태는 회피되는데, 계시종료까지는 데이터대기상태이며, 통신에러를 인식해서 복귀할 때까지의 시간이 길어져 버린다고 하는 문제가 있었다. 또, 해당 종래예의 경우에는 타이머를 추가하지 않으면 안 되어 시스템 자체의 구성이 복잡하게 되고, 코스트도 상승하여 버린다고 하는 문제도 있었다.

한편, 상기 종래예 2의 경우에는, 핸드셰이크선(17)을 이용해서 데이터종료를 즉석에서 알 수 있으므로 복귀까지의 시간을 단축할 수 있는데, 핸드셰이크선 (17)을 추가하기 위해 시스템의 구성이 복잡하게 되고, 코스트도 상승하여 버린다고 하는 문제가 있었다.

또, 상기 종래예 4와 같은 시스템에서 슬레이브장치(113)로부터 마스터장치 (112)에 시리얼데이터를 송신하려고 해도, 클록신호(CLK)와의 동기를 취하지 못해 데이터의 인식을 할 수 없다고 하는 문제가 있었다. 즉, 마스터장치(112)로부터 슬레이브장치(113)로는 일정한 간격으로 클록신호(CLK)가 송신되는데, 슬레이브장치(113)는 (해당 클록신호(CLK)와는 무관계로) 데이터송신의 준비가 끝난 단계에서 해당 송신을 개시하여 버린다. 그리고 클록의 도중에서 슬레이브장치(113)가 데이터를 송신하여 버리면(즉, 예를 들면 8비트 구성의 클록의 최초부터 데이터를 송신하지 않고, 4비트째부터 데이터를 송신하여 버리면), 각 데이터는 1개의 클록으로 송출되지 않고 2개의 클록에 걸쳐서 송출되게 되며, 마스터장치(112) 측에서는 각 데이터를 인식할 수 없게 된다. 또, 마스터장치(112)가 ETX를 인식할 수 없는 경우에는 데이터종료를 알 수 없게 되어 언제까지나 데이터대기상태가 계속되게 되어 버린다.

또, 상기 종래예 5나 종래예 6과 같이 핸드셰이크선(128)이나 클록발생부 (130) 등을 설치한 경우에는 마스터장치(122)는 데이터종료를 알 수 있는데, 핸드셰이크선이나 클록발생부를 설치하기 위해 구성이 복잡하게 되고, 코스트도 증가하여 버린다고 하는 문제가 있었다.

본 발명은 상술의 각 문제를 해결할 수 있는 시리얼데이터통신시스템 및 시리얼데이터통신방법을 제공하는 것을 목적으로 하는 것이다.

본 발명은 클록신호에 동기시켜서 시리얼데이터를 마스터장치로부터 슬레이브장치에 송신하는 시리얼데이터통신시스템에 있어서,

상기 마스터장치는 연속하는 동시에 같은 구성의 2바이트 이상의 더미데이터가 데이터 본체의 다음에 부가되어 구성된 시리얼데이터를 송신하도록 구성되고,

상기 슬레이브장치는 상기 더미데이터를 인식한 경우에 데이터송신이 종료되었다고 판단하는 것을 특징으로 한다.

본 발명은 상기 2바이트 이상의 더미데이터는 대응하는 비트가 모두 같은 값인 것을 특징으로 한다.

본 발명은 클록신호에 동기시켜서 시리얼데이터를 마스터장치로부터 슬레이브장치에 송신하는 시리얼데이터통신방법에 있어서,

상기 마스터장치는 연속하는 동시에 같은 구성의 2바이트 이상의 더미데이터가 데이터 본체의 다음에 부가되어 구성된 시리얼데이터를 송신하고,

본 발명은 마스터장치로부터 슬레이브장치에 클록신호를 송신하는 동시에, 해당 마스터장치와 해당 슬레이브장치의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 시리얼데이터통신시스템에 있어서,

상기 슬레이브장치는 시리얼데이터를 송신한 다음은 데이터송신금지로 하여 단자의 상태를 하이레벨 또는 로레벨로 고정하고,

상기 마스터장치는 상기 단자의 상태 이외의 신호를 인식한 경우에는 수신개시로서 상기 슬레이브장치로부터의 데이터를 수신하며, 상기 단자의 상태를 나타내는 신호를 인식한 경우에는 수신금지로서 데이터의 해석을 실행하는 것을 특징으로 한다.

본 발명은 상기 마스터장치가 상기 단자의 상태를 나타내는 신호를 인식하는 것에 의거하여 상기 슬레이브장치로부터의 데이터의 시프트량을 계산하는 것을 특징으로 한다.

본 발명은 마스터장치로부터 슬레이브장치에 클록신호를 송신하는 동시에, 해당 마스터장치와 해당 슬레이브장치의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 시리얼데이터통신방법에 있어서,

본 발명에 따르면, 슬레이브장치에 송신된 데이터가 노이즈 등의 영향에 의해 시프트하여 버린 경우(클록 오동작의 경우)라도, 혹은 글자가 깨져 ETX를 인식할 수 없었던 경우라도, 더미데이터를 인식해서 시리얼데이터송신의 종료를 알고, 적절한 처리를 할 수 있다.

본 발명에 따르면, 마스터장치가 수신하는 시리얼데이터와 클록신호의 동기가 취해져 있지 않은 경우라도, 혹은 노이즈 등의 영향에 의해 ETX를 인식할 수 없었던 경우라도, 더미데이터를 인식해서 시리얼데이터송신의 종료를 알고, 각 수신데이터를 해석할 수 있다.

도 1(a)는 마스터장치로부터의 시리얼데이터가 시프트한 상태를 설명하기 위한 도면이며, 도 1(b)는 데이터수신종료시의 작용을 설명하기 위한 모식도이다.
도 2는 본 발명에 관련되는 시리얼데이터통신시스템의 구성의 일례를 나타내는 블록도이다.
도 3은 클록신호의 파형의 일례를 나타내는 파형도이다.
도 4는 본 발명에 관련되는 시리얼데이터통신방법의 일례를 나타내는 도면이다.
도 5는 시리얼데이터통신시스템의 종래 구성의 일례를 나타내는 블록도이다.
도 6은 시리얼데이터의 종래 구성의 일례를 나타내는 데이터구성도이다.
도 7은 시리얼데이터통신시스템의 종래 구성의 다른 예를 나타내는 블록도이다.
도 8은 시리얼데이터통신시스템의 종래 구성의 또 다른 예를 나타내는 블록도이다.
도 9(a)는 슬레이브장치로부터의 시리얼데이터가 시프트한 상태를 설명하기 위한 도면이며, 도 9(b)는 데이터수신종료시의 작용을 설명하기 위한 모식도이다.
도 10은 본 발명에 관련되는 시리얼데이터통신시스템의 구성의 일례를 나타내는 블록도이다.
도 11은 클록신호의 파형의 일례를 나타내는 파형도이다.
도 12는 본 발명에 관련되는 시리얼데이터통신방법의 일례를 나타내는 도면이다.
도 13은 시리얼데이터통신시스템의 종래 구성의 일례를 나타내는 블록도이다.
도 14는 시리얼데이터통신시스템의 종래 구성의 다른 예를 나타내는 블록도이다.
도 15는 시리얼데이터통신시스템의 종래 구성의 또 다른 예를 나타내는 블록도이다.

이하, 도 1 내지 도 4를 따라 본 발명을 실시하기 위한 최량의 형태에 대해서 설명한다. 여기에서, 도 1(a)는 마스터장치로부터의 시리얼데이터가 시프트한 상태를 설명하기 위한 도면이며, 도 1(b)는 데이터수신종료시의 작용을 설명하기 위한 모식도이다. 또, 도 2는 본 발명에 관련되는 시리얼데이터통신시스템의 구성의 일례를 나타내는 블록도이고, 도 3은 클록신호의 파형의 일례를 나타내는 파형도이며, 도 4는 본 발명에 관련되는 시리얼데이터통신방법의 일례를 나타내는 도면이다.

본 발명에 관련되는 시리얼데이터통신시스템은 도 2에 부호 1로 예시하는 것으로서,

ㆍ마스터장치(2)와,

ㆍ슬레이브장치(3)와,

ㆍ마스터장치(2)에 설치되어 클록신호(CLK)를 발생하는 클록발생부(4)와,

ㆍ상기 마스터장치(2)와 상기 슬레이브장치(3)의 사이에 개장되고, 상기 마스터장치(2)로부터 상기 슬레이브장치(3)로의 시리얼데이터(TxD)의 송신을 실행하는 데이터선(5)과,

ㆍ상기 마스터장치(2)와 상기 슬레이브장치(3)의 사이에 개장되고, 상기 클록발생부(4)로부터의 클록신호(CLK)를 상기 슬레이브장치(3)에 송신하는 클록선(6)에 의해 구성되어 있으며, 상기 마스터장치(2)로부터 상기 슬레이브장치(3)에 클록신호(CLK)를 송신하는 동시에, 해당 클록신호(CLK)에 동기시켜 시리얼데이터(TxD)를 송신하도록 구성되어 있다.

그리고 상술의 시리얼데이터(TxD)는 도 1(a)에 부호 TxD1로 예시하는 바와 같이, 데이터 본체(data1∼data3)와 2바이트 이상의 더미데이터(dummy, dummy)를 적어도 갖고 있다. 이들 2바이트 이상의 더미데이터(dummy, dummy)는 같은 구성이며(즉, 예를 들면, 0xFF, 0xFF,…나 0x00, 0x00,…와 같이 각 더미데이터의 대응하는 비트가 모두 같은 값이며), 상기데이터 본체(data1∼data3)의 뒤이며, 또한 연속하도록 부가되어 있다. 또, 데이터 본체(data1∼data3)의 앞에는 STX(텍스트 개시의 제어코드)를 부가해 두고, 데이터 본체(data1∼data3)와 상기 더미데이터 (dummy)의 사이에는 ETX(텍스트 종료의 제어코드)를 부가해 두면 좋다. 또한, 바이너리코드로 통신할 경우, 데이터 본체(data1,…) 등에 더미데이터를 사용하지 않을 필요가 있는데, 캐릭터코드(7bit-ASCII코드)로 통신할 경우에는 그와 같은 제한은 없다. 게다가 클록신호(CLK)는 도 3에 상세히 나타내는 바와 같이, 복수의 비트(예를 들면, 8비트)의 클록(C)을 일정한 간격(ΔT, 예를 들면, 40μsec)마다 송신해서 구성하면 좋은데, 마스터장치 및 슬레이브장치의 회로 성능이 좋다면 ΔT=0μsec로 해도(즉, 클록(C)를 연속시켜도) 좋다.

한쪽의 슬레이브장치(3)는 다음과 같이 구성하여 두면 좋다. 즉,

(a) 상기 더미데이터(0xFF 또는 0x00) 및 ETX 이외의 신호를 인식한 경우에는 수신개시로서 상기 마스터장치(2)로부터의 데이터를 수신한다(예를 들면, 도 4의 부호 S1 참조).

(b) 수신개시의 경우에는 수신한 각 데이터를 수신버퍼에 보존한다(동일도면의 부호 S2 참조).

(c) ETX를 인식한 경우에는 데이터송신이 종료되었다고 판단하고, 수신금지로서 커맨드처리를 실행한다(도 4의 부호 S3 참조).

(d) 상기 더미데이터(예를 들면, 0xFF 또는 0x00)를 인식한 경우에는, 수신금지로 하는 동시에, 수신버퍼에 축적한 데이터를 처리하고(예를 들면, 해당 데이터를 무효패킷으로서 파기하고), 일정시간 대기한 후, 수신허가한다. 또한, 해당 수신한 데이터가 단지 시프트해 버리고 있을 뿐인 경우(즉, 도 1(a)에 부호 8로 나타내는 바와 같이, 데이터의 선두에 쓰레기데이터가 부가되어 데이터 전체가 시프트하고 있을 뿐인 경우)에는, 데이터를 파기하는 것은 아니고, 시프트량을 검지해서 데이터의 해석을 실행하도록 하면 좋다(상세는 후술한다).

또, 본 발명에 관련되는 시리얼데이터통신방법은 클록신호(CLK)에 동기시켜서 시리얼데이터(TxD)를 마스터장치(2)로부터 슬레이브장치(3)에 송신하는 방법으로서, 해당 마스터장치(2)는 상술의 구성의 시리얼데이터(TxD)를 상기 슬레이브장치(3)에 송신하고, 상기 슬레이브장치(3)는 상기 더미데이터(dummy)를 인식한 경우에 데이터송신이 종료되었다고 판단하도록 한 것이다.

마스터장치(2)로부터 슬레이브장치(3)로의 시리얼데이터의 송신은 상술한 바와 같이 클록신호(CLK)에 동기시켜서 실행되는데, 도 1(a)에 부호 TxD2로 나타내는 바와 같이, 해당 시리얼데이터에 쓰레기데이터(부호 8 참조)가 부착된 경우에는, 동기가 어긋나서 시리얼데이터 자체가 시프트해 버리는 일이 일어날 수 있다(즉, 1캐릭터의 클록개시의 타이밍(t1)과 데이터의 수신개시의 타이밍(t2)이 어긋나 버리는 일은 있다). 이하, 이때의 작용에 대해서 도 1 및 도 4를 따라 설명한다.

도 1(a)에 부호 A1로 나타내는 기간에 있어서, 슬레이브장치(3)는 쓰레기데이터(8)와 STX의 일부를 수신하게 되는데, 이와 같이 수신하는 데이터는 더미데이터(dummy)도 ETX도 아니므로, 상기 (a)의 조건에 따라서 수신개시가 되고, 데이터의 받아들임을 개시한다. 그리고 부호 A2, A3, A4로 나타내는 기간에서는 시프트한 상태의 각 데이터를 수신하게 된다(도 4의 부호 S2 참조).

또한, 부호 A5로 나타내는 기간에 있어서는, 어떤 데이터와 ETX의 일부를 수신하는데, 데이터가 시프트하고 있는 것으로부터 ETX로서 인식되는 일은 없고, 따라서, 데이터종료로는 판단되지 않는다(상기 (c) 참조). 다음의 기간 A6에 있어서는, ETX의 나머지 부분과 더미데이터(0xFF)의 일부가 수신되는데, 이 경우도, ETX로서도 더미데이터(0xFF)로서도 인식되지 않기 때문에, 데이터종료로는 판단되지 않는다(상기 (c), (d) 참조). 그러나 부호 A7로 나타내는 기간에서는 1번째 더미데이터(0xFF)의 일부와 2번째 더미데이터(0xFF)의 일부를 수신하게 되므로, 슬레이브장치(3)가 더미데이터(0xFF)를 인식할 수 있고, 이에 따라, 전체 데이터의 수신완료를 알 수 있다. 그런데, 이와 같이 해서 수신한 데이터는 단지 시프트해 버리고 있을 뿐이므로, 무효패킷으로서 파기해 버리면 데이터송수신이 쓸데없이 되어 버린다. 그래서, 데이터의 시프트량을 적당한 방법으로 구하고, 데이터해석을 실행하도록 하면 좋다. 또한, 슬레이브장치(3)는 더미데이터(0xFF)를 인식한 시점에서 수신금지로 하고, 일정시간 대기한 다음에 수신허가하도록 하면 좋다. 이 수신허가는 클록신호(CLK)를 수신하고 있지 않은 동안에 실행하지 않으면 안 된다. 도 4에 나타내는 예에서는, 마스터장치(2)가 2번째의 더미데이터(dummy, 부호 S5 참조)를 출력한 다음은 슬레이브장치(3)로부터의 데이터수신으로 이행하기 위해 100μsec 동안 클록신호를 출력하지 않도록 되어 있는데, 상기 무효패킷의 경우는 이 동안에 수신허가를 실행하면 좋다. 상기 100μsec경과 후는, 마스터장치(2)는 슬레이브장치(3)로부터 데이터를 수신하기 위해 클록신호를 출력하는데, 수신허가를 실행한 슬레이브장치(3)는 데이터송신을 실행하지 않기 때문에, 그 단자의 상태 dummy (0xFF)가 마스터장치(2)에 수신되게 된다. 또한, 이 데이터(0xFF)를 수신해도, 상기 (a)에 의해 수신개시로는 되지 않고, 해당 데이터(0xFF)는 보존되는 일없이 파기된다. 그런데, 상술과 같이 시프트량을 구해서 데이터의 해석을 실행할 경우에는 데이터의 선두(환언하면, 더미데이터(dummy)와 시리얼데이터(TxD)의 경계)를 식별할 수 있도록 되어 있을 필요가 있다. 도 1 및 도 4에 나타내는 예에서는, 더미데이터(0xFF)의 최종비트가 “1”이고, 시리얼데이터(TxD)의 최초비트(즉, STX(0x02)의 최초비트)는 “0”이므로, LSB퍼스트라도 MSB퍼스트라도 그 경계를 식별할 수 있으며, 상술과 같은 데이터해석을 실행하는 것이 가능하게 된다. 즉, 해당 경계를 식별할 수 있도록 시리얼데이터 선두의 데이터와 더미데이터를 선택할 필요가 있다.

그런데, 마스터장치(2)로부터의 시리얼데이터가 TxD2와 같이 시프트하지 않고, TxD1상태에서 적정하게 수신할 수 있었다고 하면, A5의 기간에서 ETX가 인식되어 전체 데이터의 수신완료를 알 수 있다. 또, 슬레이브장치(3)가 전체 데이터의 수신을 완료한 다음은 수신금지로 하는 동시에 커맨드처리가 된다(도 4의 부호 S3 참조). 그리고 마스터장치(2)는 상술한 바와 같이 2번째의 더미데이터(dummy, 부호 S5 참조)를 출력한 다음은 일정시간만 클록의 출력을 금지한다.

본 발명에 따르면, 같은 구성의 2바이트 이상의 더미데이터(dummy)가 연속하도록 배치되어 있으며, 또한, 슬레이브장치(3)가 해당 더미데이터(dummy)를 인식한 경우에는 즉시 수신금지로 하도록 설정되어 있으므로, 슬레이브장치(3)에 송신된 데이터가 노이즈 등의 영향에 의해 시프트 해 버린 경우(클록 오동작의 경우)라도, 혹은 글자가 깨져 ETX를 인식할 수 없었던 경우라도, 더미데이터(dummy)를 인식해서 시리얼데이터(TxD)의 송신종료를 알고, 적절한 처리를 할 수 있다. 또, 본 발명에 따르면, 핸드셰이크선(도 7의 부호 17 참조)이나 타이머(도 8의 부호 18 참조)를 설치할 필요가 없기 때문에, 그만큼 비용을 억제할 수 있다. 또한, 해당 타이머(18)를 사용하는 타입의 것에서는 계시가 종료될 때까지는 데이터대기상태가 계속되는데, 본 발명에 따르면, 더미데이터(dummy)의 인식에 의해 무효패킷인 취지의 판정을 즉석에서 실행할 수 있으며, 통신에러를 인식해서 복귀할 때까지의 시간을 단축할 수 있다. 또, 본 발명에 따르면, 기존의 시리얼데이터통신시스템의 소프트웨어를 변경하는 것만으로 상술과 같은 시스템을 간단하게 구축할 수 있다. 또한, 그 알고리듬은 간단한 것이므로, CPU가 고속 고기능인 것이 아니더라도 좋고, CPU의 교환 등도 불필요하게 된다.

이하, 도 9 내지 도 12를 따라 본 발명을 실시하기 위한 다른 최량의 형태에 대해서 설명한다. 여기에서, 도 9(a)는 슬레이브장치로부터의 시리얼데이터가 시프트한 상태를 설명하기 위한 도면이며, 도 9(b)는 데이터수신종료시의 작용을 설명하기 위한 모식도이다. 또, 도 10은 본 발명에 관련되는 시리얼데이터통신시스템의 구성의 일례를 나타내는 블록도이고, 도 11은 클록신호의 파형의 일례를 나타내는 파형도이며, 도 12는 본 발명에 관련되는 시리얼데이터통신방법의 일례를 나타내는 도면이다.

본 발명에 관련되는 시리얼데이터통신시스템은 도 10에 부호 101로 예시하는 것으로서,

ㆍ마스터장치(102)와,

ㆍ슬레이브장치(103)와,

ㆍ마스터장치(102)에 설치되어 클록신호(CLK)를 발생하는 클록발생부(104)와,

ㆍ상기 마스터장치(102)와 상기 슬레이브장치(103)의 사이에 개장되고, 상기 마스터장치(102)로부터 상기 슬레이브장치(103)로의 시리얼데이터(TxD)의 송신을 실행하는 제 1 데이터선(105)과,

ㆍ상기 마스터장치(102)와 상기 슬레이브장치(103)의 사이에 개장되고, 상기 슬레이브장치(103)로부터 상기 마스터장치(102)로의 시리얼데이터(RxD)의 송신을 실행하는 제 2 데이터선(106)과,

ㆍ상기 마스터장치(102)와 상기 슬레이브장치(103)의 사이에 개장되고, 상기 클록발생부(104)로부터의 클록신호(CLK)를 상기 슬레이브장치(103)에 송신하는 클록선(107)에 의해 구성되어 있으며, 상기 마스터장치(102)로부터 상기 슬레이브장치(103)에 클록신호(CLK)를 송신하는 동시에, 해당 마스터장치(102)와 해당 슬레이브장치(103)의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있도록 구성되어 있다.

또한, 시리얼데이터(RxD)는 도 9(a)에 예시하는 바와 같이, STX(텍스트 개시의 제어코드)와 데이터 본체(data1, data2, data3)와 ETX(텍스트 종료의 제어코드)에 의해 구성하면 좋다. 또, 클록신호(CLK)는 도 11에 상세히 나타내는 바와 같이, 복수의 비트(예를 들면, 8비트)의 클록(C)을 일정한 간격(ΔT, 예를 들면, 40μsec)마다 송신해서 구성하면 좋은데, 마스터장치 및 슬레이브장치 회로의 성능이 좋다면 ΔT=0μsec로 해도(즉, 클록(C)을 연속시켜도) 좋다.

그런데, 상술의 슬레이브장치(103)는 시리얼데이터(RxD)를 송신하고(도 12의 부호 S13, S14, S15 참조), 그 다음은 데이터송신금지로 해서 단자의 상태를 하이레벨(0xFF) 또는 로레벨(0x00)로 고정하도록 구성되어 있다(동일도면의 부호 S16, S17 참조.이하, 이 단자의 상태를 나타내는 신호를 “더미데이터”로 한다). 즉, 본 발명에 관련되는 시리얼데이터통신시스템(101)에 있어서는, 슬레이브장치(103)로부터 마스터장치(102)에 송신되는 시리얼데이터(RxD)의 최후부분에 더미데이터 (dummy)를 부가하는 것은 아니고, 슬레이브장치(103) 단자의 상태(데이터를 송신하고 있지 않은 동안의 단자의 상태)가 H이면 마스터장치(102)의 측에 있어서 더미데이터(dummy)를 0xFF로 정의하여 두고, 해당 슬레이브장치(103) 단자의 상태(데이터를 송신하고 있지 않은 동안의 단자의 상태)가 L이면 마스터장치(102)의 측에 있어서 더미데이터(dummy)를 0x00로 정의하여 둔다.

그리고, 다른 쪽의 마스터장치(102)는 다음과 같이 구성되어 있다.

(a) 더미데이터(0xFF 또는 0x00) 및 ETX 이외의 신호를 인식한 경우에는 수신개시로서 상기 슬레이브장치(103)로부터의 데이터를 수신한다(예를 들면, 도 12의 부호 S13 참조).

(b) 수신개시의 경우에는 수신한 각 데이터를 수신버퍼에 보존한다.

(c) ETX, 혹은 더미데이터(0xFF 또는 0x00)를 인식한 경우에 수신금지로서 데이터의 해석을 실행한다(도 12의 부호 S15, S16, S17 참조).

본 발명에 관련되는 시리얼데이터통신시스템(101)에 있어서는, 슬레이브장치 (103)로부터 마스터장치(102)에 시리얼데이터(RxD)를 송신할 경우, 클록신호(CLK)와의 동기를 취하도록은 구성되어 있지 않고, 해당 시리얼데이터(RxD)의 송신은 슬레이브장치(103)에서 송신의 준비가 끝난 단계에서(임의의 타이밍에서) 실행된다. 따라서, 도 9(a)에 부호 RxD2로 나타내는 바와 같이, 클록신호(CLK)로부터 어긋난 상태에서 시리얼데이터(RxD)가 수신되는 일이 일어날 수 있다(즉, 1캐릭터의 클록의 개시의 타이밍(t1)과 데이터의 수신개시의 타이밍(t2)이 어긋나 버리는 일은 있다). 이하, 이때의 작용에 대해 설명한다.

슬레이브장치(103)가 마스터장치(102)에 시리얼데이터(RxD)를 송신개시할 때까지는 상술한 바와 같이 단자의 상태는 고정(예를 들면, 0xFF)으로 되어 있으며, 그 단자의 상태를 데이터로서 마스터장치(102)가 수신하게 된다(도 12의 부호 S11, S12 참조). 이 상태에서는 상기 (a)의 조건에 의해 수신개시로는 되지 않으며, 더미데이터(dummy)는 보존되지 않고 파기된다. 또, 마스터장치(102)로부터 슬레이브장치(103)로는 상기 클록선(107)을 통하여 클록신호(CLK)가 송신되고 있다.

그리고 도 9(a)에 부호 A1로 나타내는 기간에 있어서, 예를 들면, 8비트의 클록신호 중의 4비트째부터 STX가 보내져 왔다고 한다. 그 경우, 1∼3비트째의 데이터(부호 108 참조)는 쓰레기데이터로서 인식하고, 4∼8비트째에서는 STX의 일부를 수신하게 되는데, 이와 같이 수신하는 데이터는 더미데이터(dummy)도 ETX도 아니므로, 상기 (a)의 조건에 따라서 수신개시가 되고, 데이터의 받아들임을 개시한다. 그리고, 부호 A2, A3, A4로 나타내는 기간에서는 시프트한 상태의 각 데이터를 수신하게 된다(도 12의 부호 S14 참조).

또한, 부호 A5로 나타내는 기간에 있어서는, 어떤 데이터와 ETX의 일부를 수신하는데, 데이터가 시프트하고 있는 것으로부터 ETX로서 인식되는 일은 없고, 따라서, 데이터종료로는 판단되지 않는다. 다음의 기간 A6에 있어서는, ETX의 나머지 부분과 더미데이터(0xFF)의 일부가 수신되는데, 이 경우도 ETX로서도 더미데이터(0xFF)로서도 인식되지 않기 때문에, 데이터종료로는 판단되지 않는다. 그러나, 부호 A7로 나타내는 기간에서는 1번째의 더미데이터(0xFF)의 일부와 2번째의 더미데이터(0xFF)의 일부를 수신하게 되므로, 마스터장치(102)가 더미데이터(0xFF)를 인식할 수 있고, 이에 따라, 전체 데이터의 수신완료를 알 수 있다. 이 경우, 상기 마스터장치(102)는 상기 더미데이터(0xFF)를 인식해서 비트해석을 실행하고, 상기 슬레이브장치(103)로부터의 데이터의 시프트량(도 9(a)의 부호 Δt 참조)을 계산하도록 해 두면 좋다. 또, 더미데이터와는 따로 정의한 동기용 코드를 이용해서 시프트량(Δt)을 계산하도록 해도 좋다. 이와 같이 해서 시프트량(Δt)을 아는 것으로, BYTE데이터를 조립할 수 있다. 또한, 이와 같이 데이터의 해석을 실행할 경우에는 데이터의 선두(환언하면, 더미데이터(dummy)와 시리얼데이터(RxD)의 경계)를 식별할 수 있도록 되어 있을 필요가 있다. 도 9 및 도 12에 나타내는 예에서는, 더미데이터(0xFF)의 최종비트가 “1”이고, 시리얼데이터(RxD)의 최초비트(즉, STX(0x02)의 최초비트)는 “0”이므로, LSB퍼스트라도 MSB퍼스트라도 그 경계를 식별할 수 있으며, 상술과 같은 데이터해석을 실행하는 것이 가능하게 된다. 즉, 해당 경계를 식별할 수 있도록 시리얼데이터 선두의 데이터와 더미데이터를 선택할 필요가 있다. 그리고 BYTE데이터를 조립한 다음은 그 데이터가 적정한지 아닌지의 해석을 적당한 방법으로 실행하면 좋다.

그런데, 슬레이브장치(103)로부터의 시리얼데이터가 RxD2와 같이 시프트하지 않고, RxD1상태에서 적정하게 수신할 수 있었다고 하면, A5의 기간에서 ETX가 인식되어 전체 데이터의 수신완료를 알 수 있다. 또, 마스터장치(102)가 전체 데이터의 수신을 완료한 다음은(도 12의 부호 S15, S16, S17 참조) 클록신호(CLK)의 출력은 일정기간(예를 들면, 150μsec)만 금지된다. 또한, 바이너리코드로 통신할 경우, 데이터 본체(data1,…) 등에 더미데이터를 사용하지 않을 필요가 있고, 또, 인접하는 데이터 본체(예를 들면, data1과 data2)의 조합으로 더미데이터와 동일한 코드가 출현하지 않도록 할 필요가 있다. 더미데이터(dummy)를 0xFF로 하고, 캐릭터코드(7bit-ASCII코드)를 사용해서 LSB로부터 송신한 경우에는 그와 같은 제한은 없으므로, 본 시스템을 이용한 통신에는 적합하다.

본 발명에 따르면, 시리얼데이터(RxD)와 클록신호(CLK)의 동기를 취하고 있지 않아서 시리얼데이터(RxD)가 시프트되고 있는 경우라도, 혹은 노이즈 등의 영향에 의해 ETX를 인식할 수 없었던 경우라도, 더미데이터(dummy)를 인식해서 시리얼데이터(RxD)의 송신종료를 알고, 각 수신데이터를 해석할 수 있다. 또, 본 발명에 따르면, 핸드셰이크선(도 14의 부호 128 참조)이나 클록발생부(도 15의 부호 130 참조)를 설치할 필요가 없기 때문에, 그만큼 비용을 억제할 수 있다. 또한, 본 발명에 따르면, 데이터의 시프트나 노이즈 등의 영향에 의해서 ETX를 인식할 수 없었던 경우라도, 더미데이터(dummy)를 인식함으로써 데이터의 종료를 즉석에서 알 수 있으므로, 마스터장치(102)가 데이터대기상태로 되는 일도 없고(즉, 최종데이터를 수신하기 위해 타임아웃기간을 설치해 두고, 해당 최종데이터를 수신할 때까지 클록신호(CLK)를 계속 송출할 필요도 없으며), 통신에러를 인식해서 복귀할 때까지의 시간을 짧게 할 수 있다. 또, 본 발명에 따르면, 데이터수신중에 각 비트를 수시체크해서 BYTE데이터를 조립하는 것은 아니고, 데이터수신종료 후에 BYTE데이터를 조립하기 때문에 시간을 들인 해석이 가능하게 되므로 저속의 CPU를 사용할 수 있고, 장치를 염가로 할 수 있다.

본 발명에 관련되는 시리얼데이터통신방법은 마스터장치(102)로부터 슬레이브장치(103)에 클록신호(CLK)를 송신하는 동시에, 해당 마스터장치(102)와 해당 슬레이브장치(103)의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 방법으로서, 상기 슬레이브장치(103)는 시리얼데이터(RxD)를 송신한 다음은 데이터송신금지로 해서 단자의 상태를 하이레벨(0xFF) 또는 로레벨(0x00)로 고정하고, 상기 마스터장치(102)는 상기 단자의 상태 이외의 신호를 인식한 경우에는 수신개시로서 상기 슬레이브장치(103)로부터의 데이터를 수신하며, 상기 단자의 상태를 나타내는 신호(dummy)를 인식한 경우에는 수신금지로서 데이터의 해석을 실행하는 것을 특징으로 한다.

이 경우, 상기 마스터장치(102)는 상기 신호(dummy)를 인식하는 것에 의거하여 상기 슬레이브장치(103)로부터의 데이터의 시프트량(Δt)을 계산하도록 하면 좋다.

본 발명에 관련되는 시리얼데이터통신시스템 및 시리얼데이터통신방법은 데이터통신을 실행하는 기기 전반에 사용할 수 있다.

1：시리얼데이터통신시스템 2：마스터장치
3：슬레이브장치 101：시리얼데이터통신시스템
102：마스터장치 103：슬레이브장치
CLK：클록신호 data1, data2, data3：데이터 본체
dummy：더미데이터 RxD：시리얼데이터
TxD：시리얼데이터 Δt：데이터의 시프트량

Claims

클록신호에 동기시켜서 시리얼데이터를 마스터장치로부터 슬레이브장치에 송신하는 시리얼데이터통신시스템에 있어서,
상기 마스터장치는 연속하는 동시에 같은 구성의 2바이트 이상의 더미데이터가 데이터 본체의 다음에 부가되어 구성된 시리얼데이터를 송신하도록 구성되고,
상기 슬레이브장치는 상기 더미데이터를 인식한 경우에 데이터송신이 종료되었다고 판단하는 것을 특징으로 하는 시리얼데이터통신시스템.
제 1 항에 있어서,
상기 2바이트 이상의 더미데이터는 대응하는 비트가 모두 같은 값인 것을 특징으로 하는 시리얼데이터통신시스템.
클록신호에 동기시켜서 시리얼데이터를 마스터장치로부터 슬레이브장치에 송신하는 시리얼데이터통신방법에 있어서,
상기 마스터장치는 연속하는 동시에 같은 구성의 2바이트 이상의 더미데이터가 데이터 본체의 다음에 부가되어 구성된 시리얼데이터를 송신하고,
상기 슬레이브장치는 상기 더미데이터를 인식한 경우에 데이터송신이 종료되었다고 판단하는 것을 특징으로 하는 시리얼데이터통신방법.
제 3 항에 있어서,
상기 2바이트 이상의 더미데이터는 대응하는 비트가 모두 같은 값인 것을 특징으로 하는 시리얼데이터통신방법.
마스터장치로부터 슬레이브장치에 클록신호를 송신하는 동시에, 해당 마스터장치와 해당 슬레이브장치의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 시리얼데이터통신시스템에 있어서,
상기 슬레이브장치는 시리얼데이터를 송신한 다음은 데이터송신금지로 하여 단자의 상태를 하이레벨 또는 로레벨로 고정하고,
상기 마스터장치는 상기 단자의 상태 이외의 신호를 인식한 경우에는 수신개시로서 상기 슬레이브장치로부터의 데이터를 수신하며, 상기 단자의 상태를 나타내는 신호를 인식한 경우에는 수신금지로서 데이터의 해석을 실행하는 것을 특징으로 하는 시리얼데이터통신시스템.
제 5 항에 있어서,
상기 마스터장치는 상기 단자의 상태를 나타내는 신호를 인식하는 것에 의거하여 상기 슬레이브장치로부터의 데이터의 시프트량을 계산하는 것을 특징으로 하는 시리얼데이터통신시스템.
마스터장치로부터 슬레이브장치에 클록신호를 송신하는 동시에, 해당 마스터장치와 해당 슬레이브장치의 사이에서 시리얼데이터의 쌍방향 통신을 실행할 수 있는 시리얼데이터통신방법에 있어서,
상기 슬레이브장치는 시리얼데이터를 송신한 다음은 데이터송신금지로 하여 단자의 상태를 하이레벨 또는 로레벨로 고정하고,
상기 마스터장치는 상기 단자의 상태 이외의 신호를 인식한 경우에는 수신개시로서 상기 슬레이브장치로부터의 데이터를 수신하며, 상기 단자의 상태를 나타내는 신호를 인식한 경우에는 수신금지로서 데이터의 해석을 실행하는 것을 특징으로 하는 시리얼데이터통신방법.
제 7 항에 있어서,
상기 마스터장치는 상기 단자의 상태를 나타내는 신호를 인식하는 것에 의거하여 상기 슬레이브장치로부터의 데이터의 시프트량을 계산하는 것을 특징으로 하는 시리얼데이터통신방법.