JP4157064B2 - 同期開始信号検出装置、その検出方法、及びそのプログラム - Google Patents

同期開始信号検出装置、その検出方法、及びそのプログラム Download PDF

Info

Publication number
JP4157064B2
JP4157064B2 JP2004090941A JP2004090941A JP4157064B2 JP 4157064 B2 JP4157064 B2 JP 4157064B2 JP 2004090941 A JP2004090941 A JP 2004090941A JP 2004090941 A JP2004090941 A JP 2004090941A JP 4157064 B2 JP4157064 B2 JP 4157064B2
Authority
JP
Japan
Prior art keywords
data
communication
lin
node
communication protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004090941A
Other languages
English (en)
Other versions
JP2005277994A (ja
Inventor
信也 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004090941A priority Critical patent/JP4157064B2/ja
Publication of JP2005277994A publication Critical patent/JP2005277994A/ja
Application granted granted Critical
Publication of JP4157064B2 publication Critical patent/JP4157064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、車載用ネットワークの通信プロトコルであるLIN(Local Interconnect Network)の技術に関し、特にSynch Break Field(同期開始信号)を検出するための技術に関する。
LIN(Local Interconnect Network)とは車載用ネットワークのプロトコルの1つで、基本的にUART(Universal Asynchronous Receiver-Transmitter)を用いたシリアル通信である。また、LINは、図5に示すように、マスター・スレーブの構成をとっており、互いにLIN−BUSを介して接続されている。
図1はマスターノードとスレーブノードとの間で送受信されるメッセージフレームの構成図である。メッセージフレームは、ヘッダフレームとレスポンスフレームとから構成されている。
図2は、ヘッダフレームのタイミング仕様である。マスターノードはヘッダフレームのID Fieldに送信先のスレーブノードを示すIDを入れて送信し、スレーブノードは受信したヘッダフレームからIDを判定して、自ノードに対するIDの時にレスポンスフレームを送信する仕組みとなっている。尚、ヘッダフレームはSynch Break Field(同期開始信号)と、Synch Fieldと、ID Fieldとから構成され、レスポンスフレームは複数のData FieldとCheck Sum Fieldとから構成される。
LINでは、ほとんどのフレームが上述したUARTのデータフォーマットと同じデータフォーマットを用いている。しかしながら、唯一Synch Break Fieldのみが異なるデータフォーマットを用いており、LINにおけるマスターノードが送信するSynch Break Fieldは、図3に示すように、最小13bits幅のドミナント(Low)+最小1bit幅のレセッシブ(High)という特殊なフレームとなっている。
LINにおけるスレーブノードは、受信したメッセージの中から、Synch Break Fieldを検出した場合のみ、その後に続くデータを正しいLINのメッセージであると認識する。尚、この信号幅の閾値は発振子の種類によって異なり、LINの仕様(Revision 1.2)においてスレーブノードは、図4に示すように、水晶発振子の場合は、9bits幅以上のドミナントのビット列を受信した場合、Synch Break Fieldを受信したと判断することになっている。
ここで、LINにおけるスレーブノードが、受信したメッセージの中からSynch Break Fieldを検出する従来の構成とその動作について説明する。
図6はLINにおけるスレーブノードの基本的な構成図である。
図6に示すように、スレーブノードはTIMER部601と、UART部602と、INTP部603とから構成されている。
TIMER部601は、通信のタイムアウトや、信号幅の時間を測定するために使われる。
UART部602は、LINにおける大半(Synch Break Field以外)のFieldの送受信に使われる。
INTP部603は、信号の立ち下がりエッジや立ち上がりエッジを検出するために使われる。
続いて、Synch Break Fieldを検出する方法を以下に示す。尚、ここでは、スレーブノード内の発振子を水晶発振子とし、信号幅の閾値を9bit timeとする。
図7は、従来のSynch Break Fieldを検出する方法を示すフローチャートである。
まず、INTP部603は立ち下がりエッジを検出すると(ステップ101)、その時点でのTIMER部601の値Aを読み出す(ステップ102)。次に、INTP部603は、立ち上がりエッジを検出すると(ステップ103)、その時点でのTIMER部601の値Bを読み出す(ステップ104)。
そして、値Bから値Aを減算し、算出した値が9bit timeより大きいかを判定する(ステップ105)。その値が9bit timeより大きいと判定されると、Synch Break Fieldであると判断する(ステップ106)。
しかしながら、LINではスレーブノードが自ノードを示していないIDを受信した場合、その後のメッセージフレームを無視しなければならない。通常、IDを無視したスレーブノードは、次のSynch Break Fieldを待つことになるが、次のSynch Break Fieldを待っている間にも、LIN―BUSでは他のスレーブノード同士でメッセージフレームのやり取りがなされているため、Synch Break Field待機状態にあるスレーブノードは、他のスレーブノード同士のメッセージフレームを受信することになる。そのため、Synch Break Field待機状態にあるスレーブノードは立ち上がりエッジ・立ち下りエッジを検出し、エッジ割り込みを頻繁に発生させてしまう事になる。その結果、Synch Break Field待機時にSynch Break FieldでないLINのメッセージフレームが送られてきた場合、エッジ割り込みが頻発しCPU負荷が高くなってしまう。
例えば、実データとしてData Fieldに0x55が挿入されて送信された場合、スレーブノードが受信するデータは、スタートビット1bit(0)+実データ8bits(0x55)+ストップビット1bit(1)の構成からなる“0101010101”である。そのため、立ち上がりエッジ・立ち下がりエッジを計10回検出し、10回割り込みが発生する。尚、実データは後ろから送信されるため、スレーブノードが受信するデータは、“0101010101”となる。
そこで、本発明が解決する課題は、Synch Break FieldでないLINのメッセージフレームを受信した場合でも、エッジ割り込みが頻発しない技術を提供することにある。
上記課題を解決するための第1の発明は、LIN(Local Interconnect Network)バスを介してマスターノードからのデータを受信し、該データのヘッダフレームの中から第1通信プロトコルが用いられたブレークフィールドと送信先ノードを示すIDが含まれるIDフィールドとを検出し、該IDフィールドに含まれるIDが自ノードを示す場合に前記マスターノードとの間で前記第1通信プロトコルとは異なる第2通信プロトコルを用いてレスポンスフレームに含まれるデータの送受信を行うLIN通信用スレーブノードであって、前記LINバスを介してデータを受信する受信部と、前記受信したデータに対する通信エラーの有無を検出する通信エラー検出部とを有するUART部と前記通信エラー検出部の検出結果を参照し、前記受信したデータに生じた通信エラーが前記第2通信プロトコルに従った受信データでなかったことにより発生したフレーミングエラーであるか否かを判定し、前記通信エラーが前記フレーミングエラーであると判定された場合、前記受信したデータの一部が前記第1通信プロトコルに従ったデータであるか否かを判定することで前記ブレークフィールドを受信したと判断するCPUとを有することを特徴とする。
上記課題を解決するための第2の発明は、上記第1の発明において、前記第1通信プロトコルによる前記ブレークフィールドのデータは、スタートビット部、データ部、ストップビット部から構成され、前記CPUは、前記受信したデータの一部と前記ブレークフィールド内のデータ部とが一致するか否かで前記ブレークフィールドの受信判断を行うことを特徴とする請求項1に記載のLIN通信用スレーブノード。
上記課題を解決するための第3の発明は、上記第2の発明において、前記ブレークフィールドのスタートビット部は、1ビットの0であり、前記ブレークフィールドのデータ部は、8ビットの0であり、前記ブレークフィールドのストップビット部は、1ビットの1であることを特徴とする。
上記課題を解決するための第4の発明は、上記第1乃至3のいずれかの発明において、前記第1通信プロトコルはLINの通信プロトコルであり、前記第2通信プロトコルはUARTの通信プロトコルであることを特徴とする。
上記課題を解決するための第5の発明は、上記第4の発明において、前記UARTの通信プロトコルによるデータは、1ビットの0であるスタートビット部と、8ビットの実データ部と、1ビットのパリティビット部と、2ビットの1であるストップビット部とから構成されることを特徴とする。
上記課題を解決するための第の発明は、LIN(Local Interconnect Network)バスを介してマスターノードからのデータを受信し、受信したデータのヘッダフレームの中から第1通信プロトコルが用いられたブレークフィールドと送信先ノードを示すIDが含まれるIDフィールドとを検出し、該IDフィールドに含まれるIDが自ノードを示す場合に、前記マスターノードに対し前記第1通信プロトコルとは異なる第2通信プロトコルを用いてレスポンスフレームに含まれるデータの送信を行うLIN通信用スレーブノードのデータ送受信方法であって、前記LIN通信用スレーブノードは、前記LINバスを介して受信したデータに対し通信エラーの有無を検出し、前記受信したデータに生じた通信エラーがフレーミングエラーであるか否かを判定し、前記通信エラーが前記フレーミングエラーであったときには、前記受信したデータの一部が前記第1通信プロトコルに従ったデータであるか否かを判定することで前記ブレークフィールドを受信したと判断することを特徴とする。
上記課題を解決するための第の発明は、上記第6の発明において、前記LIN通信用スレーブノードは、前記ブレークフィールドを受信したと判断した場合には、前記IDフィールドに含まれるIDが自ノードのIDに一致するか否かを判定し、自ノードのIDだと判断した場合には、前記マスターノードへ前記レスポンスフレームを介して前記第2通信プロトコルを用いてデータを送信することを特徴とする。
本発明によると、Synch Break Field検出にUARTのフレーミングエラー、即ち、UARTにおいて本来HiであるはずのストップビットがLowであった場合に発生するエラーを利用しているので、Synch Break Fieldを受信した場合(UARTの受信エラー割り込み)でも、Synch Break FieldでないLINのメッセージフレームを受信した場合(UARTの受信割り込み)でも割り込み処理の発生は1回だけである。従って、エッジ割り込みによるCPU負荷が大幅に低減することができる。
本発明は、フレーミングエラーを検出すると、受信データが“0x00(00000000)”、即ち、全て“0”であるかを判定し、判定の結果、受信データが“0x00(00000000)”である場合は、Synch Break Fieldを受信したと判定する。
本発明における第1の実施例について説明する。尚、本実施例では、スレーブノード内のクロックが水晶又はセラミック発振子の場合、即ちSynch Break Fieldの閾値が9bitsの場合について説明する。
図8は、本発明におけるネットワーク図である。図8に示す通り、本発明は、マスター・スレーブの構成をとっており、互いにLIN−BUSを介して接続されている。
図9はマスターノードとスレーブノードとの間で送受信されるメッセージフレームの構成図である。メッセージフレームは、ヘッダフレームとレスポンスフレームとから構成されている。
図10は、ヘッダフレームのタイミング仕様である。マスターノードはヘッダフレームのID Fieldに送信先のスレーブノードを示すIDを入れて送信し、スレーブノードは受信したヘッダフレームからIDを判定して、自ノードに対するIDの時にレスポンスフレームを送信する仕組みとなっている。尚、ヘッダフレームはSynch Break Field(同期開始信号)と、Synch Fieldと、ID Fieldとから構成され、レスポンスフレームは複数のData FieldとCheck Sum Fieldとから構成される。
図11は、LINにおけるマスターノードが送信するSynch Break Fieldのタイミング仕様である。LINにおけるマスターノードが送信するSynch Break Fieldは、図3に示すように、最小13bits幅のドミナント(Low)+最小1bit幅のレセッシブ(High)という特殊なフレームとなっている。
LINにおけるスレーブノードは、受信したメッセージの中から、Synch Break Fieldを検出した場合のみ、その後に続くデータを正しいLINのメッセージであると認識する。尚、この信号幅の閾値は発振子の種類によって異なり、LINの仕様(Revision 1.2)においてスレーブノードは、図12に示すように、水晶発振子の場合は、9bits幅以上のドミナントのビット列を受信した場合、Synch Break Fieldを受信したと判断することになっている。
図13は、スレーブノードの構成例である。図6に示す通り、スレーブノードは、CPU1301と、TIMER部1302と、UART部1303と、INTP部1304とを有する。
CPU1301は、後述する通信エラー検出部5025から通信エラー検出信号が発生されると、通信エラーの内容がフレーミングエラーであるかを判定する。この判定の結果、通信エラーの内容がフレーミングエラーである場合、受信データが0x00であるかを判定する。判定の結果、0x00であると判定された場合、スタートビット1bit + 受信データ8bits(0x00) + ストップビット1bit から構成される“0000000001”を受信した、即ち、9bits幅のドミナント列を受信したこととなり、Synch Break Fieldであると判断する。
UART部1303は、図14に示すように、受信シフトレジスタ5021と、受信バッファ5022と、送信バッファ5023と、送信シフトレジスタ5024と、通信エラー検出部5025と、通信エラーレジスタ5026と、送受信クロック制御部5027とを有する。
受信シフトレジスタ5021は、受信データをシフト入力する。
受信バッファ5022は、受信シフトレジスタ5021から受けたデータを一時格納する。
送信バッファ5023は、CPUが内部バスを経由して書込む送信データを保持する。
送信シフトレジスタ5024は、送信バッファ5023の送信データを取り込んでシフト出力する。
通信エラー検出部5025は、受信データの通信エラーを検出するものであり、通信エラーを検出した場合、通信エラー検出信号を発生する。検出する通信エラーの内容は、例えば、通信の過程でデータの欠落(以下フレーミングエラー)やデータの転換(以下パリティエラー)等である。フレーミングエラーの認識は、予め通信上のプロトコルを決めておき、受信側でプロトコルに従った受信データを受信できなかった場合、即ち、本来Hi(レセシブ)であるはずのデータがLow(ドミナント)であった場合に発生するエラーの検出を行う。
尚、UARTでの通信プロトコルでは、送信開始を示すスタートビットである1bitの“0”、続いて8bitsの実データ、その後ろに実データ中の”1”の数が偶数個であった場合には”1”、奇数個であった場合には”0”を示す1bitのパリティービット、さらに通信終了を示すストップビットである2bitsの“1”を設定している。そのため、Synch Break Fieldを受信した場合、フレーミングエラーと判定される。
通信エラーレジスタ5026は、通信エラー検出部5025が検出した通信エラーの情報を格納する。
送受信クロック制御回路5027は、受信データのシフト入力のタイミングや受信バッファ5022への格納タイミングの制御と、送信データのシフト出力タイミングや送信バッファ5023から送信シフトレジスタ5024への転送タイミングの制御を行う。
INTP部1304は、信号の立ち下りエッジ及び立ち上がりエッジを検出する。
次に、本発明におけるSynch Break Fieldを検出する方法について説明する。
図15は、本発明におけるSynch Break Fieldを検出する方法を説明するためのフローチャートである。
受信シフトレジスタ5021は、受信データを送受信クロック制御部5027から供給されるクロック(CLK)に同期して入力し、更にクロックに同期してシフトすることによりパラレルデータに変換する(ステップS201)。
受信シフトレジスタ5021は受信データを受信し終えると、変換したパラレルデータを受信バッファ5022に格納する(ステップS202)。
通信エラー検出部5025が通信エラーを検出すると、CPU1301が通信エラーレジスタ5026に格納された通信エラーの内容を読み出す(ステップ203)。そして、その内容がフレーミングエラーであるかどうかを判定する(ステップ204)。
判定の結果、通信エラーの内容がフレーミングエラーである場合、CPU1301が内部バスを介して受信バッファ5022から受信データを読み出す(ステップ205)。そして、読み出した値が0x00であるかを判定する(ステップ206)。
0x00であると判定された場合、スタートビット1bit + 受信データ8bits(0x00) + ストップビット1bit から構成される“0000000001”を受信した、即ち、9bits幅のドミナント列を受信したこととなり、Synch Break Fieldであると判断する(ステップ207)。
上述した構成により、スレーブノードがSynch Break Fieldを受信した場合にはUARTの受信エラー割り込みが1回だけ発生することとなる。またSynch Break FieldでないLINのメッセージフレームを受信した場合であってもUARTの受信割り込みが1回だけ発生する。従って、CPUの負荷が大幅に低減する。
上述した実施例では、スレーブノード内のクロックが水晶又はセラミック発振子の場合、即ち、Synch Break Fieldの閾値が9bitsの場合について説明した。
本実施例では、スレーブノード内のクロックが水晶又はセラミック発振子以外の場合について説明する。
まず、スレーブノード内のクロックがRC発信器の場合について説明する。
この場合、UARTのボーレート設定をLIN通信レートの9/11にする。例えば、LINの通信レートが19200bpsの場合、ボーレート設定を約15709bpsにする。これにより、フレーミングエラーの検出後、受信データが全て“0”であるかを判定し、全て“0”である場合、11bits幅のドミナント列を受信したと判定してSynch Break Fieldを受信したと判断する。
以上のように、UARTのボーレートの設定を、U=L*(9/n)となるように設定することにより、Synch Break Fieldの閾値が如何なる場合でも、フレーミングエラーの検出後、受信データが全て“0”であるかを判定して、Synch Break Fieldを検出することが出来る。
尚、UはUARTのボーレートであり、nは検出したいドミナント列のビット数であり、LはLIN通信レートである。
LINのメッセージフレームの構成図である。 LINのヘッダフレームのタイミング仕様である。 ヘッダフレームのSynch Break Fieldのタイミング仕様である。 スレーブノードがSynch Break Fieldを検出する閾値の表である。 LINのネットワーク構成図である。 スレーブノードの構成図である。 従来技術でのSynch Break Fieldを検出する動作を説明するフローチャートである。 本発明におけるLINのネットワーク構成図である。 本発明におけるLINのメッセージフレームの構成図である。 本発明におけるLINのヘッダフレームのタイミング仕様である。 本発明におけるヘッダフレームのSynch Break Fieldのタイミング仕様である。 本発明におけるスレーブノードがSynch Break Fieldを検出する閾値の表である。 本発明におけるスレーブノードの構成図である。 本発明でのUART部の構成図である。 本発明におけるSynch Break Fieldを検出する動作を説明するためのフローチャートである。
符号の説明
5021 受信シフトレジスタ
5022 受信バッファ
5023 送信バッファ
5024 受信シフトレジスタ
5025 通信エラー検出部
5026 通信エラーレジスタ
5027 送受信クロック制御部

Claims (7)

  1. LIN(Local Interconnect Network)バスを介してマスターノードからのデータを受信し、該データのヘッダフレームの中から第1通信プロトコルが用いられたブレークフィールドと送信先ノードを示すIDが含まれるIDフィールドとを検出し、該IDフィールドに含まれるIDが自ノードを示す場合に前記マスターノードとの間で前記第1通信プロトコルとは異なる第2通信プロトコルを用いてレスポンスフレームに含まれるデータの送受信を行うLIN通信用スレーブノードであって、
    前記LINバスを介してデータを受信する受信部と、前記受信したデータに対する通信エラーの有無を検出する通信エラー検出部とを有するUART部と
    前記通信エラー検出部の検出結果を参照し、前記受信したデータに生じた通信エラーが前記第2通信プロトコルに従った受信データでなかったことにより発生したフレーミングエラーであるか否かを判定し、前記通信エラーが前記フレーミングエラーであると判定された場合、前記受信したデータの一部が前記第1通信プロトコルに従ったデータであるか否かを判定することで前記ブレークフィールドを受信したと判断するCPUと
    を有することを特徴とするLIN通信用スレーブノード。
  2. 前記第1通信プロトコルによる前記ブレークフィールドのデータは、スタートビット部、データ部、ストップビット部から構成され、
    前記CPUは、前記受信したデータの一部と前記ブレークフィールド内のデータ部とが一致するか否かで前記ブレークフィールドの受信判断を行うことを特徴とする請求項1に記載のLIN通信用スレーブノード。
  3. 前記ブレークフィールドのスタートビット部は、1ビットの0であり、
    前記ブレークフィールドのデータ部は、8ビットの0であり、
    前記ブレークフィールドのストップビット部は、1ビットの1である
    ことを特徴とする請求項2に記載のLIN通信用スレーブノード。
  4. 前記第1通信プロトコルはLINの通信プロトコルであり、前記第2通信プロトコルはUARTの通信プロトコルであることを特徴とする請求項1乃至3のいずれかに記載のLIN通信用スレーブノード。
  5. 前記UARTの通信プロトコルによるデータは、1ビットの0であるスタートビット部と、8ビットの実データ部と、1ビットのパリティビット部と、2ビットの1であるストップビット部とから構成されることを特徴とする請求項4に記載のLIN通信用スレーブノード。
  6. LIN(Local Interconnect Network)バスを介してマスターノードからのデータを受信し、受信したデータのヘッダフレームの中から第1通信プロトコルが用いられたブレークフィールドと送信先ノードを示すIDが含まれるIDフィールドとを検出し、該IDフィールドに含まれるIDが自ノードを示す場合に、前記マスターノードに対し前記第1通信プロトコルとは異なる第2通信プロトコルを用いてレスポンスフレームに含まれるデータの送信を行うLIN通信用スレーブノードのデータ送受信方法であって、
    前記LIN通信用スレーブノードは、
    前記LINバスを介して受信したデータに対し通信エラーの有無を検出し、
    前記受信したデータに生じた通信エラーがフレーミングエラーであるか否かを判定し、
    前記通信エラーが前記フレーミングエラーであったときには、前記受信したデータの一部が前記第1通信プロトコルに従ったデータであるか否かを判定することで前記ブレークフィールドを受信したと判断する
    ことを特徴とするLIN通信用スレーブノードのデータ送受信方法。
  7. 前記LIN通信用スレーブノードは、
    前記ブレークフィールドを受信したと判断した場合には、前記IDフィールドに含まれるIDが自ノードのIDに一致するか否かを判定し、
    自ノードのIDだと判断した場合には、前記マスターノードへ前記レスポンスフレームを介して前記第2通信プロトコルを用いてデータを送信する
    ことを特徴とする請求項6に記載のLIN通信用スレーブノードのデータ送受信方法。
JP2004090941A 2004-03-26 2004-03-26 同期開始信号検出装置、その検出方法、及びそのプログラム Expired - Fee Related JP4157064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004090941A JP4157064B2 (ja) 2004-03-26 2004-03-26 同期開始信号検出装置、その検出方法、及びそのプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004090941A JP4157064B2 (ja) 2004-03-26 2004-03-26 同期開始信号検出装置、その検出方法、及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2005277994A JP2005277994A (ja) 2005-10-06
JP4157064B2 true JP4157064B2 (ja) 2008-09-24

Family

ID=35177164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004090941A Expired - Fee Related JP4157064B2 (ja) 2004-03-26 2004-03-26 同期開始信号検出装置、その検出方法、及びそのプログラム

Country Status (1)

Country Link
JP (1) JP4157064B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374846B1 (en) 2021-02-17 2022-06-28 Aptiv Technologies Limited Lin master testing device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093261B2 (ja) 2010-02-22 2012-12-12 株式会社デンソー 同期信号検出装置
JP2018014670A (ja) * 2016-07-22 2018-01-25 サンケン電気株式会社 Lin通信システム及びその方法並びに通信スレーブ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374846B1 (en) 2021-02-17 2022-06-28 Aptiv Technologies Limited Lin master testing device

Also Published As

Publication number Publication date
JP2005277994A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
JP2017516353A (ja) 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法
WO2013001631A1 (ja) 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法
US7907681B2 (en) Circuit and method for differential signaling receiver
WO2019144754A1 (zh) 信号接收方法
WO2011017997A1 (zh) 通讯总线控制方法和装置
US7631229B2 (en) Selective bit error detection at a bus device
JP5238369B2 (ja) データ受信装置、データ受信方法及びデータ受信プログラム
JP3655211B2 (ja) 送受信回路及び送受信方法
US7149920B2 (en) Deterministic error recovery protocol
JP4157064B2 (ja) 同期開始信号検出装置、その検出方法、及びそのプログラム
EP1176753A2 (en) Method and system for sychronizing serial data
JP2010141819A (ja) 通信装置、通信方法および通信プログラム
JP4198089B2 (ja) 通信システム
US6643816B1 (en) Transmitting apparatus and error handling method in transmitting apparatus
US6993082B2 (en) Station and method for operating a CAN communication line
EP3671720B1 (en) Real-time on-chip data transfer system
JP2011071579A (ja) PCIExpress通信システム
CN112084137A (zh) 一种SerDes高鲁棒收发电路
JP3845003B2 (ja) データ転送レート判別方法およびその回路
KR100352567B1 (ko) 네트워크 노드사이에서 신호를 교환하기 위한 회로 및 방법
JP4474266B2 (ja) 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム
JP6330541B2 (ja) データ送受信システム、データ送信装置、データ送受信システムの制御方法
JP5482306B2 (ja) データ転送制御装置及び電子機器
JP3609701B2 (ja) 単方向シリアルデータ通信方式におけるエラーデータ報知方法及び報知システム
JP2004328624A (ja) データ通信装置及び方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees