JP4086250B2 - 画像処理装置 - Google Patents

Description

本発明は、複写機，プリンタ，ファクシミリ，画像スキャナ等の画像処理装置に関し、特に、該装置に接続した外部拡張装置から画像データを受けて画像出力する、および又は、該外部拡張装置に画像データを送出する、画像処理装置に関する。

文章処理機能，画像処理機能および又は画像表示機能がある、例えばワープロ，パソコンあるいはファクシミリ（以下パソコン等）の出力装置としてディジタル複写機あるいはプリンタを、入力装置としてディジタル複写機あるいは画像スキャナを用いる場合、それらディジタル複写機，プリンタ，画像スキャナと、パソコン等又はパソコン等が接続した通信ラインとの間を、画像データ伝送を仲介する外部拡張装置、例えば通称プリンタコントローラ、で接続している。

特開平１０−２００６８５号公報， 特開平１１−１７７７４４号公報、および、 特開平０３−０６２６５２号公報。

特許文献１には、差動型のドライバでデータ転送を行う画像形成装置が記載されている。

特許文献２には、差動型のドライバでデータ転送を行う複写システムが記載されている。

特許文献３には、監視タイマを用いて、インターフェースの受信クロックの状態を時間監視するデータ通信装置が記載されており（特許請求の範囲）、監視タイマをリトリガータイプのタイマとし、該タイマの出力信号をもとにインターフェースの有効／無効を判別することが記載され（第２頁右下欄第１８行〜第３頁左上欄第５行）、また、監視タイマに加えて受信クロックをカウントするカウンタを用いて、監視タイマの監視時間の間カウンタで受信クロックをカウントして、比較器でカウント値を基準値と比較して受信クロックが有効か否かを判別するとの提案もある（第４頁左上欄第１６行〜右上欄第１３行）。

例えばディジタルカラー複写機に接続される外部拡張装置（プリンタコントローラ）は、本体（ディジタルカラー複写機）とのインターフェースに差動型パラレル転送方式を用いている。近年、装置の処理速度が高速になり、画像データ幅も８ビットから１６ビットへと広げるといったことが必要となってきている。パラレル８ビットからパラレル１６ビットへの拡大は、信号線数が２倍以上になるので、ワイヤハーネス又は接続ケーブルを大きなものにしてしまう。

また、ディジタルカラー複写機は、オプションの外部拡張装置が動作可能状態であるか否かを監視（接続確認）する必要があるので、８ビットの全二重シリアル通信によりブレークの送信及び検出によって装置相互間でハンドシェークを行い外部拡張装置の接続を確認している。このための通信線が必要であり、また複写機内のコントローラのタスクがある。

本発明は、画像処理装置と外部拡張装置との間で安定した高速データ転送を行う事を第１の目的とする。加えて、外部拡張装置との接続状態の確認を装置相互間のハンドシェークを行う事無く確認する事すなわち画像処理装置内のコントローラのタスクの低減、を第２の目的とする。加えて、該コントローラがいつでも接続再確認をできることを第３の目的とする。

（１）画情報を出力する画像出力手段(7,6)；その動作を制御する制御手段(1)；外部拡張装置(10)との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；および、該差動型シリアルデータバスから、前記外部拡張装置が多重化して出力した複数チャンネルの差動信号を受信して該複数チャンネルの差動信号を元のデータに復元して前記制御手段に出力する、ＰＬＬ回路およびＬＶＤＳシリアル／ＴＴＬパラレル変換回路、を持つ差動型伝送レシーバを含むインターフェース装置(8)；を備え、該インターフェース装置(8)および前記複数チャンネルの差動型シリアルデータバスを介して外部拡張装置(10)からデータ受信を行う事を特徴とする画像処理装置(9)。

なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の符号を、参考までに付記した。以下も同様である。

これによれば、例えば、パソコン(12)から外部拡張装置(10)を介して、画像処理装置(9)に画像データを転送して画像出力手段(7,6)にて画情報を出力する事が出来る。インターフェース装置(8)が差動型シリアルデータバスで外部拡張装置(10)からの画像データを受信するので、外来ノイズに強くまた、低レベル伝送が可能である為不要輻射の発生が低減し、安定した高速データ伝送ができる。

（２）画情報を取込む画像入力手段(3)；画像入力手段が取込んだ画情報を処理する処理手段(4)；それらの動作を制御する制御手段(1)；外部拡張装置(10)との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；および、前記処理手段(4)が処理した画情報のデータを複数チャンネルに多重化した差動信号に変換して前記複数チャンネルの差動型シリアルデータバスに出力する、ＰＬＬ回路およびＴＴＬパラレル／ＬＶＤＳシリアル変換回路、を持つ差動型伝送ドライバを含むインターフェース装置(8)；を備え、該インターフェース装置(8)および前記複数チャンネルの差動型シリアルデータバスを介して外部拡張装置(10)にデータ伝送を行う事を特徴とする画像処理装置(9)。

これによれば、例えば、画像処理装置(9)から外部拡張装置(10)を介して、パソコン(12)に、画像入力手段(3)が取込んだ画情報の画像データを転送して、パソコン(12)にて編集する事が出来る。インターフェース装置(8)が差動型シリアルデータバスで外部拡張装置(10)に画像データを送信するので、外来ノイズに強くまた、低レベル伝送が可能である為不要輻射の発生が低減し、安定した高速データ転送が出来る。

（３）画情報を取込む画像入力手段(3)；画像入力手段が取込んだ画情報を処理する処理手段(4)；該処理手段により処理された画情報を出力する画像出力手段(7,6)，それらの動作を制御する制御手段(1)；外部拡張装置(10)との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；該差動型シリアルデータバスから、前記外部拡張装置が多重化して出力した複数チャンネルの差動信号を受信して該複数チャンネルの差動信号を元のデータに復元して前記制御手段に出力する、ＰＬＬ回路およびＬＶＤＳシリアル／ＴＴＬパラレル変換回路、を持つ差動型伝送レシーバ、および、前記処理手段(4)が処理した画情報のデータを複数チャンネルに多重化した差動信号に変換して前記複数チャンネルの差動型シリアルデータバスに出力する、ＰＬＬ回路およびＴＴＬパラレル／ＬＶＤＳシリアル変換回路、を持つ差動型伝送ドライバ、を含むインターフェース装置(8)；を備え、該インターフェース装置(8)を介して外部拡張装置(10)と差動型シリアルデータバスでデータ伝送を行う事を特徴とする画像処理装置(9)。

これによれば、例えば、画像処理装置(9)から外部拡張装置(10)を介して、パソコン(12)に、画像入力手段(3)が取込んだ画情報の画像データを転送して、パソコン(12)にて編集する事が出来る。また、パソコン(12)から外部拡張装置(10)を介して、画像処理装置(9)に画像データを転送して画像出力手段(7,6)にて画情報を出力する事が出来る。インターフェース装置(8)が差動型シリアルデータバスで外部拡張装置(10)に対して画像データを送，受信するので、外来ノイズに強くまた、低レベル伝送が可能である為不要輻射の発生が低減し、安定した高速データ送，受信ができる。

（４）前記外部拡張装置(10)から到来するパルス信号に基いてその接続有りを検出する接続検出回路(23A/23B/23C)を更に含む、上記（１），（２）又は（３）の画像処理装置。これによれば、画像処理装置内の制御手段(1)は、ハンドシェークをすることなく、任意の時点に接続検出回路(23A/23B/23C)の検出信号を読み込んで接続有無を確認することができ、制御手段(1)の接続確認のタスクが低減する。

（５）外部拡張装置(10)から到来するパルス信号に応答する、カウントデータが１ビット以上から成るカウンタ(21)と、該カウンタのリップルキャリー信号の保持回路(22)と、を含む接続検出回路(23A)を、更に備える上記（１），（２）又は（３）の画像処理装置。

外部拡張装置(10)がパルス信号を繰り返し発生すると、カウンタ(21)がカウントオーバしてキャリー信号を発生しこれを保持回路(22)が保持する。したがって、外部拡張装置(10)が接続されていてしかも電源オン（動作可能状態）であると、保持回路(22)がキャリー信号を保持している。外部拡張装置(10)が非接続もしくは接続されていても電源オフである（動作不可能状態）時には、保持回路(22)にはキャリー信号がない。画像処理装置(9)内の制御手段(1)は、任意の時点に、保持回路(22)にキャリー信号が有るか否を参照して接続有無を認識することができ、制御手段(1)の接続確認のタスクが低減する。

（５ａ）前記制御手段(1)は、前記外部拡張装置(10)の接続を確認する時、前記保持回路(22)を一旦クリアする、上記（５）の画像処理装置。

保持回路(22)のクリアにより、あらたにキャリー信号が発生するまで保持回路(22)はキャリー信号を保持しない。これによりある時点には、外部拡張装置(10)が動作可能状態（接続有り＆電源オン）であって保持回路(22)がキャリー信号を保持しているが、その後非接続又は電源オフに変わっている時に、制御手段(1)が接続確認を再度行うために保持回路(22)をクリアすると、保持回路(22)は非保持のままとなる。非保持のときに外部拡張装置(10)が動作可能状態になると、そこで保持回路(22)がキャリー信号を保持する。したがって制御手段(1)は、保持回路(22)を繰り返しクリアすることにより、外部拡張装置(10)の、動作可能状態から不可能状態への変化ならびにその逆の変化を監視することが出来る。

（６）装置は更に、外部拡張装置(10)から到来するパルス信号に応答する積分手段(25)を含む接続検出回路(23B)を備え、前記制御手段(1)は、積分手段(25)の積分信号レベルを参照して前記外部拡張装置(10)の接続を確認する、上記（１），（２）又は（３）の画像処理装置。

パルス信号が設定レベルおよび設定周波数であると、積分信号レベルが設定レベルになる。積分回路はＦ／Ｖコンバータでもあるので、例えば積分回路を、ＣＲ回路のコンデンサを常時定電圧で充電し、パルス信号に応答してコンデンサを放電する放電型とした場合は、パルス信号の周波数が設定周波数より下がるに従い積分信号レベルが設定レベルよりも高くなって行き、外部拡張装置(10)が動作不可能状態（非接続又は電源オフ）のときには積分信号レベルがＣＲ充電電源電圧（最高レベル又は上限値）となる。パルス信号の周波数が設定周波数より上がるに従い積分信号レベルが設定レベルよりも低くなって行く。従って制御手段(1)は、積分信号レベルをチェックすることにより、外部拡張装置(10)が動作不可能状態（非接続又は電源オフ）に有るかのみならず、外部拡張装置(10)が与えるパルス信号の異常も監視することが出来る。

（６ａ）前記制御手段(1)は、積分手段(25)の積分信号レベルを複数の設定値（Ｔｈ１＜Ｔｈ２＜Ｔｈ３）と比較して前記外部拡張装置(10)の接続有無および前記パルス信号の異常を検出する、上記（６）の画像処理装置。これによれば例えば制御手段(1)は、積分信号レベルをＡ／Ｄ変換して読み込んで、読込みデータが、Ｔｈ１未満であるとパルス信号異常(高周波数)と、Ｔｈ１以上Ｔｈ２以下であると外部拡張装置(10)が動作可能状態（接続＆正常）であると、Ｔｈ２を超えＴｈ３未満であるとパルス信号異常（低周波数）と、またＴｈ３以上であると外部拡張装置(10)が動作不可能状態（非接続又は電源オフ）と、判定することが出来る。

（７）外部拡張装置(10)から到来するパルス信号に応答する積分手段(25)およびその積分信号レベルを設定レベルと比較して前記外部拡張装置(10)の接続検出信号を発生する比較手段(27)を含む接続検出回路(23C)、を更に備える、上記（１），（２）又は（３）の画像処理装置。これによれば、制御手段(1)は、接続確認が必要な時に比較手段の接続検出信号を参照するだけで、外部拡張装置(10)が動作可能状態か否を認識でき、接続確認を極めて簡易に出来る。

（７ａ）比較手段(27)は、積分信号レベルが設定範囲内のときは前記外部拡張装置(10)の接続が正常であることを、該設定範囲を上側または下側に外れると異常であることを示す信号を発生するウィンドウコンパレータである、上記（７）の画像処理装置。これによれば、制御手段(1)は、接続確認が必要な時に比較手段の接続検出信号を参照するだけで、外部拡張装置(10)が動作可能状態か、あるいは非接続，電源オフおよびパルス信号異常を含む動作不能状態かを認識できる。すなわち、接続の正常／異常を極めて簡易に監視出来る。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

−第１実施例−
図１に、本発明の第１実施例に係る画像処理装置を示す。この実施例はディジタル複写機（以下、単に複写機という）９であり、外部拡張装置である外部コントローラ(プリンタコンローラ)１０がそれに接続されている。複写機９は、原稿上の画情報を光学的に読み取り電気信号に変換して画像メモリ５に取込む為の画像入力手段である画像スキャナ３およびそのビデオ信号を処理して出力用の画像データに変換する画情報処理手段であるイメージ処理ユニット（以下ＩＰＵ）４と、画像メモリ５に記憶した画像データが表す画像を記録紙に出力する画像出力手段である、プリンタエンジン６(プリンタの機構部)およびエンジンコントローラ７(プリンタの中のコントローラ)と、利用者が複写機９に指示を与える為の各種キーを備えた操作部であり且つ複写機９の操作に必要な各種情報を表示する表示手段である操作表示装置２と、外部コントローラ１０とのデータの送受信を行うインターフェース８と、機内各要素の動作を制御する制御手段であるメインコントローラ１と、を備えて構成される。外部コントローラ１０は、通信ライン１１を介して、パソコン１２が与えるコマンドを複写機９に与えて、それらの間で画像データを中継する。

図２に、図１に示すインターフェース８の構成を示す。このインターフェース８には、差動型伝送ドライバ１３と、差動型伝送レシーバ１７と、接続検出回路２３Ａとがある。

差動型伝送ドライバ１３の入力データＤＡＴＡ 15:0の１６ビットの信号は、送信クロックＣＬＯＣＫの立上がりサイクル毎にサンプリングされ、内部ＰＬＬ回路１４とＴＴＬパラレル／ＬＶＤＳシリアル変換回路１５により３チャネルのＬＶＤＳ(Low Voltage Differential Signaling:低電圧作動信号)に変換され、差動型ドライバ１６の出力となる。この１チャネルあたりの出力は、図３の（ａ）に示すように、１サイクル（Ｔc）毎に７ビットのデータであり、３チャネルを合わせると、１サイクル毎にＤＡＴＡ 15:0の１６ビットが出力される。複写機９から外部コントローラ１０へのデータ伝送の場合、ＴＴＬレベルでの画像データの送出のタイミングは、図３の（ｂ）で示され、フレーム同期信号（−ＦＧＡＴＥ），ライン同期信号（−ＬＳＹＮＣ），画像データ（ＤＡＴＡ 15:0）および転送クロック（ＣＬＯＣＫ）は、図３の（ａ），（ｂ）に示すごとくアサインされる。この時差動型ドライバ１６の出力は、図３の（ａ）に示すように多重化され伝送される。

また、外部コントローラ１０から複写機９へのデータ伝送のときでは、差動型伝送レシーバ１７でＴＴＬに変換される。なお、図２に示す差動型伝送ドライバ１３およびレシーバ１７は、ナショナルセミコンダクタ社製のＤＳ９０ＣＲ２１１／２１２である。

上述のインターフェース８を介して外部コントローラ１０から複写機９に送られてくる画像データを、プリンタ（７，６）が記録紙に画像として記録する。また、画像スキャナ３で読み取ってＩＰＵ４でディスプレイ用に処理した画像データは一旦画像メモリ５に書込んでから、上述のインターフェース８を介して外部コントローラ１０に転送する。

再度図２を参照すると、接続検出回路２３Ａは、インターフェース８の差動型伝送レシーバ１７が出力するＣＬＯＣＫに基いて、ＣＬＯＣＫの出力があると接続有りと、ＣＬＯＣＫが到来しないと接続無しと、外部コントローラ１０の接続有無を検出する。この場合の「接続なし」とは、外部コントローラ１０の接続ケーブルがインターフェース８に接続されていない場合と、接続されていても外部コントローラ１０の電源がＯＦＦ状態である事が含まれる。接続検出回路２３Ａの接続検出信号は、複写機９のシステム制御を行う制御手段であるメインコントローラ１に与えられる。従来においては、外部コントローラ１０との接続有無は全二重シリアル通信のブレーク信号の送信及び受信によって確認を行っていたが、本実施例では、メインコントローラ１は、接続検出回路２３Ａの接続検出信号が高レベルＨ（接続なし）か低レベルＬ（接続有り）かをチェックして接続を確認する。

複写機９と外部コントローラ１０は接続状態であれば転送クロックＣＬＯＣＫは出力あるいは入力されつづけるものである。この第１実施例では、差動型伝送レシーバ１７の転送クロックＣＬＯＣＫが接続検出回路２３Ａのカウンタ２１に入力される。

カウンタ２１は、転送クロックＣＬＯＣＫをカウントし、例えば４ビットカウンタで構成された場合はカウントコードが１１１１となったときにリップルキャリー信号を出力する。このリップルキャリー信号はラッチである保持回路２２に入力され、保持回路２２はリップルキャリー信号をトリガとしてＬレベル（接続有り）を出力し、それを保持する。また、差動型伝送レシーバ１７のＴＴＬ出力は、これに接続される伝送ラインが非接続あるいは非能動時（この場合外部コントローラ１０の電源がＯＦＦ時）にＨレベルを出力する為、カウンタ２１はカウント動作を行わずリップルキャリー信号は出力されず、保持回路２２はＨレベル（接続なし）を出力したままとなる。

カウンタ２１および保持回路２２にはクリア機能が有り、メインコントローラ１から、電源オンリセット信号および検出指示信号（パルス）を、クリア信号として、カウンタ２１および保持回路２２に与える。クリア信号が到来するとカウンタ２１はカウント値を０に初期化してクリア信号が消えるとＣＬＯＣＫのカウントアップを開始する。保持回路２２は、クリア信号によってリセットされてその出力がＨレベル(接続なし)になる。その後、外部コントローラ１０が接続状態である場合には、差動型伝送レシーバ１７の転送クロックＣＬＯＣＫをカウンタ２１がカウントアップし、カウントコードが１１１１となったときにリップルキャリー信号を出力し、このリップルキャリー信号に応答して保持回路２２の出力がＬレベル（接続有り）に反転する。接続無しであった時には、保持回路２２の出力はＨレベル（接続なし）に留まる。したがってメインコントローラ１は、接続確認が必要な時に、クリア信号を接続検出回路２３Ａに与えて、所定時間の経過を待ってから、接続検出回路２３Ａの検出信号のレベルをチェックすればよい。

図４に、メインコントローラ１の、「接続確認」の処理ＣＤＰａを示す。接続確認のタイミングになるとメインコントローラ１は、リセット信号(クリア信号)を接続検出回路２３Ａに出力する（ステップ１）。そしてＣＬＯＣＫをカウントコード００００から１１１１までカウントアップするに要する時間より少し長い時限値ＴｗのプログラムタイマＴｗをスタートして(ステップ２)、それがタイムオーバするのを待つ(ステップ３)。タイムオーバすると、接続検出信号をチェックする（ステップ４）。接続検出信号がＬレベルであると接続有り、Ｈレベルであると接続なし、である。

−第２実施例−
第２実施例は、上述の第１実施例の接続検出回路を図５の（ａ）に示すものに変更し、メインコントローラ１の「接続確認」の処理を図５の（ｂ）に示すものに変更したものである。図５の（ａ）に示す接続検出回路２３Ｂは、波形整形回路２４でＣＬＯＣＫを設定レベルおよび設定幅のパルスに増幅および整形して積分回路２５にて該パルスの周波数に逆対応するアナログ電圧(積分電圧)にＦ／Ｖ変換し、インピーダンス変換回路２６を介してメインコントローラ１のＡ／Ｄ変換入力端に印加するものである。外部コントローラ１０の接続無しで、ＣＬＯＣＫが接続検出回路２３Ｂに加わっていない時には、積分回路２５のＣＲ充，放電回路のコンデンサが、該回路の電源電圧５Ｖに充電され、積分電圧が実質上５Ｖとなる。接続有りでありしかもＣＬＯＣＫが設定周波数であるときには、積分電圧が実質上２．５Ｖとなる。ＣＬＯＣＫが設定周波数よりも低いと積分電圧は２．５Ｖより高く、設定周波数よりも高いと２．５Ｖよりも低い。積分電圧が０〜１．７５Ｖあるいは３．２５〜５Ｖの範囲であった場合には、ＣＬＯＣＫ異常あるいは接続不良である。

図５の（ｂ）に、第２実施例のメインコントローラ１の、「接続確認」の処理ＣＤＰｂを示す。接続確認のタイミングになるとメインコントローラ１は、接続検出回路２３ｂの検出信号をＡ／Ｄ変換して読み込む(ステップ１１)。そして検出データを、３種の閾値Ｔｈ１＝１．７５Ｖ，Ｔｈ２＝３．２５Ｖ，Ｔｈ３＝４．２５Ｖと比較して(ステップ１２〜１５)、検出データがＴｈ３以上であるとメインコントローラ１内の確認レジスタＲｃｄｐに接続無しを、Ｔｈ３未満かつＴｈ２を超えるときにはクロック異常１(周波数が低い)を、Ｔｈ２以下しかもＴｈ１以上であると正常接続を、あるいは、Ｔｈ１未満であるとクロック異常２(周波数が高い)を、レジスタＲｃｄｐに書込む(ステップ１６〜１８)。

以上の様にこの第２実施例では、メインコントローラ１は、外部コントローラ１０の接続の有無のみならず、接続異常（クロック異常１，２）も判定する。第２実施例の、他のハードウエア構成および機能構成は、上述の第１実施例と同様である。

−第３実施例−
第３実施例は、上述の第１実施例の接続検出回路を図６に示すものに変更したものである。図６に示す接続検出回路２３Ｃは、波形整形回路２４でＣＬＯＣＫを設定レベルおよび設定幅のパルスに増幅および整形して積分回路２５にて該パルスの周波数に逆対応するアナログ電圧(積分電圧)にＦ／Ｖ変換し、インピーダンス変換回路２６を介してウィンドウコンパレータ２７の比較器２８，２９に印加する。

ウィンドウコンパレータ２７の第１比較器２８は、積分電圧が閾値Ｔｈ１＝１．７５Ｖ未満であると、異常をあらわすＨレベルを出力し、１．７５Ｖ以上であるとＬレベルを出力する。第２比較器２９は、積分電圧が閾値Ｔｈ２＝３．０Ｖ以上であると、異常をあらわすＨレベルを出力し、３．０Ｖ未満であるとＬレベルを出力する。第１および第２比較器２８，２９の出力信号は、オアゲート３０を通して、検出信号としてメインコントローラ１に印加される。この検出信号のＨレベルは接続異常（接続無しを含む）を、Ｌレベルは正常接続を意味する。

第３実施例のメインコントローラ１は、接続確認をするときには、接続検出回路２３Cの接続検出信号のレベル(Ｈ：接続異常／Ｌ：正常接続)をチェックする。第３実施例の、他のハードウエア構成および機能構成は、上述の第１実施例と同様である。

本発明の第１実施例の構成を示すブロック図である。 図１に示すインターフェース８の構成を示すブロック図である。 （ａ）は図２に示す差動型伝送ドライバ１３／レシーバ１７のデータ送出タイミングを示すタイムチャートであり、（ｂ）は図１に示すインターフェース８のデータ転送の一例を示すタイムチャートである。 図１に示すメインコントローラ１の「接続確認」ＣＤＰａの内容を示すフローチャートである。 （ａ）は本発明の第2実施例で用いられる接続検出回路２３Ｂの構成を示すブロック図、（ｂ）は第２実施例のメインコントローラ1の「接続確認」ＣＤＰｂの内容を示すフローチャートである。 本発明の第３実施例で用いられる接続検出回路２３Ｃの構成を示すブロック図である。

符号の説明

１１：通信ライン １２：パソコン

Claims (6)

1. 画情報を出力する画像出力手段；その動作を制御する制御手段；外部拡張装置との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；および、該差動型シリアルデータバスから、前記外部拡張装置が多重化して出力した複数チャンネルの差動信号を受信して該複数チャンネルの差動信号を元のデータに復元して前記制御手段に出力する、ＰＬＬ回路およびＬＶＤＳシリアル／ＴＴＬパラレル変換回路、を持つ差動型伝送レシーバを含むインターフェース装置；を備え、該インターフェース装置および前記複数チャンネルの差動型シリアルデータバスを介して外部拡張装置からデータ受信を行う事を特徴とする画像処理装置。
2. 画情報を取込む画像入力手段；画像入力手段が取込んだ画情報を処理する処理手段；それらの動作を制御する制御手段；外部拡張装置との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；および、前記処理手段が処理した画情報のデータを複数チャンネルに多重化した差動信号に変換して前記複数チャンネルの差動型シリアルデータバスに出力する、ＰＬＬ回路およびＴＴＬパラレル／ＬＶＤＳシリアル変換回路、を持つ差動型伝送ドライバを含むインターフェース装置；を備え、該インターフェース装置および前記複数チャンネルの差動型シリアルデータバスを介して外部拡張装置にデータ伝送を行う事を特徴とする画像処理装置。
3. 画情報を取込む画像入力手段；画像入力手段が取込んだ画情報を処理する処理手段；該処理手段により処理された画情報を出力する画像出力手段，それらの動作を制御する制御手段；外部拡張装置との間で多重化データ伝送を行うための複数チャンネルの差動型シリアルデータバス；該差動型シリアルデータバスから、前記外部拡張装置が多重化して出力した複数チャンネルの差動信号を受信して該複数チャンネルの差動信号を元のデータに復元して前記制御手段に出力する、ＰＬＬ回路およびＬＶＤＳシリアル／ＴＴＬパラレル変換回路、を持つ差動型伝送レシーバ、および、前記処理手段が処理した画情報のデータを複数チャンネルに多重化した差動信号に変換して前記複数チャンネルの差動型シリアルデータバスに出力する、ＰＬＬ回路およびＴＴＬパラレル／ＬＶＤＳシリアル変換回路、を持つ差動型伝送ドライバ、を含むインターフェース装置；を備え、該インターフェース装置を介して外部拡張装置と差動型シリアルデータバスでデータ伝送を行う事を特徴とする画像処理装置。
4. 前記外部拡張装置から到来するパルス信号に基いてその接続有りを検出する接続検出回路を更に含む、請求項１，２又は３に記載の画像処理装置。
5. 外部拡張装置から到来するパルス信号に応答する、カウントデータが１ビット以上から成るカウンタと、該カウンタのリップルキャリー信号の保持回路と、を含む接続検出回路を、更に備える、請求項１，２又は３に記載の画像処理装置。
6. 装置は更に、外部拡張装置から到来するパルス信号に応答する積分手段を含む接続検出回路を備え、前記制御手段は、積分手段の積分信号レベルを参照して前記外部拡張装置の接続を確認する、請求項１，２又は３に記載の画像処理装置。

Images