JP2001094395A - 移動平均フィルタ - Google Patents
移動平均フィルタInfo
- Publication number
- JP2001094395A JP2001094395A JP27148299A JP27148299A JP2001094395A JP 2001094395 A JP2001094395 A JP 2001094395A JP 27148299 A JP27148299 A JP 27148299A JP 27148299 A JP27148299 A JP 27148299A JP 2001094395 A JP2001094395 A JP 2001094395A
- Authority
- JP
- Japan
- Prior art keywords
- data
- accumulating
- digital signal
- output
- signal data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
バーフローを引き起こすことがなく、外乱を受けても最
小限の復帰時間で正確な移動平均値を出力する。 【解決手段】 入力されたデジタル信号データをnサン
プル分遅延する遅延手段D1 〜Dn と、入力されたデジ
タル信号データから前記遅延手段により出力される遅延
されたデータを減算する減算手段2と、該減算手段の出
力を累積する第1の累積手段8と、入力されたデジタル
信号データを累積する第2の累積手段9と、該第2の累
積手段にnサンプル分のデジタル信号データが累積され
る毎に該累積値を前記第1の累積手段に転送してその累
積値を更新させるとともに、前記第2の累積手段の累積
値をクリアさせる制御手段5,6,7とを有する。
Description
の電力量計やΔΣ変調方式A/Dコンバータに用いられ
る移動平均フィルタの改良に関するものである。
対して時間的に有限の応答特性を持つFIRフィルタ
(有限インパルス応答型フィルタ)の最も簡単な構成と
して、移動平均フィルタがある。このフィルタは、現在
のデータから予め定められたタップ数分遡ったデータま
での平均を取ることによって高周波成分を減衰させるロ
ーパスフィルタである。nタップ移動平均フィルタの基
本構成を図8に示す。D1〜Dn-1 はデータを1サンプ
リング周期保持するシフトレジスタ等の記憶素子、A1
〜An-1 は加算器、101は乗算係数kの乗算器であ
る。この回路によれば、第1サンプリング時点からnサ
ンプリング周期経過後の乗算器101への入力データ
は、nサンプル分の回路への入力データの合計となる。
したがって増幅率をAとした場合、乗算器101におい
て入力信号を乗算係数k=A/nで乗算すれば、nタッ
プ移動平均が回路から出力されることになる。
的小さい場合はシンプルかつ安定した動作を行うが、タ
ップ数が大きくなると加算器の必要個数が増大し、必要
な処理も大きくなる。そのような問題点を改善したのが
図9のnタップ移動平均フィルタである。D1 〜Dn お
よびDa はデータを1サンプリング周期保持するシフト
レジスタ等の記憶素子、101は乗算係数kの乗算器、
102は減算器、103は加算器である。記憶素子Da
と加算器103とは、加算器103に入力される信号を
随時累積する累積器104として機能する。
ータの総和と記憶素子Da のデータを等しくし(0でも
良いし、0以外の所定値でも良い)、その後、記憶素子
Daに、記憶素子D1 に入る最新のデータを加え、記憶
素子Dn から出るデータを引くことにより、常に記憶素
子Da の累積データと記憶素子D1 〜Dn のデータの総
和が等しく維持される。この動作により、図9では、図
8の(n−1)個の加算器をそれぞれ1個の加算器、減
算器と記憶素子Dn ,Da で代用することができる。
器、加算器、乗算器が各々1個で構成されており、回路
や処理の単純化が図れるとともに、タップ数を可変にす
る場合にも有効な構成となっている。なお、記憶素子と
してシフトレジスタ以外にもRAMなどを用いてそのア
ドレスを移動することによりデータをシフトすることも
可能であり、ハードウエア構成以外にもマイクロコンピ
ュータやDSP(ディジタル・シグナル・プロセッサ)
によるソフト処理でこの機能を実現することも可能であ
る。
は、記憶素子D1 〜Dn に記憶されているデータの総和
が記憶素子Da に記憶されているデータと常に等しくな
っている必要がある。したがって、動作開始時にこの両
者を等しくする、例えば全ての記憶素子のデータを0に
するような初期化が必要となる。初期化を行わないと、
両者の初期値の差により生じるDCオフセットが回路か
らの出力信号に重畳され、正確なnタップ移動平均値が
出力されない。また、累積器104のデータがオーバー
フローする可能性もある。さらに、動作中に外乱などに
より記憶素子D1 〜Dn ,Da の値が異常値となった場
合にも前述のようなDCオフセットやオーバーフローの
問題が発生し、初期化の処理を行わない限りこの症状が
継続するという問題点があった。
行わなくてもDCオフセットやオーバーフローの問題を
引き起こすことがなく、さらに外乱等の影響を受けた場
合でも最小限の復帰時間で正確な移動平均値を出力する
ことのできる移動平均フィルタを提供することである。
に、請求項1記載の本発明は、入力されたデジタル信号
データをnサンプル分遅延する遅延手段と、入力された
デジタル信号データから前記遅延手段により出力される
遅延されたデータを減算する減算手段と、該減算手段の
出力を累積する第1の累積手段と、入力されたデジタル
信号データを累積する第2の累積手段と、該第2の累積
手段にnサンプル分のデジタル信号データが累積される
毎に該累積値を前記第1の累積手段に転送してその累積
値を更新させるとともに、前記第2の累積手段の累積値
をクリアさせる制御手段とを有する移動平均フィルタと
するものである。
請求項2記載の本発明は、請求項1に記載された前記遅
延手段、前記減算手段及び前記第1の累積手段を複数組
有することによって、入力される異なるデジタル信号デ
ータをそれぞれ移動平均処理する移動平均フィルタであ
って、請求項1に記載された前記第2の累積手段及び制
御手段を前記複数組の第1の累積手段に対して時分割に
て共用するようにした移動平均フィルタとするものであ
る。
あるnタップ移動平均フィルタを示す図である。
サンプリング周期保持するシフトレジスタ等の記憶素
子、1は乗算係数kの乗算器、2は減算器、3および4
は加算器、5および6は切替スイッチ、7はタイミング
生成部である。記憶素子Da と加算器3と切替スイッチ
5とは、加算器3に入力される信号を随時累積する累積
器8として機能する。また、記憶素子Dh と加算器4と
切替スイッチ6とは、加算器4に入力される信号を随時
累積する累積器9として機能する。
接続)されている場合は、累積器8は図9の累積器10
4と同様にn個の記憶素子D1 〜Dn のデータの総和を
累積しており、その結果は記憶素子Da に記憶されると
ともに、乗算器1に出力される。累積器9は、切替スイ
ッチ6が右側接続(記憶素子Dh 側に接続)されている
場合は、回路への入力データを随時累積する。
に、タイミング生成部7から発生されるタイミング信号
によって1サンプリング周期の間下側接続(累積器9側
に接続)される。これにより記憶素子Da には、回路へ
の入力データと記憶素子Dhに保持されたデータが加算
器4で加算されて入力される。切替スイッチ6は、切替
スイッチ5が下側接続する度に、その次のサンプリング
クロックで1サンプリング周期の間左側接続(0入力側
に接続)され、それまでの記憶素子Dh の累積結果がク
リアされる。したがって、切替スイッチ5が下側接続し
た時点での記憶素子Dh のデータは、その直前の(n−
1)サンプル分のデータの累積結果となっているため、
切替スイッチ6が左側接続した時点で記憶素子Da に入
力されるデータはその直前のnサンプル分のデータの総
和となる。
n=4、増幅率A=4、乗算係数k=1とした時のタイ
ミングチャートである。初期化してから3サンプリング
クロック後に、切替スイッチ5の下側接続により入力デ
ータ「2」と記憶素子Dh のデータ値「1」が加算器4
で加算されて記憶素子Da に転送され、その累積値が更
新(書き換え)される。その次のサンプリングクロック
で切替スイッチ6が左側接続され、記憶素子Dh のそれ
までの累積結果はクリアされ、記憶素子Dh の値はその
時の入力データ「3」となって、再び新たに累積を開始
する。
期化により記憶素子D1 〜Dn ,D a ,Dh の全てのデ
ータを0にリセットするものとしているが、仮に初期化
をせずに動作を開始した場合でも、一旦記憶素子Dh の
データがクリアされてから(n−1)サンプル分のデー
タが累積され、そのデータが切替スイッチ5の下側接続
により記憶素子Da に転送された後は、正常動作に復帰
する。図3は、そのような場合を示したタイミングチャ
ートであり、最初の2サンプリングクロックの回路の出
力値は初期値データが正しくないことに影響されて異常
値となっているが、切替スイッチ5が始めて下側接続す
る3サンプリングクロック目からは正常な値に復帰して
いる例を示している。
データに異常値が発生したケースを示すタイミングチャ
ートである。このケースでは、6サンプリングクロック
目の記憶素子D2 の値が、「1」であるべきところ、外
乱により「3」に変わってしまった場合を示している。
この異常値は8サンプリングクロック目には記憶素子D
4 の出力となり、回路全体の出力値に影響を及ぼして、
その値を異常値にする。図9のような従来技術による移
動平均フィルタであれば、出力異常はその後永久に続く
ことになる。しかし、本実施形態によれば、一旦8及び
9サンプリングクロック目の出力値は異常になるもの
の、10サンプリングクロック目の切替スイッチ5の下
側接続によって、外乱の影響により異常値となった記憶
素子Da の値が外乱の影響を受けていない記憶素子Dh
の正常な累積データに置き換わる。これにより回路の出
力値も10サンプリングクロック目より正常な値に復帰
する。このように、外乱の影響に対しても、短い時間で
正常なデータに復帰することができる。
ば、nサンプリング周期毎に、累積器9に累積されたn
サンプル分のデータの総和を累積器8に転送する。累積
器9の累積結果は、累積器8にデータが転送される毎に
0にリセットされるため、累積器8や記憶素子D1 〜D
n の初期値や外乱に影響されずに、nサンプリング周期
毎に正確なデータの累積結果を算出する。したがって、
仮に累積器8のデータが初期化されていないためにDC
オフセットやオーバーフローの可能性を持ったデータで
あったとしても、一旦累積器9からのデータが転送され
た後には、そのような問題は生じなくなる。さらに、動
作途中に外乱などにより記憶素子D1 〜Dn やDa の値
が異常値となった場合にも、累積器9からのデータ転送
により累積器8に発生した異常値を正常値に戻すことが
できる。また、ハードウエア構成以外にもマイクロコン
ピュータやDSP(ディジタル・シグナル・プロセッ
サ)によるソフト処理でこの機能を実現することも可能
である。
用いた、本発明の実施の他の形態を示す図である。本実
施形態はタップ数n=8、増幅率A=4、乗算係数k=
1/2とした例であり、FF0はタイミング調整用のD
−フリップフロップ、FF1〜FF8は8段シフトレジ
スタを構成するD−フリップフロップ、7はタイミング
生成部、10はΔΣ変調器、11はカウントイネーブル
および同期ロード付の4ビットアップダウンカウンタ、
12は同期クリア付の5ビットアップダウンカウンタ、
13はEXORゲートである。本実施形態では入力デー
タが1ビット形式のため、累積器は単純なアップダウン
カウンタで構成が可能である。また、図1の実施形態に
おける切替スイッチ5の役割はアップダウンカウンタ1
1のロード信号が、また切替スイッチ6の役割はアップ
ダウンカウンタ12のクリア信号が、それぞれ果たして
いる。
トであり、これに基づいて本実施形態の動作を説明す
る。でタイミング生成部7から発生されるタイミング
信号により、アップダウンカウンタ11にアップダウン
カウンタ12のQ1 〜Q4 出力が同期ロードされるとと
もに、アップダウンカウンタ12が同期クリアされる。
ΔΣ変調器10は、回路へのアナログ入力信号を1ビッ
ト信号に変換してD−フリップフロップFF0およびア
ップダウンカウンタ12に出力する。の期間、アップ
ダウンカウンタ12は、クリアされた後のΔΣ変調器1
0からの入力信号を、Hiを+1、Loを−1として累
積する。のタイミング信号により、時点でのアップ
ダウンカウンタ12の8サンプル分の累積結果「2」の
上位4ビット、すなわち累積結果/2である「1」がア
ップダウンカウンタ11に同期ロードされるとともに、
アップダウンカウンタ12が同期クリアされる。のア
ップダウンカウンタ11の出力は、この同期ロード値1
がそのまま出力されるため、アップダウンカウンタ12
はアップダウンカウンタ11より1サンプリング周期分
早くカウントしておく必要がある。D−フリップフロッ
プFF0はこのずれを発生させるために設けられてい
る。
−フリップフロップFF0の出力とD−フリップフロッ
プFF8の出力の差をカウントしてアップダウンカウン
タ12から同期ロードされた値の上に累積することで、
常時8サンプル分の合計データをカウントして出力す
る。ここで、D−フリップフロップFF0とD−フリッ
プフロップFF8の出力が同じ場合には両者の出力の差
は0であり、カウントは不要となるため、EXORゲー
ト13によりカウントイネーブル信号を出力してアップ
ダウンカウンタ11がカウントしないように制御する。
D−フリップフロップFF0の出力がHiでD−フリッ
プフロップFF8の出力がLoの場合は、その差は+2
で、アップダウンカウンタ11は+2をカウントしなけ
ればならないが、アップダウンカウンタ11は+1をカ
ウントし、逆の場合は−1をカウントする。すなわち、
1つのHi信号を+0.5、1つのLo信号を−0.5
としてカウントすることになり、これによりタップ数n
=8に対して増幅率A=4となる。なお、アップダウン
カウンタ12ではHiを+1、Loを−1としてカウン
トしているため、でアップダウンカウンタ11にデー
タを出力する際に1/2するために、そのQ1 〜Q4 出
力をアップダウンカウンタ11のD0 〜D3 入力に2進
法の1桁分下げて送っている。
であるため、動作開始後10〜18サンプリングクロッ
ク周期が経過してアップダウンカウンタ12から8サン
プル分の合計データの1/2がアップダウンカウンタ1
1に出力されるまでは、アップダウンカウンタ11の出
力は不定となるが、その後は、初期化しないことによる
DCオフセットやオーバーフローの影響を受けることな
く、8タップ移動平均値を出力することが可能である。
さらにアップダウンカウンタ12の累積結果は9サンプ
リング周期毎に同期クリアされて新たに累積が開始され
るため、仮に途中で外乱などによる異常値データが発生
した場合でも、その影響を最小限に抑えることができ
る。
用いた移動平均フィルタを2チャンネル持つ、本発明の
他の実施形態を示す図である。本実施形態においては、
ΔΣ変調器10、D−フリップフロップFF0〜FF
8、アップダウンカウンタ11は各々2チャンネル設け
られており、図7では第1チャンネルが添字a、第2チ
ャンネルが添字bで示されている。タイミング生成部7
およびアップダウンカウンタ12は第1及び第2チャン
ネルに共用するものとして1系統のみ設けられている。
ルを同期ロードするタイミング信号と第2チャンネルを
同期ロードするタイミング信号が、(n+1)サンプリ
ング周期毎に交互に発生される。すなわち、各々のチャ
ンネルが同期ロードされる間隔は(n+1)×2サンプ
リング周期となり、図3の実施形態に比べると2倍の間
隔になっている。アップダウンカウンタ12の同期クリ
アは、第1チャンネル用のタイミング信号と第2チャン
ネル用のタイミング信号が入力するORゲート14の出
力により行われるため、(n+1)サンプリング周期毎
に行われる。アップダウンカウンタ12がカウントする
入力信号は、タイミング生成部7が制御する切替スイッ
チ15により、第1チャンネルのΔΣ変調器10aの出
力と、第2チャンネルのΔΣ変調器10bの出力のどち
らかが選択される。第1チャンネル用のタイミング信号
により第1チャンネルが同期ロードされると、切替スイ
ッチ15が第2チャンネル側に切り替わり、アップダウ
ンカウンタ12は第2チャンネルの入力データをカウン
トし始める。nサンプリング周期が経過してアップダウ
ンカウンタ12にnサンプル分のデータが累積される
と、第2チャンネル用のタイミング信号によりそのデー
タがアップダウンカウンタ11bに出力される。この時
点でアップダウンカウンタ12は、同期クリアされる。
さらに切替スイッチ15が第1チャンネル側に切り替わ
って、アップダウンカウンタ12による第1チャンネル
への入力データのカウントが開始される。
化および異常動作からの復帰のための回路を2組の移動
平均フィルタで共用することで、回路構成を簡略化する
ことができる。その際、初期化時間や異常動作からの復
帰時間の間隔がシステムの許容範囲内にある限り、2組
に限らず2組以上のより大きな組数の移動平均フィルタ
に対して1組の初期化および異常動作からの復帰のため
の回路を共用することが可能である。
発明によれば、移動平均値を出力するための第1の累積
手段に加えて第2の累積手段を設け、第2の累積手段で
nサンプル分の累積が終わる毎に、その累積値を第1の
累積手段に転送して更新させるとともにクリアして新た
に累積を行うようにしたから、初期化を行わなくてもD
Cオフセットやオーバーフローの問題を引き起こすこと
がなく、さらに外乱等の影響を受けた場合でも最小限の
復帰時間で正確な移動平均値を出力することができる。
数の第1の累積手段に対して、1組の初期化および異常
動作からの復帰のための第2の累積手段及び制御手段を
時分割にて共用するようにしているから、コスト削減を
図ることができる。
タを示すブロック図である。
ングチャートである。
イミングチャートである。
イミングチャートである。
用いた移動平均フィルタを示すブロック図である。
ングチャートである。
用いた移動平均フィルタを示すブロック図である。
ク図である。
ロック図である。
Claims (2)
- 【請求項1】 入力されたデジタル信号データをnサン
プル分遅延する遅延手段と、入力されたデジタル信号デ
ータから前記遅延手段により出力される遅延されたデー
タを減算する減算手段と、該減算手段の出力を累積する
第1の累積手段と、入力されたデジタル信号データを累
積する第2の累積手段と、該第2の累積手段にnサンプ
ル分のデジタル信号データが累積される毎に該累積値を
前記第1の累積手段に転送してその累積値を更新させる
とともに、前記第2の累積手段の累積値をクリアさせる
制御手段とを有する移動平均フィルタ。 - 【請求項2】 請求項1に記載された前記遅延手段、前
記減算手段および前記第1の累積手段を複数組有するこ
とによって、入力される異なるデジタル信号データをそ
れぞれ移動平均処理する移動平均フィルタであって、請
求項1に記載された前記第2の累積手段および制御手段
を前記複数組の第1の累積手段に対して時分割にて共用
するようにしたことを特徴とする移動平均フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27148299A JP3479617B2 (ja) | 1999-09-27 | 1999-09-27 | 移動平均フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27148299A JP3479617B2 (ja) | 1999-09-27 | 1999-09-27 | 移動平均フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094395A true JP2001094395A (ja) | 2001-04-06 |
JP3479617B2 JP3479617B2 (ja) | 2003-12-15 |
Family
ID=17500670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27148299A Expired - Fee Related JP3479617B2 (ja) | 1999-09-27 | 1999-09-27 | 移動平均フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3479617B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078924A1 (ja) * | 2004-02-16 | 2005-08-25 | Neuro Solution Corp. | 周波数成分分離フィルタ、方法およびプログラム |
WO2005078923A1 (ja) * | 2004-02-16 | 2005-08-25 | Neuro Solution Corp. | 直流成分除去フィルタ、方法およびプログラム |
WO2005086347A1 (ja) * | 2004-03-05 | 2005-09-15 | Neuro Solution Corp. | 直流成分抽出フィルタ、方法およびプログラム |
CN101893658A (zh) * | 2009-05-22 | 2010-11-24 | 精工爱普生株式会社 | 频率测量装置 |
-
1999
- 1999-09-27 JP JP27148299A patent/JP3479617B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078924A1 (ja) * | 2004-02-16 | 2005-08-25 | Neuro Solution Corp. | 周波数成分分離フィルタ、方法およびプログラム |
WO2005078923A1 (ja) * | 2004-02-16 | 2005-08-25 | Neuro Solution Corp. | 直流成分除去フィルタ、方法およびプログラム |
WO2005086347A1 (ja) * | 2004-03-05 | 2005-09-15 | Neuro Solution Corp. | 直流成分抽出フィルタ、方法およびプログラム |
CN101893658A (zh) * | 2009-05-22 | 2010-11-24 | 精工爱普生株式会社 | 频率测量装置 |
JP2010271210A (ja) * | 2009-05-22 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3479617B2 (ja) | 2003-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1298918C (en) | Sampled data subsampling apparatus | |
US7411525B2 (en) | Sampling rate converting method and circuit | |
US20020049798A1 (en) | Adder-saving implementation of digital interpolation/decimation fir filter | |
JP3089104B2 (ja) | 移動平均フィルタ、及びこれを用いたa/d変換器 | |
JP2998551B2 (ja) | 回路領域の少ないディジタル積分器およびそれを用いたアナログ・ディジタル変換器 | |
CN112311400A (zh) | 包括最大长度序列生成器的基于压控振荡器的模数转换器 | |
JP2002532937A (ja) | アナログ/デジタル変換器 | |
JP3479617B2 (ja) | 移動平均フィルタ | |
JPH05199190A (ja) | シグマ・デルタ変換器の分割フィルタ及び同前を備えるデータ回線終端装置 | |
US6163787A (en) | Facility for reducing a data rate | |
KR100433113B1 (ko) | 보간기 | |
EP0559154B1 (en) | Digital filter | |
US10498312B2 (en) | Glitch immune cascaded integrator comb architecture for higher order signal interpolation | |
KR20010006702A (ko) | 수신기, 프로그램 가능한 회로 및 디지털 필터 계산 방법 | |
RU2694743C1 (ru) | Цифро-сигнальный процессор с системой команд vliw | |
JPH0732344B2 (ja) | 間引きフイルタ | |
JP2990509B2 (ja) | くし形フィルターの微分器 | |
JP3384756B2 (ja) | Iir形デジタルローパスフィルタ | |
JP3258938B2 (ja) | デシメーションフィルタ | |
CN116192128B (zh) | Σ-δ调制器、芯片及相位调整方法 | |
CN112436822B (zh) | 一种cic结构数字抽取滤波器的实现方法 | |
JP2653371B2 (ja) | 適応形等化器 | |
JPH0722952A (ja) | ディジタルδς変調器 | |
JP4276258B2 (ja) | 速度とフレキシビリティを最大にするためにハードウエアとソフトウエアを用いてサンプルレートコンバータを実装するシステム及び方法 | |
Living et al. | High performance distributed arithmetic FPGA decimators for video-frequency applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |