JP4276258B2 - 速度とフレキシビリティを最大にするためにハードウエアとソフトウエアを用いてサンプルレートコンバータを実装するシステム及び方法 - Google Patents

Description

発明の属する技術分野
本発明は、一般的に音響増幅システムに関し、特に、第１のサンプルレートを有する入力データストリームを第２のデータレートを有する出力データストリームに変換するシステム及び方法に関する。

関連技術
パルス幅変調（ＰＷＭ）あるいはＤ級信号増幅技術は長年存在するが、スイッチドモード電源（ＳＭＰＳ）の増加に伴っていっそうポピュラーになってきている。この技術が現れてから、信号増幅アプリケーションにＰＷＭ技術を適用することへの関心が高まってきた。これは、少なくとも部分的に、昔の（リニアなＡＢ級）電力出力トポロジィに代わるＤ級電力出力トポロジィの使用を通じて認識することができるかなりの効率改善の結果である。

信号増幅アプリケーションを開発する初期の試みは、初期のＳＭＰＳで用いられていた増幅と同じアプローチを用いていた。特に、これらの試みはアナログ変調スキームに用いられ、性能が大変低いアプリケーションであった。これらのアプリケーションは非常に複雑であって、実装にコストがかかるものであった。その結果、これらの解決法は広く受け入れられなかった。このため従来のＤ級アナログ実装技術は、昔のＡＢ級増幅器に代わる主流の増幅器アプリケーションにならなかった。

近年、デジタルＰＷＭ変調スキームが浮上してきた。これらのスキームはシグマ−デルタ変調技術を用いて、より新しいデジタルＤ級の実装に用いるＰＷＭ信号を発生する。しかしながら、これらのデジタルＰＷＭスキームは、ＰＷＭ変調器を増幅器ソリューション全体に一体化することに対する主バリアをわずかにオフセットするだけである。したがってＤ級技術はいまだに、昔のＡＢ級増幅器に代わって主流のアプリケーションになることができない。

現存のデジタルＰＷＭ変調スキームにはいくつもの問題がある。この問題の一つは、残りの部分の信号処理システムの性能と品質特性がアプリケーションによって異なることである。トータルシステムソリューションとエンドユーザアプリケーションの正しい実装は決定的なものではない。この結果、実装の詳細をアプリオリに説明することができない。現存の技術はアプリケーションを特定したソリューションを要求するので、このソリューションは通常フレキシブルでなく、スケーラブルでなく、また他のアプリケーションに転用することができない。この結果、一般にこれらの技術は主流システムに適用することができない。

特に現存のデジタルＰＷＭ変調スキームが主流システムの要求に合わない領域は、様々なサンプルレートを有するデジタル入力データストリームの処理である。これらの入力データストリームは、特別なデバイスのデザインと同様に、データを提供するデバイスのタイプによって異なるサンプルレートを有している。入力データストリームが、若干レートが異なっていたり、あるいは互いにドリフトするクロックソースを用いることもある。現存の技術は単一のサンプルレートか、あるいは複数の固定された既知の入力レートを要求しており、デバイスが提供する入力データのレートが異なることに適応することができない。

従来のシステムの別の問題点は、システムがローカルクロック信号を発生できるサンプルレートコンバータを有していないので、通常、入力データからＰＷＭクロック信号を再生していることである。この再生したクロック信号は、局部的に発生したクロック信号でサポートするより高い性能をサポートすることができない。

発明の概要
上記に概要を説明した一又はそれ以上の問題点は、本発明の様々な実施例によって解決することができる。広く言えば、本発明は、ハードウエアとソフトウエア部品の組み合わせを用いてデジタル入力データストリームを第１のサンプルレートから第２のサンプルレートへ変換するシステムと方法を具える。一の実施例では、第１のサンプルレートから第２のサンプルレートへの変換が、デジタル音響システム用のサンプルレートコンバータ内で実行される。サンプルレートコンバータは複数の部品を有し、そのうちのいくつかはハードウエアに実装されており、いくつかはソフトウエアに実装されている。各部品をハードウエアに実装するかソフトウエアに実装するかは、部品の性能要求による。ソフトウエアでより優れた性能を実現する部品はソフトウエアに実装し、ハードウエアでより優れた性能を実現する部品はハードウエアに実装する。音響パフォーマンス手段の性能のみならず、コンピュータの複雑性、すなわちソフトウエアエンジンの部品の「適合性」における性能も改善することができる。

一の実施例は、入力データストリームのサンプルレートを予測するように構成されたレートエスティメータと、この予測されたサンプルレートに基づいて多段階フィルタ係数セットの補間用の位相を選択するように構成された位相選択ユニットと、この選択された位相に基づいてフィルタ係数を補間することによって位相解像度を上げるように構成された係数インターポレータと、この補間されたフィルタ係数を入力データストリームのサンプルで重畳して再サンプリングされた出力データストリームのサンプルを生成するように構成された重畳ユニットとを具えるサンプルレートコンバータシステムを具える。上述したとおり、これらのシステム部品は、ハードウエア部品とソフトウエア部品の双方を具える。一の実施例では、このシステムは２又はそれ以上のチャネルを具え、各チャネルが、他のチャネルが受信したデータストリームと異なる可変サンプルレートを有する入力データストリームを受信することができる。一の実施例では、この異なるチャネルが一又はそれ以上の共通部品を他のチャネルと共用している。一の実施例では、サンプルレートコンバータシステムが音響増幅システムに接続されており、入力データストリームを、音響効果ユニットあるいはパルス幅変調器などの増幅部品によって処理するための共通の出力サンプルレートに変換するように構成されている。

別の実施例は、入力サンプルレートを有する入力データストリームを受信するステップと、ハードウエアとソフトウエア部品の組み合わせを用いてこの入力データストリームを処理して入力サンプルレートと異なる出力サンプルレートを有する出力データストリームを生成するステップを具える方法を具える。一の実施例では、この処理ステップが、入力サンプルレートを予測するステップと、多段階フィルタ係数セットの補間用の位相を選択するステップと、多段階フィルタ係数セットを補間するステップと、補間された多段階フィルタ係数セットを入力データストリームのサンプルで重畳するステップと、出力データストリームの結果としてのサンプルを提供するステップとを具える。一の実施例では、この方法は、独立した可変サンプルレートを別々のチャネルに有する２又はそれ以上の入力データストリームを処理して共通の出力サンプルレートを有する対応する出力データストリームを生成するステップとを具える。異なるデータストリームを異なるチャネルで処理するステップの少なくとも一部は、共通部品あるいはソフトウエア部品内で実行される。

様々な追加の実施例も可能である。

ハードウエアとソフトウエア部品の双方を使用することは、従来のシステムを超えた様々な利点を提供することができる。一の潜在的な利点は、処理スピードが重要である部品を専用のハードウエアに実装してその性能を最大にすることができ、一方で、フレキシビリティがより重要な別の部品をソフトウエアに実装することができる。その他の潜在的な利点は、ハードウエア部品及び／又はソフトウエア部品が複数チャネルに共通であり（共用されている）、これによってシステムのコストと複雑性を低減できる一方で、システムの速度とフレキシビリティを保つことができる点である。その他の潜在的な利点は、可変であり、その他のチャネルのデータストリームのサンプルレートから独立している入力サンプルレートを、各チャネルで操作可能である点である。その他の潜在的な利点は、局部的な高パフォーマンスのクロック信号を生成することによって、クロック信号が入力データから再生されなくてはならない場合より高いパフォーマンス標準にＰＷＭ出力を合わせることができる点である。

本発明の様々な変形例や代替例が示されており、その特定の実施例が図面および明細書に例として記載されている。図面および詳細な説明は、本発明をここに述べた特定の実施例に限定する意図ではない。この開示は、請求の範囲に規定されている本発明の範囲に入るすべての変形例、均等物及び代替例をカバーするものである。

実施例の詳細な説明
本発明の一又はそれ以上の実施例を以下に説明する。これらの実施例及び以下に述べるその他のすべての実施例は具体例であり、本発明を限定するものではなく明確化するためのものである。

ここに述べるように、本発明の様々実施例はハードウエア部品とソフトウエア部品の組み合わせを用いてデジタル入力データストリームを第１のサンプルレートから第２のサンプルレートへ変換するシステム及び方法を具える。ここに使用されているとおり、「ハードウエア」とは専用の、固定された機能ロジックを意味する。一方、「ソフトウエア」はプログラマによって規定されたアルゴリズムで制御されるプログラム可能なロジック、あるいは、デジタル信号プロセッサ（ＤＳＰ），論理演算装置（ＡＬＵ）、あるいはメモリにあるような、一般的なソフトウエアに基づくプログラム可能なブロックの使用を意味する。

一の実施例では、第１のサンプルレートから第２のサンプルレートへの変換が、デジタル音響システム用のサンプルレートコンバータにおいて実行される。サンプルレートコンバータは複数の部品を有しており、このうちのいくつかはハードウエアに実装されており、いくつかはソフトウエアに実装されている。各部品をハードウエアに実装するか、ソフトウエアに実装するかは、部品の性能要求による。ソフトウエアでよりよいパフォーマンスを達成する部品はソフトウエアに実装され、ハードウエアでよりよいパフォーマンスを達成する部品はハードウエアに実装される。上述したとおり、パフォーマンスは音響パフォーマンス、コンピュータの複雑性、その他に関して、動作に要求されるプロセッササイクル数、デバイスサイズ、実装コスト、フレキシビリティ、消費電力などの測定基準を用いて測定することができる。

ハードウエアとソフトウエアの両方を使用することは、ハードウエアに全部を実装するかソフトウエアに全部を実装している従来のシステムに比していくつもの利点を提供するものである。例えば、処理スピードが重要な部品は専用のハードウエアに実装してそのパフォーマンスを最大にすることができる。その他の部品については、処理スピードがフレキシビリティより重要ではない。これらの部品は所望のフレキシビリティを提供するためにソフトウエアに実装することができる。ハードウエア部品とソフトウエア部品を両方使用することの更なる利点は、部品のいくつかを複数チャネルに用いることができることである。チャネル間で部品のいくつかを共用することによって、システムのスピードとフレキシビリティを維持しながらシステムのコストと複雑性を低減できる。

本発明の好ましい実施例は、音響増幅システムに実装されている。上述したとおり、パルス幅変調（ＰＷＭ）技術が近年音響増幅システムに適用されてきているが、従来の方法論には欠点があった。これらの方法論は、複雑でコストがかかり、比較的パフォーマンスが貧弱なアナログ変調スキームを用いている。本発明のシステムと方法は、これに変えてデジタル変調スキームが実装されており、従来の技術のいくつかの問題点を解決する方法論を用いている。

図１を参照すると、ＰＷＭ技術を用いたデジタル音響増幅システムを示す機能ブロック図が示されている。この実施例では、システム１００は、ＣＤプレーヤ、ＭＰ３プレーヤ、デジタル音響テープ、その他のデータソースからデジタル入力データストリームを受信する。入力データストリームはサンプルレートコンバータ１１０によって受信される。入力データストリームはデータソースに応じた特定のサンプルレートを有する。このサンプルレートは、通常、対応するデバイスタイプによって使用される所定のサンプルレートセットのうちの一つである。例えば、ＣＤプレーヤは４４．１ｋＨｚのサンプルレートでデジタルデータを出力するが、デジタル音響テーププレーヤは、３２ｋＨｚのサンプルレートでデータを出力する。

本発明のシステム及び方法では、サンプルレートコンバータ１１０が、入力データストリームを受信したサンプルレートからシステム１００で用いられている所定の内部レートに変換する。一の実施例では、この内部サンプルレートは１００ｋＨｚである。したがって、５０ｋＨｚのサンプルレートでデータが受信される場合は、サンプルレートコンバータ１１０はこのデータを再度サンプリングして、１００ｋＨｚのサンプルレートで対応する内部データストリームを生成する。この内部データストリームは、次いで音響効果サブシステム１２０に送られる。音響効果サブシステム１２０は、内部データストリームに所望の処理を行って、結果としての処理データストリームをＰＷＭ変調器１３０に提供する。

ＰＷＭ変調器１３０によって受信されたデータストリームは、パルスコード変調信号を表している。ＰＷＭ変調器１３０は、このデータストリームをパルス幅変調信号に変換する。パルス幅変調信号は、次いで、出力ステージ１４０に提供される。出力ステージ１４０において、パルス幅変調信号を増幅し、増幅した信号をろ波したり、更に処理したりすることができる。この結果としての信号がスピーカシステム１５０に出力され、ここで電気信号を可聴信号に変換して聴者が聞くことができるようにする。

本発明の開示は、上述した音響システムのサンプルレートコンバータに焦点を当てている。上述したとおり、サンプルレートコンバータの目的は、第１のレートでサンプリングされる入力データストリームを受信することと、第２のサンプルレートでサンプリングされる出力データストリームを生成することである。データストリームで表される音響信号が実質的に変わることがないが（少なくともいくつかの実施例において）、サンプリングレートは、システムで処理することができるように音響システムの要求に合うように変化する。

図２を参照すると、典型的なサンプルレートの変換方法を示す図が示されている。この図に示すとおり、入力データストリームは、第１フィルタ２１０によって、まず、アップサンプリングされるか、あるいは補間され、第２フィルタ２２０によってダウンサンプリングされるか、あるいはデシメートされる。中間フィルタ２３０を用いてアップサンプリングしたデータをデシメートする前に低域ろ波する。入力データストリームは第１のサンプルレートＦｉｎを有する。このデータストリームは、ファクタＭによってアップサンプリングされる。したがって、アップサンプリングされた後、このデータストリームはＭ×Ｆｉｎのサンプルレートを有する。アップサンプリングは、通常、入力データストリームのサンプル間を補間して中間サンプルを発生することによって行われる。Ｍは、中間サンプルレート（Ｍ×Ｆｉｎ）が所望の出力サンプルレートＦｏｕｔより高くなるように選択される。通常は、この中間レートは所望の出力レートより高い。

アップサンプリングされたデータストリームは、低域ろ波され、ついで、サンプルレートを中間レートから所望の出力レートにするためにデシメートされる。ダウンサンプリングした後、サンプルレートはＦｏｕｔ＝（Ｍ／Ｎ）×Ｆｉｎになる。データストリームのダウンサンプリング、あるいはデシメーションは、通常、中間データストリームからサンプルをドロッピングすることによって行われる。例えば、中間データストリームが２００ｋＨｚでサンプリングされ、所望の出力サンプルレートが１００ｋＨｚである場合、ほかのサンプルはすべてドロップされる。

理想的には、ＭとＮは整数である。Ｍが整数であれば、入力データストリームのアップサンプリングは、元のサンプルのそれぞれの間に均一にスペースを空けてＭ−１個の新しいサンプルを挿入するステップを具える。又、Ｎが整数であれば、中間データストリームのダウンサンプリングは、Ｎ番目ごとのサンプルを取って、残りをドロップするステップを具える。このことは、図３に示されている。

図３は、異なるサンプルレートで対応する信号を生成するためのサンプリングした入力信号の補間とデシメーションを示す図である。この図において、入力サンプルは、ポイント３０１、３０６、３１１及び３１６で示されている。信号を直線的に補間した値が破線で示されている。この信号は、ファクタ５によってアップサンプリングされ、隣り同士のサンプル対の間に４つの追加のサンプルポイントが補間されている。したがって、ポイント３０２−３０５は、サンプル３０１とサンプル３０６との間のインターバルに挿入されている。同様に、ポイント３０７−３１０は、サンプル３０６と３１１の間に、ポイント３１２−３１５は、サンプル３１１と３１６の間に挿入されている。低域ろ波された後、結果としてのポイント（３０１−３１６）がファクタ３によってダウンサンプリングされ、各３番目のポイントが使用され、残りは破棄される。結果としてのデータストリームは、（矢印で示されているように）サンプル３０１、３０４、３０７、３１０、３１３及び３１６でできている。

入力データストリームのアップサンプリングとダウンサンプリングを直接的に実装することの問題点の一つは、ＭとＮを整数にするために、また、所望の解決を維持するために、ＭとＮが、通常非常に大きな数でなくてはならないことである。図３に示す例を考えてみる。Ｆｉｎが６０ｋＨｚであり、Ｆｏｕｔが１００ｋＨｚである場合、Ｍは５であり、Ｎは３である。しかしながら、Ｆｉｎが６０ｋＨｚでなく、６０．５ｋＨｚである場合は、Ｍ＝２００およびＮ＝１２１を選択する必要がある。より大きなＭとＮの値を要求するシナリオが容易に展開されうる。サンプルレートコンバータのソリューションでは、最大２１８までの値が必要なことになる。

補間−及び−デシメーションの方法論のその他の問題は、受信データストリームのサンプルレートの変動を取り扱うのが困難なことがある点である。典型的な音響システムでは、各装置又は部品が対応するサンプルレートを基にした自身のクロック信号を発生する。しかしながら、二つの部品についてのクロック信号を同じにしようとする場合、クロック信号は同期せず、若干の変動が生じる。クロック信号に差が生じる結果、データがドロップしたり、バッファがオーバーフローして、エラーが生じる。本発明のサンプルレートコンバータは、これらの差を操作するように設計されている。

音響システムには、様々なタイプの音響信号源がある。例えば、音響信号は、ＣＤプレーヤ、ＭＰ３プレーヤ、デジタル音響テープ、その他で発生したものである。これらの装置は、異なるサンプルレートで音響信号を発生するように構成されている。例えば、ＣＤプレーヤは、４４．１ｋＨｚのサンプルレートを有する出力信号を提供するが、デジタル音響テーププレーヤは、３２ｋＨｚのサンプルレートで出力信号を発生する。本発明のシステムと方法は、サンプルレートコンバータを入力データストリーム中の複数の異なるサンプルレートを受け入れることができるようにする。更に、サンプルレートコンバータは各チャネルを個別に調整して異なる入力サンプルレートを受け入れることができる。比較すると、従来のシステムは、二つのサンプルレートが知られている場合、異なるチャネルの異なるサンプルレートを受け入れることができるのみである。

異なるサンプルレートと、名目上同じレート間の変動は、多段階フィルタを使用することで受け入れることができる。多段階フィルタは、インターポレータ２１０とデシメータ２２０の両方の機能を実行する。多段階フィルタは、データストリームが整数ファクタでアップサンプリングされる、あるいは整数ファクタでダウンサンプリングされることを必要としない方法で入力データストリームを補間することによってこれらの機能を実行する。

上述したインターポレータとデシメータは、通常（ＦＩＲ型）フィルタとして実装される。多段階フィルタは明らかにフィルタであるが、多数のサンプルを発生し（補間フィルタによって実行される）、不要なサンプルを切り捨てる（デシメーションフィルタによって実行される）のではなく、多段階フィルタは最終的に保持されるサンプルのみを発生する。したがって、図３に示す例と比較すると、サンプル３０１−３１６を発生して、これらのサンプルのうちの三分の二を切り捨てるのではなく、サンプル３０１、３０４、３０７、３１０、３１３及び３１６のみが生成され、何も切り捨てられない。

多段階フィルタはフィルタ係数セットによって規定される。この係数が別の係数セットに外挿されると、異なるサンプリングレートが実現される。すなわち適当なフィルタ係数を選択することによって非整数のサンプルレート変換が可能になる。

多段階フィルタを使用する典型的なサンプルレートコンバータは、入力データストリームからのサンプルを保存するためのメモリ、フィルタ係数を保存するためのメモリ、フィルタ係数についての補間計算を実行するためのハードウエア、およびデータと係数の内積を計算するための乗算−アキュムレートユニットを有している。典型的には、これらの部品は専用のハードウエアを用いて実装されている。これは、特に、計算を実行するのに必要な追加ロジック、および入力サンプルデータ用の専用のメモリが必要とされる点で、非常にコストが高い。これらのメモリは比較的小さく、したがってかなり効率のよくない方法でシリコン領域を使用している。一方、サンプルレートコンバータ全体をソフトウエアに実装することも可能であるが、このような実装は通常音響アプリケーションをサポートするのに必要なスピードを提供することができない。

従って、本システムと方法は、ハードウエアとソフトウエア部品の組み合わせを用いてサンプルレートコンバータにおけるスピードと効率の双方を実現するようにした。これらのシステム及び方法は、十分な計算パワーを有するプロセッサを用い、所望の部品を実装することができるメモリを確保するようにした。

図４を参照すると、本発明の一実施例にかかるサンプルレートコンバータの部品が示されている。図の下側半分は、変換される音響データ用のデータパスに対応し、上側半分は実際のサンプルレート変換を制御する制御パスに対応する。

図４に示すように、音響データストリームのサンプルが受信され、入力ＦＩＦＯ４０５に保存される。入力データストリームはサンプルレートＦｉｎを有している。このサンプルはＦＩＦＯ４０５から読み取られ、重畳エンジン４１０によって補間係数セットと重畳される。重畳エンジン４１０は、データを効率よくアップサンプリングあるいはダウンサンプリングして、サンプルレートコンバータの出力レート（Ｆｏｕｔ）に等しいレートでサンプルを生成する。これらのサンプルは出力ＦＩＦＯ４０６に保存される。ついで、このサンプルはレートＦｏｕｔで出力ＦＩＦＯ４０６から読み出される。

音響データに関連するフレーム同期信号がレートエスティメータカウンタ４２１と４２２によって受信される。レートエスティメータカウンタ４２１と４２２は、単に各チャネルで受信されたサンプル間のクロックサイクル数をカウントする。（本実施例は二つのチャネルとこれに対応するレートエスティメータを有しているが、他の実施例はＮ個のチャネルを操作してＮ個の対応する部品セットを有するものであってもよい。）レートエスティメータカウンタの一方がマルチプレクサ４３０によって選択され、対応するカウントがローパスフィルタ４４０によってろ波される。ろ波したサンプルレートカウントが位相選択ユニット４５０に送られ、多段階フィルタのフィルタ係数を補間するのに用いられる。補間された多段階フィルタ係数は、重畳ユニット４１０でデータサンプルと重畳され、再サンプリングしたデータを生成する。

ＦＩＦＯ４０５とＦＩＦＯ４０６を通るデータサンプルの流れは、ＦＩＦＯ管理ユニット４０７によって管理されている。データの流れに基づいて、ＦＩＦＯ管理ユニット４０７は、フィードバックユニット４７０へのフィードバックを提供する。このフィードバックは、ローパスフィルタ４４０を調整するのに使用される。これは予測したサンプルレートを効率的に調整して、サンプルレートコンバータ内で実行された係数補間を調整する。このサンプルレート変換は、実際の入力サンプルレートにより近く追跡するように調整され、ＦＩＦＯｓ４０５と４０６のオーバーフローあるいはアンダーフローを防止する。

図４に示す部品は、ハードウエア（ＨＷ）あるいはソフトウエア（ＳＷ）と同じであるように見える。本実施例では、ハードウエア部品は、入力及び出力ＦＩＦＯｓ４０５と４０６、レートエスティメータカウンタ４２１と４２２、マルチプレクサ４３０、ローパスフィルタ４４０、および係数インターポレータ４６０である。これらの部品は、様々な理由でハードウエアに実装される。例えば、係数インターポレータ４６０は、補間プロセスは重畳ユニット４１０でデータサンプルと重畳されるフィルタ係数を提供するのに十分に迅速に実行される必要があるので、ハードウエアに実装される。レートエスティメータカウンタ４２１と４２２は、完全なレート予測ユニットであるよりはむしろ、高速アップデートが必要な単純なカウンタなので、容易にかつ効率よくハードウエアに実装される。カウンタの値は、実際にレート予測を実行するソフトウエア（一の実施例では全チャネルに共通である）によって読み取られる。フィードバックユニット４７０は、ソフトウエアに効率よく実装されるが、入力及び出力ＦＩＦＯｓ４０５と４０６は、ソフトウエアでＦＩＦＯｓとして制御されるメモリスペース内に効率よく実装される。言い換えれば、ＦＩＦＯｓ４０５と４０６は、小さな、別々のメモリに実装されるのではなく、ＤＳＰのより大きなメモリスペースを使用する。

一実施例では、レートエスティメータカウンタ４２１と４２２は２４ビットカウンタである。各カウンタは、４つの入力フレーム同期信号：ＳＡＩ ＬＲＣＫ；ＳＰＤＩＦ ＲＸフレーム同期信号；パケットデータフレーム同期信号；ＥＳＳＩフレーム同期信号；から選択することができる。周期の測定は、フレーム同期信号の計数周期中のＤＳＰクロックサイクル数を計数することによって行われる。計数周期はプログラム可能であり、通常、１に等しい。本実施例では、この計数がゲインと乗算される。ゲインは、通常２の累乗にセットされている１２ビットの整数であり、デシマルポイントの移動に等しい。これによって、ローパスフィルタ４４０内でのソリューションが容易に増える。

ローパスフィルタ４４０は、一の実施例では二次ＩＩＲフィルタである。このフィルタは、例えば、カスケード接続した一次ＩＩＲフィルタ対であってもよい。ローパスフィルタ４４０は、レート予測カウンタから受信した計数中のジッタを減衰させる。これによって、計数がゆっくりと変化し、サンプルレート変換の質を改善する。ローパスフィルタによって実装される平均化プロセスは、バッファに潜在的なアンダーフローあるいはオーバーフローを生じさせる。この問題は、カウント値がローパスフィルタ４４０を通過する前にそのカウント値に加えられる２４ビットのオフセットを調整する閉ループフィードバックをソフトウエアに実装することによって補正される。一の実施例では、ローパスフィルタ４４０のフィルタ係数をより高速の周波数と位相ロックを実現するように調整することができる。

係数インターポレータ４６０は、係数が保存されているＲＯＭと、インターポレータで使用する係数検索用のＲＯＭアドレス発生器と共に動作する。フィルタ係数は、実際は二つのＲＯＭｓに保存されている。一つは偶数の係数を保存し、他方は奇数の係数を保存している。インターポレータは、三次スプライン補間を実行する。インターポレータは、５つのステージと、２サイクルのパイプラインを用いて補間を実行し、これによって、リソースの共用を可能としながらも、２クロックにつき１の補間というスループットを維持している。

ソフトウエアに実装されている部品は、重畳ユニット４１０と、位相選択ユニット４５０と、ＦＩＦＯ管理ユニット４０７と、フィードバックユニット４７０である。これらの部品は、従来技術のような厳密なハードウエアの実装においては不可能なフレキシビリティを提供する。ソフトウエア部品は、レートエスティメータカウンタ４２１と４２２の値を読み取って、これらの値から入力サンプルレートを決定する。このレート予測は、ＦＩＦＯ管理ユニット４０７とフィードバックユニット４７０などのソフトウエア部品からのフィードバックによって調整される。予測したレートは、位相選択ソフトウエア４５０で多段階フィルタ係数を補間するのに使用され、重畳ユニット４１０でこの係数の入力データサンプルとの重畳が実行される。重畳ユニット４１０は、典型的なＤＳＰがこの機能を効率よく実行することができ、主メモリからサンプルを、また係数インターポレータ４６０から係数を読み込むことができるので、ソフトウエアに実装される。

一の実施例では、サンプルレートコンバータのソフトウエアが複数のタスクを実行するようになっている。例えば、上述したように、レートエスティメータカウンタ４２１と４２２で、それぞれのカウント値にゲインを掛けるが、このゲインはソフトウエアで決定される。同様に、レートエスティメータカウンタに続くローパスフィルタのオフセットとフィルタ係数が、ソフトウエアで決定される。このソフトウエアは更に、好ましい実施例では固定されている、入力サンプルレート（Ｆｉｎ）に対する出力サンプルレート（Ｆｏｕｔ）の比を計算する。サンプルレートの比とろ波したカウンタ値に基づいて、ソフトウエアがフィルタ長、位相及び、多段階フィルタ係数の補間用の位相インクリメントを決定する。更に、このソフトウエアは、多段階フィルタ係数を入力サンプルと重畳し、入力及び出力ＦＩＦＯｓを管理し、および予測した入力サンプルレート調整用のフィードバックを提供する。

ソフトウエア部品はデータプロセッサ内に実装されている。典型的な最近のプロセッサは、大変効率よくタイトループを実行すると共に、データストリームを読み取ることができる。例えば、デジタル信号プロセッサ（ＤＳＰ’ｓ）は、「ゼロオーバーヘッドルーピング」能力を有する。現在のマイクロコントローラもサイクルごとに複数の指示を実行する能力を有する。これらのＤＳＰ’ｓとマイクロコントローラは、通常、別々のプログラムとデータメモリを有しており、これらをサンプルレート変換アプリケーションに好適なものにする。

これらのプロセッサは、例えば、一のプロセッササイクルで、メモリからデータサンプルを読み取る（サンプルポインタレジスタで表示される）、サンプルポインタレジスタを次のサンプルポイントにアップデートする、周辺の係数補間ユニットから係数値を取り込む、係数値でデータサンプルを乗算する、乗算結果をデータレジスタに加える(蓄積する)、といったことを実行する能力を持っている。多段階フィルタがＸ個の係数を含む場合、Ｘ個のクロックサイクルを用いて一の出力サンプルを計算する。

プロセッサは、複数の平行チャネルＹを同時に操作できる。ここで、Ｙは入手可能なアキュムレータの数とサンプルポインタレジスタによって限定される。Ｙ個のチャネルが同じ係数を用いて同時に処理されるとき、比較的コンパクトなハードウエアを設計して、Ｙ個またはそれ以下のサイクルにおいて、メモリから複数の係数を読み出す（係数ポインタで表示されている）、係数ポインタレジスタをアップデートする、フィルタ係数を所望の精密さに計算する補間を実行する、などを実行することができる。

「ｐｓｅｕｄｏ Ｃ」において、プロセッサは以下のことを行う。
各出力プットサイクルについて
ハードウエア係数計数器を初期化する
j=1 to Y について
o[Y] = 0; // アキュムレータを初期化する
ｐ[Y] = start (N) // ポインタを初期化する
i=1 to X について // 各係数に対して
C=mem[coeff] // 係数を読み取る
j = 1 to Yについて // 各チャネルに対して
o[Y] += C*mem[p[Y]++]

通常、ｊを用いた内側ループが展開され、次の計数の読み取りが最後の反復と並行して行われる（ｊ＝Ｙ）。単純で効率のよいプロセッサがＹ個の各サイクルについての新しい係数を計算する。よりフレキシブルな解が、Ｙ個またはそれより少ないサイクルにおける係数を計算する。新しいサンプルが入手できる場合、このサンプルが読み取られ、ＤＳＰがフィルタ係数を読み取るレートに自動的に調整を行うまで、計算を続ける。Ｙ個の実際の値をよりフレキシブルにする一方で、これは、プロセッサに定期的にこの計算を保持させて、中断などの他の機能に助力を提供する。

本発明の様々な実施例は、従来技術では不可能な様々な利点を提供することができる。例えば、非常に高レベルで、ハードウエア部品とソフトウエア部品の組み合わせが、サンプルレート変換機能の実行において、全部がハードウエアに実装されている、あるいは全部がソフトウエアに実装されている従来のシステムより、本発明のシステムと方法がより速いスピードとよりよいフレキシビリティを提供している。これらは、従来例で実装されているより、より効率的に実装されている。

いくつかの実施例では、サンプルレートコンバータの部品を二つまたはそれ以上の独立したサンプルレート変換パス間で共用することができる。例えば、２つのパスの双方が、潜在的にこの係数を保存するＲＯＭｓと、アドレス発生器と、自身の補間器を含む同じ多段階フィルタ係数補間ハードウエアを使用することができる。その他のサンプルレート変換パス間で共用されているリソースの例は、各パスのソフトウエア部品を実行するデータプロセッサである。共用しているリソースに代えて、各サンプルレート変換パスが、その他から独立している各サンプルレート変換機能を実行する。

本発明の少なくともいくつかの実施例のその他の利点は、変動するサンプルレートを有する入力データストリームを処理する能力である。各サンプルレート変換パスがサンプルレートコンバータ機能を入力サンプルレートに適応させるための様々な部品と共に入力サンプルレートを決定するサンプルレートエスティメータを含んでいるので、サンプルレートコンバータは、サンプルレートの変動によるエラーにさらされない。関連する利点は、二つの異なるサンプルレート変換パスを、サンプルレートが異なる入力データストリームに独立して適応させうる点である。

その他の利点は、サンプルレートコンバータの部品のいくつかを簡単に実装できる能力である。例えば、一実施例では、各サンプルレート変換パスのレートエスティメータハードウエアが単純なカウンタでできている。このカウンタは、ソフトウエア部品によって容易に読み取ることができ、カウンタの値に基づいて入力データストリームのサンプルレートを決定することができる。

情報と信号が、様々な技術と技法を用いて表すことができることは当業者には自明である。例えば、データ、指示、コマンド、情報、信号、ビット、シンボル、および上記記載を通じて引用されているクリップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子、あるいはこれらの組み合わせによって表わすことができる。情報と信号は、ワイヤ、金属トレース、通路、光学ファイバなど、あらゆる好適な転送媒体を用いて開示されているシステムの部品間で通信することができる。

当業者は、更に、様々な論理ブロック、モジュール、回路、およびここに開示した実施例に関して述べたアルゴリズムステップが、電子ハードウエア、コンピュータソフトウエア、あるいは両者の組み合わせとして実装できることは自明である。このハードウエアとソフトウエアの互換性を明らかにするために、様々な部材、ブロック、モジュール、回路およびステップが、一般的な機能性の意味で記載されている。このような機能性をハードウエアとして実装するか、ソフトウエアとして実装するかは、システム全体にかかるアプリケーションとデザインの制限による。当業者は、記載されている機能を様々な方法で各特定のアプリケーションに実装することができるが、このような実装の決定が、本発明の範囲から離れているものと解するべきではない。

ここに開示した実施例に関連して述べた様々な論理ブロック、モジュール、回路は、一般的な目的のプロセッサ、デジタル信号プロセッサ（ＤＳＰｓ）、あるいはその他の論理装置、特定用途向集積回路（ＡＳＩＣｓ）、フィールドプログラム可能なゲートアレイ（ＦＰＧＡｓ）、分散ゲートあるいはトランジスタロジック、分散ハードウエアコンポネント、あるいはここに述べた機能を実行するように設計されたこれらの組み合わせを用いて実装あるいは実行することができる。一般的な目的のプロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、状態マシーンなどのいずれであってもよい。プロセッサは、計算装置の組み合わせ、すなわち、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアとともに動作する一又はそれ以上のマイクロプロセッサ、あるいはその他のこのような構成、として実装してもよい。

ここに開示した実施例に関連して述べた方法あるいはアルゴリズムのステップは、ハードウエア、ソフトウエア、あるいはプロセッサで実行するファームウエアモジュール、あるいはこれらの組み合わせによって直接的に実施することもできる。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、消去可能なディスク、ＣＤ−ＲＯＭ、あるいはこの分野で知られているその他のすべての形の保存媒体に存在する。具体的な保存媒体は、プロセッサがその保存媒体から情報を読み、その保存媒体へ情報を書き込むことができるようにプロセッサに接続されている。代替的に、保存媒体がプロセッサに一体化していてもよい。プロセッサと保存媒体は、ＡＳＩＣに存在していてもよい。ＡＳＩＣは、ユーザのターミナルに存在していてもよい。代替として、プロセッサと保存媒体がユーザのターミナル内に分散コンポネントとして存在していてもよい。

開示されている実施例の上記記載は、当業者が本発明を作成して使用できるように提供されている。これらの実施例の様々な変形例は、当業者には容易であり、ここで提起されている一般的な原理は、本発明の精神あるいは範囲から外れることなく他の実施例に適用することができる。したがって、本発明はここに示す実施例に限定されるものではなく、ここに述べた原理と新規な特徴に最も広い範囲で合致するものである。

本発明が提供する受益と利点は、特別な実施例に関連させて上述した。これらの受益と利点、およびこれを発生させるあるいはより一層表明する、すべての要素と限定は、一部の又はすべての請求項の臨界的な、必須の、あるいは本質的な特徴と解されるものではない。ここに用いる、「具える」の用語またはこの変形は、この用語に続く要素や限定を非排他的に含むものとして解釈するように使用されている。したがって、システム、方法、あるいは要素セットを具えるその他の実施例は、これらの要素のみに限定されない。また、請求項に記載の実施例に明白に挙げられている、あるいはこれらに固有のその他の要素を含んでいてもよい。

本発明は特定の実施例を参照して述べられているが、実施例は図に示しただけであり、本発明の範囲をこれらの実施例に限定するものではないと理解すべきである。上述した実施例の様々な変形例、変更例、追加および改良が可能である。本発明の範囲内にあるこれらの変形例、変更例、追加及び改良は、以下の請求の範囲に詳細を示す。

本発明のその他の目的及び利点は、以下の詳細な説明及び添付の図面を参照にして明らかになる。
図１はＰＷＭ技術を用いたデジタル音響増幅システムを示す機能ブロック図である。 図２は、サンプルレート変換が行われる通常の方法を示す図である。 図３は、対応する信号を別のサンプルレートで生成するためのサンプリング入力信号の補間とデシメーションを示す図である。 図４は、本発明の一実施例によるサンプルレートコンバータの部品を示す図である。

Claims (20)

1. サンプルレートコンバータにおいて：
   ２又はそれ以上のデータチャネルを処理する複数のサンプルレートコンバータ部品を具え；
   前記部品の第１の部分がハードウエア部品を具え；
   前記部品の第２の部分がソフトウエア部品を具え；
   一又はそれ以上のサンプルレートコンバータ部品が２又はそれ以上のチャネル間で共用されており、一又はそれ以上のサンプルレートコンバータ部品が前記２又はそれ以上のチャネルによって共用されておらず；
   前記２又はそれ以上のチャネルの各々が、他のチャネルによって処理される入力データストリームのサンプルレートから独立している可変のサンプルレートを有する入力データストリームを処理するように構成されていることを特徴とするサンプルレートコンバータ。
2. 請求項１に記載のサンプルレートコンバータにおいて、各チャネルが独立したレートエスティメータを具えることを特徴とするサンプルレートコンバータ。
3. 請求項２に記載のサンプルレートコンバータにおいて、各レートエスティメータが別々のサンプル周期カウンタを具えることを特徴とするサンプルレートコンバータ。
4. 請求項３に記載のサンプルレートコンバータにおいて、各入力データストリームのサンプルレートが、共通のソフトウエア部品を用いて各サンプル期間カウンタを読み取ることによって決定されることを特徴とするサンプルレートコンバータ。
5. 請求項３に記載のサンプルレートコンバータにおいて、前記チャネルのうちの一つが主チャネルであり、前記チャネルの残りが二次チャネルであり、サンプルレートが前記主チャネルについて予測され、各二次チャネルについては、前記主チャネルサンプル周期カウンタに対する対応サンプル期間カウンタの比が決定され、各二次チャネルのサンプルレートが前記主チャネルに前記比を掛けたものに対して予測されたサンプルレートであると決定されることを特徴とするサンプルレートコンバータ。
6. 請求項１に記載のサンプルレートコンバータにおいて、各チャネルが多段階フィルタを実装しており、各多段階フィルタ実装の計数が共通のフィルタ係数セットから補間されることを特徴とするサンプルレートコンバータ。
7. 請求項１に記載のサンプルレートコンバータにおいて、各チャネルについての前記部品が：
   レートエスティメータと；
   ローパスフィルタであって、前記エスティメータの出力が当該ローパスフィルタを通過するローパスフィルタと；
   位相選択ユニットであって、前記ローパスフィルタの出力が当該位相選択ユニットに提供される位相選択ユニットと；
   多相係数インターポレータであって、補間された多段階フィルタ係数セットを前記位相選択ユニットの出力に基づいて多相係数インターポレータによって発生する多相係数インターポレータと；
   補間された多段階フィルタ係数に入力データストリームの対応するサンプルを重畳するように構成された重畳ユニットと；
   入力データストリームのサンプルを受信して、入力データストリームのサンプルを前記重畳ユニットに提供するように構成された入力ＦＩＦＯと；
   前記重畳ユニットからの出力データストリームのサンプルを受信するように構成された出力ＦＩＦＯと；
   前記入力及び出力ＦＩＦＯｓに接続され、前記ローパスフィルタへフィードバックを提供するように構成されたＦＩＦＯ管理ユニットと；
   を具えることを特徴とするサンプルレートコンバータ。
8. 請求項７に記載のサンプルレートコンバータにおいて、前記レートエスティメータと、前記ローパスフィルタと、前記多相係数インターポレータがハードウエアに実装されていることを特徴とするサンプルレートコンバータ。
9. 請求項７に記載のサンプルレートコンバータにおいて、前記位相選択ユニットと、前記重畳ユニットと、前記ＦＩＦＯ管理ユニットがソフトウエアに実装されていることを特徴とするサンプルレートコンバータ。
10. 請求項７に記載のサンプルレートコンバータにおいて、前記レートエスティメータが、前記入力データストリームのサンプル周期を計数するように構成されたカウンタを具え、入力サンプルレートが前記カウンタの値に基づいてソフトウエア部品で計算されることを特徴とするサンプルレートコンバータ。
11. 請求項１に記載のサンプルレートコンバータにおいて、前記サンプルレートコンバータがパルス幅変調（ＰＷＭ）音響増幅器に接続されており、各チャネルからの処理データをＰＷＭ変調器に提供するように構成されていることを特徴とするサンプルレートコンバータ。
12. 独立した可変入力サンプルレートを有する２又はそれ以上の入力データストリームを予め決められた出力データレートを有する出力データストリームに変換する方法において、当該方法が：
    複数の入力データストリームを受信するステップであって、各入力データストリームが、他の入力データストリームの入力サンプルレートから独立した可変の入力サンプルレートを有するステップと；
    サンプルレートコンバータの少なくとも一のハードウエア部品と、サンプルレートコンバータの少なくとも一のソフトウエア部品を用いて前記入力データストリームを処理して、予め決められた出力サンプルレートを有する対応する出力データストリームを生成するステップであって、前記サンプルレートコンバータ部品の少なくともひとつが共用されており、前記サンプルレートコンバータ部品の少なくともひとつが共用されていないステップと；
    を具えることを特徴とする方法。
13. 請求項１２に記載の方法が更に、前記各個別の入力サンプルレートを予測するステップを具えることを特徴とする方法。
14. 請求項１３に記載の方法において、前記入力サンプルレートを予測するステップが、前記第１の入力データストリーム中のサンプル周期のサイクル数を計数するステップと、このサンプル周期において計数したサイクル数から前記対応する入力サンプルレートを計算するステップとを具えることを特徴とする方法。
15. 請求項１４に記載の方法において、前記異なる入力データストリームについての入力サンプルレートの計算が単一のソフトウエア部品によって実行されることを特徴とする方法。
16. 請求項１２に記載の方法において、前記少なくとも一のハードウエア部品が多相係数インターポレータを具えることを特徴とする方法。
17. 請求項１２に記載の方法において、前記少なくとも一のソフトウエア部品が、多段階フィルタ係数セットを補間するための位相を選択する位相選択ユニットを具えることを特徴とする方法。
18. 請求項１２に記載の方法において、前記少なくとも一のソフトウエア部品が、補間した多段階フィルタ係数セットを前記第１の入力データストリームの対応するサンプルで重畳して前記第１の出力データストリームを生成する重畳ユニットを具えることを特徴とする方法。
19. 請求項１２に記載の方法において、各入力データストリームを処理するステップが：前記対応する入力サンプルレートを予測するステップと；多段階フィルタ係数セットの補間用の位相を選択するステップと；前記多段階フィルタ係数セットを補間するステップと；補間した多段階フィルタ係数セットを前記入力データストリームの一又はそれ以上のサンプルで重畳するステップと；前記対応する出力データストリームの結果としてのサンプルを提供するステップと；を具えることを特徴とする方法。
20. 請求項１９に記載の方法において、前記多段階フィルタ係数セットを補間するステップがハードウエアで実行され、前記補間した多段階フィルタ係数セットを各入力データストリームの一又はそれ以上のサンプルで重畳するステップがソフトウエアで実行されることを特徴とする方法。

Images